具有改善品質(zhì)因數(shù)的阻抗匹配網(wǎng)絡和用于匹配阻抗的方法
【專利摘要】本發(fā)明涉及具有改善品質(zhì)因數(shù)的阻抗匹配網(wǎng)絡和用于匹配阻抗的方法。一種阻抗匹配網(wǎng)絡包括第一和第二信號端子以及參考電位端子。該網(wǎng)絡進一步包括在第一信號端子與參考電位端子之間的第一分流支路，第一分流支路包括可變電感元件和第一電容元件。阻抗匹配網(wǎng)絡還包括在第二信號端子與參考電位端子之間的第二分流支路，第二分流支路包括第二電容元件。在第一信號端子和第二信號端子之間的串聯(lián)支路包括第三電容元件。可選地，第一、第二和／或第三電容元件可以被實現(xiàn)為可變電容元件。可變電容元件包括多個晶體管，其中晶體管的關斷電容Coff的組合提供了可變電容元件的總電容，作為至少兩個獨立晶體管控制信號的函數(shù)。
【專利說明】具有改善品質(zhì)因數(shù)的阻抗匹配網(wǎng)絡和用于匹配阻抗的方法【技術領域】
[0001]本發(fā)明的實施例涉及一種可以在電力源和電力消費者之間提供的阻抗匹配網(wǎng)絡。本發(fā)明的實施例涉及一種包括阻抗匹配網(wǎng)絡的天線電路。本發(fā)明的實施例涉及一種匹配阻抗的方法。本發(fā)明的另外的實施例涉及基于開關晶體管的匹配網(wǎng)絡。
【背景技術】
[0002]在電氣或電子系統(tǒng)中，常常期望設計電負載的輸入阻抗(或電能源的輸出阻抗)以最大化功率傳輸和/或最小化來自負載的反射。當負載阻抗等于源阻抗的復共扼時，通常得到最大化功率傳輸。相反，當負載阻抗等于源阻抗時，通?？梢詫崿F(xiàn)最小反射。
[0003]目前射頻(RF)或高頻(HF)前端系統(tǒng)通常在發(fā)射器端仍包括用于放大信號至所需水平的功率放大器(PA)、濾波器(典型地是諧波濾波器)、功率探測器和在發(fā)射頻帶和接收頻帶之間以及發(fā)射器操作和接收器操作之間執(zhí)行切換的天線開關。其后，信號典型地經(jīng)由天線阻抗匹配網(wǎng)絡被轉發(fā)至天線。 [0004]該天線阻抗匹配被這樣設計，即，對所有使用情況、頻率和操作模式進行平均，以及在其各自可能性上，實現(xiàn)最優(yōu)。如可容易看到的，該最優(yōu)僅是極少能達到的，因為移動通信頻率的頻譜不斷變得更寬，并且天線本身還對所有可能發(fā)生的頻率和環(huán)境狀況提供了非常不同的匹配。
[0005]此外，為了解決所有可能的匹配點，需要電感匹配元件和電容匹配元件。為了達到史密斯原圖的所有區(qū)域，通常需要至少三個元件。由于事實上現(xiàn)有的組合將會導致非常不利的元件值，因此通常采用多達六個無功元件以便獲得更多靈活性。但是這些匹配網(wǎng)絡也受到這樣事實的影響，即，其僅針對元件值的所選的選擇和/或在特定頻率下實現(xiàn)高品質(zhì)因數(shù)。當阻抗匹配網(wǎng)絡被設置到其他操作點時，通常可觀察到品質(zhì)因數(shù)的顯著下降。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的實施例提供一種阻抗匹配網(wǎng)絡，其包括第一信號端子、第二信號端子以及參考電位端子。阻抗匹配網(wǎng)絡進一步包括在第一信號端子與參考電位端子之間的第一分流支路。第一分流支路包括可變電感元件以及第一電容元件。阻抗匹配網(wǎng)絡還包括在第二信號端子與參考電位端子之間的第二分流支路。第二分流支路包括第二電容元件。阻抗匹配網(wǎng)絡進一步包括在第一信號端子和第二信號端子之間的串聯(lián)支路。該串聯(lián)支路包括第三電容元件。
[0007]本發(fā)明的另外的實施例提供了一種包括可變電容元件的阻抗匹配網(wǎng)絡。該可變電容元件包括多個晶體管，其中晶體管的關斷電容Ctjff的組合提供了可變電容元件的總電容，其作為至少兩個獨立晶體管控制信號的函數(shù)。
[0008]進一步，本發(fā)明的實施例提供一種天線電路，其包括天線、信號端子和阻抗匹配網(wǎng)絡。該信號端子被配置為向接收器或從發(fā)射器中繼信號。阻抗匹配網(wǎng)絡將天線和信號端子進行互連，并且包括分流支路內(nèi)的可變電感元件。[0009]本發(fā)明的另外的實施例提供了一種用于匹配阻抗的方法，該方法包括:確定或估計信號源的源阻抗，以及確定或估計信號吸收器的吸收阻抗。該方法進一步包括通過調(diào)整在阻抗匹配網(wǎng)絡的分流支路內(nèi)可變電感元件，來基于源阻抗和吸收阻抗調(diào)整該阻抗匹配網(wǎng)絡。
[0010]此外，本發(fā)明的實施例提供了一種用于匹配阻抗的方法，該方法包括確定或估計信號源的源阻抗。該方法還包括確定或估計信號吸收器的吸收阻抗。此外，該方法包括通過調(diào)整作為阻抗匹配網(wǎng)絡的一部分的可變電容元件，來基于源阻抗和吸收阻抗調(diào)整該阻抗匹配網(wǎng)絡?？勺冸娙菰ǘ鄠€晶體管，其中晶體管的關斷電容Ctjff的組合提供了可變電容元件的總電容。
【專利附圖】

【附圖說明】
[0011]本文對附圖做出參考來描述本發(fā)明的實施例。
[0012]圖1圖示出了多個基本LC網(wǎng)絡以及其在史密期原圖平面中對應的“禁區(qū)”；
[0013]圖2示出了具有P1-拓撲的阻抗匹配網(wǎng)絡的示意性電路圖，該P1-拓撲包括三個固定值電感元件和三個可變電容元件；
[0014]圖3示出了根據(jù)實施例的阻抗匹配網(wǎng)絡的示意性電路圖，該阻抗匹配網(wǎng)絡具有在第一分流支路內(nèi)的可變電感元件；
[0015]圖4示出了一種阻抗匹配網(wǎng)絡的示意性電路圖，該阻抗匹配網(wǎng)絡具有在第一分流支路中的第一可變電感元件以及第二分流支路中的第二可變電感元件；
[0016]圖5示出了根據(jù)另外的實施例的阻抗匹配網(wǎng)絡的示意性電路圖，該阻抗匹配網(wǎng)絡具有在第二分流支路中的可變電感元件；
[0017]圖6示出了根據(jù)與圖4中所示出的實施例的類似的另外的實施例的阻抗匹配網(wǎng)絡的示意性電路圖；
[0018]圖7示出了阻抗匹配網(wǎng)絡的示意性電路圖，該阻抗匹配網(wǎng)絡具有用于串聯(lián)支路的芳路晶體管；
[0019]圖8示出了阻抗匹配網(wǎng)絡的示意性電路圖，該阻抗匹配網(wǎng)絡圖示出了可變電感元件和可變電容元件的可能實現(xiàn)細節(jié)；
[0020]圖9示出了塊狀CMOS晶體管的示意性截面圖；
[0021]圖10示出了絕緣體上娃(SOI)晶體管的示意性截面圖；
[0022]圖1lA示出了可變電感元件的一個可能實施方式的示意性電路圖；
[0023]圖1lB示出了可變電感元件的另一個可能實施方式的示意性電路圖；
[0024]圖1lC是當可變電感元件的四個晶體管基本相等時圖1lB中可變電感元件的品質(zhì)因數(shù)對比有效電感的圖表；
[0025]圖1lD是當可變電感元件的四個晶體管具有不同的溝道寬度時圖1lB中可變電感元件的品質(zhì)因數(shù)對比有效電感的圖表；
[0026]圖12A示出了可變電感元件的另一個可能實施方式的示意性電路圖；
[0027]圖12B示出了可變電感元件的另一個可能實施方式(包括“短路線”)的示意性電路圖以及品質(zhì)因數(shù)對比有效電感的圖表；
[0028]圖12C示出了可變電感元件的又一個可能實施方式(包括“選擇線“)的示意性電路圖以及品質(zhì)因數(shù)對比有效電感的圖表；
[0029]圖12D示出了圖12C中可變電感元件的有效電感對比頻率的圖表；
[0030]圖13至16示出了針對具有固定電感的四個不同電感元件的品質(zhì)因數(shù)對比頻率的不同相關性。
[0031]圖17示出了可變電感元件的示意性電路圖，該可變電感元件包括連接至在分流支路中的電感的三個不同接頭的三個開關元件；
[0032]圖18A示出了根據(jù)另外的可能實施方式的可變電感元件的示意性電路圖，該可變電感元件包括兩個可并聯(lián)或串聯(lián)連接的電感器；
[0033]圖18B示出了當兩個電感并聯(lián)連接時圖18A的可變電感元件；
[0034]圖18C示出了當兩個電感串聯(lián)連接時圖18A的可變電感元件；
[0035]圖18D示出了針對并聯(lián)配置的圖18A中可變電感元件的有效電感對比頻率的圖表;
[0036]圖18E示出了針對并聯(lián)配置的圖18A中可變電感元件的品質(zhì)因數(shù)對比頻率的圖表;
[0037]圖18F示出了針對串聯(lián)配置的圖18A中可變電感元件的有效電感對比頻率的圖表;
[0038]圖18G示出了針對串聯(lián)配置的圖18A中可變電感元件的品質(zhì)因數(shù)對比頻率的圖表;
[0039]圖18H示出了圖18A中示出的可變電感元件的兩個電感器的可能布置的示意性平面圖；
[0040]圖19示出了可變電容元件的示意性電路圖，該可變電容元件包括若干個基本電容器(電容部分)，每個基本電容器被串聯(lián)連接于對應的開關晶體管；
[0041]圖20A至20B示出了具有固定電容值的電容元件的品質(zhì)因數(shù)的不同相關性的圖表;
[0042]圖21圖示出了在兩個不同頻率下的可變電容元件的品質(zhì)因數(shù)對比有效電容，以及可變電容元件的對應示意性電路圖；
[0043]圖22圖示出了在兩個不同頻率下的另一個可變電容元件的品質(zhì)因數(shù)對比有效電容，以及可變電容元件的示意性電路圖；
[0044]圖23示出了可變電容元件的另一個實施方式的示意性電路圖；
[0045]圖24圖示出了作為電容的函數(shù)的圖23中的可變電容元件的品質(zhì)因數(shù)；
[0046]圖25圖形地圖示出了圖23中可變電容元件中的晶體管的各種串聯(lián)連接上的電壓降，其作為頻率的函數(shù)并且針對最壞情況“全關”;
[0047]圖26示出了根據(jù)跨越晶體管的對應串聯(lián)連接的最大預期電壓擺動，在一些支路中具有不同數(shù)量的晶體管的可變電容元件的示意性電路圖；
[0048]圖27示出了作為圖26中示出的可變電容元件的可變電容的函數(shù)的品質(zhì)因數(shù)的圖表;
[0049]圖28示意性圖示出了當晶體管正非導通時，利用晶體管的關斷電容的可變電容元件的電氣性能；
[0050]圖29示意性圖示出了當晶體管正導通時，其中晶體管的關斷電容被組合以形成總電容的可變電容元件的電氣性能；
[0051]圖30示意性圖示出了當晶體管正非導通時，基于晶體管-電容的可變電容元件的電氣性能；
[0052]圖31示出了以130nm技術的16個串聯(lián)連接的晶體管的品質(zhì)因數(shù)對比有效電容的圖表；
[0053]圖32至37以史密斯原圖和正向傳輸對比頻率的曲線的形式，示出了相對于不同阻抗值的阻抗匹配的若干個示例情況；
[0054]圖38示出了根據(jù)實施例的集成阻抗匹配網(wǎng)絡的引腳布局的示意性頂視圖和示意性側視圖；
[0055]圖39示出了根據(jù)實施例的用于阻抗匹配的方法的示意性流程圖；
[0056]圖40示出了根據(jù)另外的實施例的用于阻抗匹配的方法的示意性流程圖；
[0057]圖41示出了包括阻抗匹配網(wǎng)絡的天線電路的示意性框圖。
[0058]在下述的描述中，由等同或相似的附圖標記來表示等同或等價的元件或具有等同或等價功能的元件。
【具體實施方式】
[0059]在下文的描述中，闡述多個細節(jié)以提供對本發(fā)明的實施例的更透徹的解釋。然而，對于本領域技術人員將顯而易見的是，本發(fā)明的實施例可以在沒有這些具體細節(jié)的情況下被實踐。在其他情況下，公知的結構和裝置以框圖的形式而不是詳細地被示出，以便避免使本發(fā)明的實施例含糊不清。此外，除非另有具體指示，否則此后所描述的不同實施例的特征可以彼此組合。
[0060]在用于射頻(RF)、高頻(HF)或其他頻率范圍的無線通信系統(tǒng)中，可以提供所謂的前端系統(tǒng)。這種前端系統(tǒng)可以是移動通信網(wǎng)絡的移動站(例如手機、智能電話、平板電腦、USB調(diào)制解調(diào)器)或基站(例如基站收發(fā)器BTS)的一部分。前端系統(tǒng)可以典型地包括收發(fā)器、功率放大器、諧波濾波器、天線開關、天線匹配網(wǎng)絡以及天線。當在發(fā)射器操作模式下起作用時，收發(fā)器可以在其輸出處提供發(fā)射信號至功率放大器。由功率放大器提供的放大的發(fā)射信號被連接至諧波濾波器，該諧波濾波器減少放大的發(fā)射信號中處于期望發(fā)射頻率范圍之外的頻率分量。諧波濾波器的輸出被連接至天線開關的多個輸入中的一個。天線開關可以當前被配置為連接所述輸入至天線開關輸出。天線開關的其他輸入可以被連接至另外的諧波濾波器的相應輸出，該另外的諧波濾波器具有與當前所使用的諧波濾波器不同的頻率響應。以這種方式，RF或HF前端系統(tǒng)可被配置為支持若干個發(fā)射頻率和/或若干個移動通信標準。天線開關進一步被配置為通過一個連接來將天線匹配網(wǎng)絡與收發(fā)器的RX輸入(例如接收器輸入)相連接，其中HF或RF前端系統(tǒng)操作在接收器模式中。
[0061]天線開關輸出可以被連接到天線匹配網(wǎng)絡的輸入。天線匹配網(wǎng)絡可以被實現(xiàn)為基本LC網(wǎng)絡，該基本LC網(wǎng)絡包括串聯(lián)電感和與天線匹配網(wǎng)絡的輸出并聯(lián)連接的電容。天線匹配網(wǎng)絡的輸出被連接至天線。
[0062]因為HF前端系統(tǒng)可以借助于天線開關來配置為支持若干個頻率、移動通信標準和/或與發(fā)射或接收無線電信號有關的其他參數(shù)，因此必須考慮各種可能的使用情況、頻率和操作模式以及它們各自的可能性來選擇天線匹配網(wǎng)絡，以提供加權最優(yōu)。此任務變得越來越困難，因為移動通信頻率的頻譜變得越來越寬，并且天線自身也需要針對不同的環(huán)境狀況的不同的阻抗匹配設置。此外，還必須考慮由于天線的不同環(huán)境所引起的天線失配的問題。例如，當天線例如正被移動電話用戶的手指所接觸時，天線的阻抗可能非常強烈地變化，如可利用過去銷售的一些移動電話型號所觀察到的那樣。而且，失配導致在功率放大器處的附加非線性以及對諧波濾波器的濾波性能的修改，因為失配穿過了天線開關。結果是，整個系統(tǒng)由于失配而在若干個點處被負面影響。這些問題僅在最近才被更準確地考慮，因為長久以來，移動通信系統(tǒng)僅被用來特定于50歐姆測量系統(tǒng)。
[0063]在過去的一些時間，存在著相對于總輻射功率(TRP)的附加要求，其必須被用于特定網(wǎng)絡提供商的移動通信裝置所滿足。這意味著對于大范圍失配而言，系統(tǒng)必須達到所要求的輻射功率。相對于阻抗匹配網(wǎng)絡，必須考慮的是，利用給定的阻抗匹配網(wǎng)絡拓撲結構，不是每個阻抗都可被實現(xiàn)，即存在所謂的“禁區(qū)”。圖1圖示出一些基本LC網(wǎng)絡，僅L網(wǎng)絡或僅C網(wǎng)絡。在每個基本網(wǎng)絡下面圖示出了對應的示意性史密斯原圖，其中將禁區(qū)表示為陰影區(qū)。將負載阻抗&連接到各種基本網(wǎng)絡。
[0064]為了覆蓋大范圍的可能阻抗，可調(diào)整的阻抗匹配網(wǎng)絡通常具有PI拓撲結構或T拓撲結構。具有串聯(lián)電感，并聯(lián)輸入電容，以及并聯(lián)輸出電容的PI拓撲結構形成了低通濾波器，其削弱了諧波生成。此外，可變電容器(旋轉電容器、BSR電容器，S卩(BaSr)Ru03電容、微機電系統(tǒng)(MEMS)電容、...)是可用的，而可變電感通常需要可變接頭。
[0065]對于應用“適應性匹配電路”而言，例如天線匹配或功率放大器的匹配，相對于不能被匹配的阻抗區(qū)域(“禁區(qū)”)、頻率性能和損耗機制，多個拓撲結構相互不同地存在。在圖1中，情況e)具有最小的禁區(qū)。然而，這僅可能是如果阻抗Jb和Jx能夠被獨立地控制以針對非常大范圍上的電容性能具有電感性能。的確，為了能夠解決所有可能的匹配點，電感以及電容匹配元件通常是必要的。為了匹配史密斯原圖所有的區(qū)域，需要至少三個元件。然而，可能存在組合，其可能導致非常不利的元件值，使得可以使用多達六個無功元件以便實現(xiàn)更多的靈活性。
[0066]天線匹配通常涉及將天線的S11參數(shù)匹配至50歐姆或其他期望阻抗值。不同的方法是天線調(diào)諧，其中通過修改天線、反射器等的饋電點(feedpoint)來改變天線特性。天線調(diào)諧可能可以導致更高的天線效率。天線調(diào)諧通常也有益于對外部干擾器的更好的帶外抑制。天線調(diào)諧的另一個益處在于調(diào)諧元件不出現(xiàn)傳輸線損失。另一方面，感測輻射功率可能不再如直接向前那樣(例如，額外的接收器路徑)。裝置壓力可能非常高(高RF電壓，ESD) 0特別是，該壓力可以高于天線匹配(由于損失)。調(diào)諧元件是天線的一部分，所以其不一定處于與天線開關相同的物理位置(單片/單模塊解決方案也許不總是可能)。此外，天線調(diào)諧可能惡化諧波以及MD(調(diào)制間失真)性能。
[0067]返回參照天線匹配，當正確完成時，由于功率放大器處較少的失配，天線匹配通常導致更好的線性度。功率放大器的電流消耗通常也更低。然而，效率通常低于利用天線調(diào)諧。天線匹配可以提供附加的濾波器功能(匹配=濾波)。此外，與主天線開關集成為單片/單模塊通常是可能的。然而，天線匹配可能涉及以下缺點。天線匹配不能解決天線特性本身，使得系統(tǒng)仍能以低效的方式進行操作。天線匹配通常導致插入損耗，即使是在50歐姆匹配的情況下。通常插入損耗大于0.5dB。該裝置可能惡化諧波性能(特別在可變電抗器裝置方法的情況下，由于其結合了高RF電壓的電壓相關的電容性質(zhì))。[0068]RF開關或天線開關可以被認為是可能的使能器，例如，用于無線多頻帶或寬頻帶通信裝置。
[0069]圖2示出了 PI匹配網(wǎng)絡的示意性電路圖。電容Ca、Cb以及Ce是可變的。圖2中阻抗匹配網(wǎng)絡的三個電導通?？梢跃哂懈咂焚|(zhì)因數(shù)。特別是，三個電感中的至少一個可以是以SMD (表面安裝器件)封裝形式(例如，置于疊層模塊中或嵌入在LTCC載體中)。這種電感元件可以具有80的最大品質(zhì)因數(shù)(Qmax=SO)。可變電容而不是固定電感元件的選擇可能通常是由于技術相關的原因，例如(BST(鈦酸鍶鋇))電容在電路技術相關感測中是可變電容，其是使用偏置電壓可控的。然而，其不提供真開關功能或通信功能。類似的觀察可以相對于大多數(shù)微機電系統(tǒng)工藝(MEMS工藝)來進行，其提供可調(diào)整電容但不必具有真實的電流連接。RF MEMS以及BST電容通常是昂貴和塊狀的解決方案，一些甚至需要附加控制器芯片?？捎玫腗EMS通常沒有電流開關，而是被用作調(diào)諧器。這意味著電容可以被改變，例如在IpF到IOpF之間，但是該裝置不能提供低歐姆導電連接(即，沒有“C①，，)。旁路切換或電感器切換可能不是直接可能。旁路通常是Cmax值(S卩，串聯(lián)的20pF)。
[0070]此外，品質(zhì)因數(shù)可能不對于裝置被調(diào)諧到的所有C / L值是一樣的。最大的品質(zhì)因數(shù)Qmax將取決于頻率以及還取決于即刻選擇的電容值。原因在于品質(zhì)因數(shù)為Q=Im(Z) /Re(Z)。阻抗Z與電容近似成比例，即Z?C，但是電阻R通常保持相同(由于物理尺寸)。
[0071]圖2中示出的阻抗匹配網(wǎng)絡包括串聯(lián)支路，其由圖2中以虛線繪制的橢圓所指示。將串聯(lián)電感元件作為示例，電感值通常必須考慮最高需要值。在需要更小電感值的情況下，電容Cb可以被用于減少串聯(lián)支路的電感。然而，這通常(或有時甚至不可避免地)導致品質(zhì)因數(shù)的損失，因為虛部變得更小，而串聯(lián)電阻保持至少恒定(Q=Ilm(Z) / Re(Z) |)。對于具有電容Ca和Ce的分流支路中的并聯(lián)電路也是相同的。(非必要)高的串聯(lián)電阻的持久存在也在插入損耗方面表現(xiàn)出其本身。作為經(jīng)驗法則，人們可以假定對于在50歐姆系統(tǒng)中的頻率，對于每I歐姆的串聯(lián)電阻，必須預計有約0.1dB的插入損耗。
[0072]—種方法可以是使用開關，并因此調(diào)整電感本身，而不是用電容來抵消。而且，可以看到，根據(jù)I歐姆的串聯(lián)電阻導致大約0.1dB的插入損耗的估計，歐姆電阻的串聯(lián)部分應當被保持最小。出于這種原因，應當采用展現(xiàn)出非常高的品質(zhì)因數(shù)以及另外非常小的串聯(lián)電阻的元件。然而，SMD封裝中最好的電感元件具有大約80的最大品質(zhì)因數(shù)。實際上，由于成本原因以及偏差頻率(例如，可能在2GHz下達到最大的品質(zhì)因數(shù)Qmax，然而不幸的是操作頻率在800MHz下)，品質(zhì)因數(shù)通常更低。出于這些原因，品質(zhì)因數(shù)通常最好再20的范圍內(nèi)。品質(zhì)因數(shù)可能甚至低到10以下，特別是對于具有薄金屬線圈/跡線的片上電感元件而言。與電感元件相反，電容元件通常具有相對高的品質(zhì)因數(shù)。例如，片上電容(例如MIM電容=金屬-絕緣體-金屬電容)通常展現(xiàn)出100以上的品質(zhì)因數(shù)。以SMD元件形式的電容元件甚至可以具有更高的品質(zhì)因數(shù)。出于這些原因，圖1中基于情況d)和i)的PI拓撲結構似乎是有前途的。
[0073]當研究圖1中的情況d)和i)時，可以看到的是，利用僅包括電容的PI電路，可以已經(jīng)達到并因此調(diào)整史密斯原圖的大區(qū)域。為了能夠解決剩余的阻抗，另外需要電感元件。似乎合理的是，電感元件為針對質(zhì)量的電感(例如，在分流支路內(nèi))。下面描述針對質(zhì)量或接地的電感元件的至少一些原因。
[0074]分流電感器以非常有效的方式保護裝置免受ESD脈沖。該效率是基于以下事實，即保護措施不需要任何非線性二極管(其可以導致諧波的生成)。
[0075]分流電感器在被適當選擇時，補償電容組的關斷電容Ctjff。每個可調(diào)整電容通常具有最小值，以及可調(diào)整電容的電容不能被調(diào)整到這個最小值一下。通常這同樣適用于基于MEMS、pHEMT、CM0S-NFET或其他技術的電容器。特別是，晶體管的源極_漏極電容可以總是提供剩余電流。對應值可以非常小，但是仍然是寄生的。然而，利用大電感，其可以以非常低損耗的方式進行補償(例如在900MHz下的18nH)。
[0076]電感元件可以被如此實現(xiàn)，使得其是可切換的，在該情況下，損耗僅對于虛部變得顯著。在50歐姆至50歐姆的匹配情況下，電感元件不是有源的，并因此不會生成任何損耗。
[0077]圖3示出了(可調(diào)整的)阻抗匹配網(wǎng)絡10的示意性電路圖。阻抗匹配網(wǎng)絡10包括第一信號端子12、第二信號端子14、以及參考電位端子16。在圖3中示意性圖示出的實施例中，參考電位對應于電路的質(zhì)量電位或接地電位。源阻抗2被連接到阻抗匹配網(wǎng)絡10的第一信號端子12。盡管示意性描繪為歐姆電阻，源阻抗2也可以是無功阻抗，例如電容或電感，或具有實部和虛部的復數(shù)阻抗。在阻抗匹配網(wǎng)絡10的另一側，吸收阻抗42被連接到第二信號端子14。吸收阻抗42也可以是歐姆電阻(如圖示出的)、電容阻抗、電感阻抗或者復數(shù)阻抗。通常，電壓源或電流源也被連接到第一信號端子12或連接到第二信號端子
14。為了提供應用示例，源阻抗2可以是用于RF或HF無線通信的前端系統(tǒng)中的功率放大器或諧波濾波器的輸出阻抗。吸收阻抗42可以是天線的輸入阻抗。
[0078]阻抗匹配網(wǎng)絡10包括在第一信號端子12和參考電位端子16之間延伸的第一分流支路100。第一分流支路100包括可變電感元件110和第一電容元件160。在其他實施例中，第一電容元件160可以是固定值，或是預定值或是恒定值。
[0079]阻抗匹配網(wǎng)絡10進一步包括位于第二信號端子14和參考電位端子16之間的第二分流支路300。第二分流支路300包括第二電容元件360，其可以是可調(diào)整或可變電容元件(如圖3中所示)，或者是具有恒定電容的電容元件。
[0080]阻抗匹配網(wǎng)絡進一步包括處于第一信號端子12和第二信號端子14之間的串聯(lián)支路200。該串聯(lián)支路200包括第一電容元件260，該第一電容元件260可以是根據(jù)各種可能的實施例的可調(diào)整值或固定值。
[0081]根據(jù)圖3中所圖示的實施例的阻抗匹配網(wǎng)絡包括三個可變電容元件160、260、360。而且，阻抗匹配網(wǎng)絡10包括一個可變電感元件110。
[0082]圖3中圖示出的阻抗匹配網(wǎng)絡10可以被用于專注于高Q(品質(zhì)因數(shù))元件的集總元件匹配。阻抗匹配網(wǎng)絡10避免了串聯(lián)電感(S卩，串聯(lián)支路200中的電感)，以便減少歐姆損失。替代地，僅調(diào)諧一個或多個分流電感器?？蛇x地，一個或多個電容器組可以被實現(xiàn)為若干串聯(lián)連接或并聯(lián)連接的晶體管，其中晶體管的關斷電容Ctjff用作用于可變電容器組的實際電容。如圖3中所圖示，只需要一個分流電感器110，以便能夠解決或達到史密斯原圖的(幾乎)每個區(qū)域。如下文將解釋的，可以使用一個或多個開關(例如，晶體管)來實現(xiàn)旁路功能。根據(jù)圖3的實施例的阻抗匹配網(wǎng)絡10可認為是圖1中的基本網(wǎng)絡d)、g)以及i)的組合。
[0083]圖4示出了根據(jù)另外的實施例的阻抗匹配網(wǎng)絡10的示意性電路圖，該阻抗匹配網(wǎng)絡10具有兩個可變電感元件，每個分流支路100、300中各一個。圖4中的阻抗匹配網(wǎng)絡10可以被認為是圖1中的基本網(wǎng)絡b)、d)、g)以及i)的組合。為了得到兩側對稱的電路，以及還為了得到ESD保護(靜電放電保護)，圖4的阻抗匹配網(wǎng)絡10在每一側，更確切地說是在第一分流支路100和第二分流支路300中的每一個，都包括電感元件。
[0084]圖5示出了根據(jù)是另一個實施例的阻抗匹配網(wǎng)絡10的示意性電路圖，其中只有可變電感110出現(xiàn)在分流支路內(nèi)，該分流支路與負載或吸收器并聯(lián)連接。相應的，第一分流支路100為圖5中所示的阻抗匹配網(wǎng)絡10的左分流支路。
[0085]圖6示出了根據(jù)與圖4中示出的實施例類似的另外的實施例的阻抗匹配網(wǎng)絡10的示意性電路圖。圖6中的阻抗匹配網(wǎng)絡10在兩側提供針對靜電放電的保護(ESD)，即針對到達第一信號端子12的電涌，以及針對到達第二信號端子14的電涌。在第一分流支路100中，可變電感元件110傳導高電壓電涌作為朝向參考電位端子16處的接地電位的適度電流，從而保護可變電容元件160。在第二分流支路中的可變電容元件360的ESD保護借助于可變電感元件310以類似方式起作用。
[0086]圖7示出了根據(jù)另外的實施例的阻抗匹配網(wǎng)絡10的示意性電路圖，其中串聯(lián)支路200可以被旁路,或包括旁路元件。該旁路功能由充當開關元件的場效應晶體管290所提供。開關元件或場效應晶體管290被并聯(lián)連接到串聯(lián)支路200。在替代實施例中，開關元件290可被視為串聯(lián)支路200的一部分，該串聯(lián)支路200是至少兩個支路的并聯(lián)連接，即包括第三電容元件260的支路和包括在第一信號端子12和第二信號端子14之間延伸的開關元件290的支路。特別是在低操作頻率下，借助于開關元件290來旁路第三電容元件260是合理的。即使開關元件290可能具有不可忽視的接通電阻Rm，在相對低的操作頻率下，與開關元件290相關聯(lián)的插入損耗可能仍低于與第三電容元件260相關聯(lián)的插入損耗。
[0087]圖8示出了阻抗匹配網(wǎng)絡10的示意性電路圖，其示出了針對可變電感元件110，以及第一、第二和第三可變電容元件160、260、360的一些可能實現(xiàn)細節(jié)?？勺冸姼性?10包括在第一信號端子12和參考電位端子16之間的三個關聯(lián)支路。這三個并聯(lián)的支路形成第一分流支路。每個并聯(lián)支路包括晶體管層疊115、116以及117，其分別被串聯(lián)連接到對應的基本電感元件(電感部分)112、113、114。每個晶體管層疊115、116、117由關聯(lián)的電路125、126或127所控制，該電路125、126或127配置為向對應的晶體管層疊115、116、117提供柵極電壓。三個基本電感元件112、113、114可能具有不同的電感值，在該情況下，七個不同的總電感值可以通過單獨地使得第一晶體管層疊115、第二晶體管層疊116和/或第三晶體管層疊117導通來獲得。這可以借助于柵極電壓控制器125、126和127來實現(xiàn)。柵極電壓控制器125為第一晶體管層疊115中所有的晶體管提供柵極電壓。在柵極電壓控制器125和每個晶體管之間，可變電感元件110包括電阻器。當所有三個晶體管層疊115、116、117非導通時，可變電感元件110對應于開路。因此，可變電感元件可以呈現(xiàn)8個不同的狀態(tài)。
[0088]圖8中所示的阻抗匹配網(wǎng)絡10進一步包括全電感PI網(wǎng)絡800。第一可變電容元件160包括16個串聯(lián)連接的晶體管的層疊。每個晶體管的柵極電壓由單獨的柵極電壓電路所控制，使得每個晶體管可以被單獨控制為導通狀態(tài)或非導通狀態(tài)。處于導通狀態(tài)的晶體管(特別是場效應晶體管)，可以認為是電阻器Rm，其中RmS晶體管的接通電阻。在非導通狀態(tài)中，晶體管可以被認為是具有電容Ctjff的電容器，其中Ctjff為晶體管的關斷電容。通過控制一定的串聯(lián)連接的晶體管處于導通狀態(tài)中，以及保持晶體管處于非導通狀態(tài)(從而利用非導通晶體管的關斷電容Ctjff),可以得到可變電容元件160的一定的總電容。如果只有一個晶體管為非導通狀態(tài)并且其他晶體管(此處:其他15個晶體管)為導通狀態(tài)，則可以得到相對高的總電容值。當所有晶體管都導通時，可變電容元件160表現(xiàn)得類似于基本上實數(shù)阻抗。
[0089]串聯(lián)支路200中的第三可變電容元件260具有與第一可變電容元件160類似的結構。要注意的是，如果第三可變電容元件260的所有晶體管由其對應的柵極電壓控制器(如圖8中的16個小方塊所示意性圖示的)來控制而處于其導通狀態(tài)中，則可以提供第一信號端子12和第二信號端子14之間的相對低的歐姆連接。相應地，可以預計相對低的插入損耗。
[0090]第二可變電容元件360還具有與第一可變電容元件160類似的結構。包括第一、第二和第三可變電容元件160、260、360的PI網(wǎng)絡80可以被認為是圖1中所示的基本網(wǎng)絡d)和i)的組合。
[0091]第一、第二和第三可變電容元件160、260、360利用晶體管的關斷電容，特別是場效應晶體管，即使關斷電容Ctjff通常被認為是(場效應)晶體管的寄生的、不希望的現(xiàn)象。
[0092]圖8中所示意性示出的實施例可能需要大約60級的轉換器，用于生成用于晶體管的各種控制信號?？汕袚Q晶體管160、260、360中的每個可以由四位信號來控制?？汕袚Q電感110可以由2位或3位信號來控制。
[0093]圖9示出了所謂的塊狀CMOS (互補型金屬氧化物半導體)晶體管900的示意性截面圖，該晶體管900可以被用于可變電感元件110和/或可變電容元件160、260、360中。塊狀CMOS晶體管900被形成在輕度P摻雜的襯底910中。如圖9所圖示，晶體管通過由于負襯底偏置電壓所引起的大耗盡區(qū)920而與襯底910隔尚。如同反轉偏置的PIN 二極管，這保證了良好的諧波性能。在橫向方向上，塊狀硅晶體管借助于淺溝槽隔離(STI)而被隔離。在圖9中通過以虛線繪制的電容器符號來示意性圖示出在漏極區(qū)和/或源極區(qū)之間的電容。
[0094]圖10示出了絕緣體上硅(SOI)的晶體管的示意性截面圖。該絕緣體以隱埋氧化物(BOX) 1020的形式被提供，該隱埋氧化物(BOX) 1020將輕度p摻雜的襯底1010與實際的晶體管結構電絕緣。在晶體管的溝道區(qū)中可以觀察到由于負偏置電壓引起的全耗盡(FD)體。
[0095]通常,對于圖9中示意性圖示出的塊狀CMOS晶體管以及圖10中示意性圖示出的SOI晶體管兩者而言，都需要電荷泵。SOI晶體管的熱導率通常相比于塊狀襯底晶體管更低。
[0096]圖1lA至12D示意性示出了可如何實現(xiàn)一個或多個可變電感元件110、310。圖1lA示出了第一選項，其中可變有源元件包括具有若干個線圈或可切換和/或可交換的基本電感元件(電感部分)的開關。特別是，圖1lA中所示的可變電感元件包括七個并聯(lián)支路。通常，七個并聯(lián)支路的每一個在第一信號端子12和參考電位端子16之間延伸。并聯(lián)支路的每一個包括基本電感元件1110至1116。七個并聯(lián)支路中的六個包括開關元件1120至1125。這些開關元件1120至1125的每一個與對應的基本電感元件1110到1115串聯(lián)連接。
[0097]圖1lA中示意性示出的可變電感元件110也可以被描述為:包括第一電感部分1110、第二電感部分1111、以及在被配置為在第一信號端子12和參考電位端子16之間選擇性地連接第一電感部分1010和第二電感部分1111中的至少一個的開關元件1120。[0098]在圖1lA的配置中，可變電感元件110包括七個電感部分1110至1116，以及被配置為在第一信號端子12和參考電位端子16之間選擇性地連接六個電感部分1110至1115的六個開關元件1120至1125。開關元件1120至1125可以是晶體管，以及通常被配置為以單獨的方式可控制，使得可在第一端子(在圖1lA中所示出的示例中:第一信號端子12)和第二端子(在圖1lA的示例中:參考電位端子16)之間得到不同的電導。
[0099]第一電感部分1110、第二電感部分1111，以及另外的電感部分1112至1116可以具有不同的電感值，使得可以通過組合不同的支路或一次只使用一條并聯(lián)支路來得到整個可變電感元件110的大范圍的不同的電感值。可變電感元件110也可以被描述為包括至少兩個并聯(lián)支路(圖1lA中示出的示例配置中的七個并聯(lián)支路)，其中每個并聯(lián)支路包括電感部分1110至1116。至少一個并聯(lián)支路進一步包括分別與對應電感部分1110至1115串聯(lián)連接的開關元件1120。如圖1lA中的示例所示出的可變電感元件110包括分別具有開關元件1120至1125的六個并聯(lián)支路。
[0100]圖1lB示出了可變電感元件的另一個可能實施方式的示意性電路圖。在圖1lB中，可變電感元件包括四個并聯(lián)支路，每個支路包括晶體管和電感器的串聯(lián)連接。利用這種布置，可以實現(xiàn)相對高的品質(zhì)因數(shù)。然而，該布置需要相對多的面積。
[0101]圖1lC是當可變電感元件的四個晶體管基本相等時圖1lB中可變電感元件的品質(zhì)因數(shù)對比有效電感的圖表。特別是，四個晶體管的溝道寬度W基本上相等，即W=Wl =W2=W3=W4。圖1lC的圖表示出了在1.8GHz的頻率下品質(zhì)因數(shù)QF對比有效電感LEFF。
[0102]圖1lD示出了當可變電感元件的四個晶體管具有不同的溝道寬度時圖1lB中可變電感元件的品質(zhì)因數(shù)對比有效電感的圖表。不同晶體管的溝道寬度可以別選擇為是電感器的電感的倒數(shù)，所討論的晶體管與該電感器串聯(lián)連接，即W?I / L(w正比于1/L)。這樣，進而,也導致晶體管的電阻正比于在對應支路中電感器的電感,例如R?L。
[0103]圖12A示出了根據(jù)另外的實施例的可變電感元件110的示意性電路圖，其中單個線圈或電感元件或若干串聯(lián)連接的線圈由開關元件或若干個開關元件所分接。通常，根據(jù)圖12A中示出的布置的可變電感元件110相比于圖11中示意性示出的可變電感元件110更節(jié)省空間。根據(jù)圖12A中示出的布置的可變電感元件110可以要求微電子集成，或其可以期望提供圖12A中示出的可變電感元件110作為集成電路或作為集成電路的一部分。
[0104]圖12A中示意性示出的可變電感元件110包括串聯(lián)連接在可變電感元件110的第一端子和第二端子之間的五個基本電感器(電感部分)1210、1211、1212、1213以及1214。(僅作為示例，以及為了更容易取向，這些端子在圖12A中與第一信號端子12以及參考電位端子16—致。盡管，可變電感元件110可以被連接到阻抗匹配網(wǎng)絡的其他節(jié)點。)可變電感元件110進一步包括多個開關元件1220、1221、1222、1223以及1224。開關元件1220至1223中的每一個開關元件在第一側處被連接到基礎電感器1210至1214中的兩個之間的節(jié)點以及在第二側處被連接到可變電感器110的第二端子(在圖12A中示意性示出的示例中:參考電位端子16)。開關元件1224與所有基本電感器或電感部分1210至1214串聯(lián)連接。
[0105]因此，可變電感元件110包括至少兩個電感部分1210到1214的串聯(lián)部分?？勺冸姼性?10進一步包括開關元件1220至1224，其被并聯(lián)連接到至少兩個電感部分的可旁路的電感部分。開關元件1212至1224被配置成為選擇性地旁路該可旁路電感部分。例如，開關元件1220在第一側處被連接到電感部分1210和1211之間的節(jié)點。而且，開關元件1220并聯(lián)于電感部分1211至1214和開關元件1224的串聯(lián)連接。換句話說，用于可旁路電感部分的四個電感部分1211、1211、1213以及1214與開關元件1220相關聯(lián)。為了給出再一個示例，考慮開關元件1223:與開關1213相關聯(lián)的可旁路電感部分包括電感部分1214。
[0106]一個或多個可變電感元件110、130可以為集成電路或集成電路的一部分，例如微芯片。相應地，電感部分1110至1116和/或1210到1214可以使用半導體制造技術來形成。例如，電感部分可以被實現(xiàn)為以集成電路的一個或多個金屬化層所構造的金屬跡線。結合阻抗匹配網(wǎng)絡的所提出的配置，通?？梢允强山邮艿氖?，集成的可變電感元件的品質(zhì)因數(shù)也許可能低于單獨的電感元件(例如SMD器件)的品質(zhì)因數(shù)。原因是可變電感元件110通常不被用于阻抗匹配網(wǎng)絡10的串聯(lián)支路200中，而是用于一個或多個分流支路100、300中。
[0107]圖12B示出了可變電感元件的另一個可能實施方式(包括“短路線”)的示意性電路圖以及品質(zhì)因數(shù)對比有效電感的圖表?？梢姷氖?，只能得到相對低的品質(zhì)因數(shù)。
[0108]圖12C示出了可變電感元件的又一個可能實施方式(包括“選擇線“)的示意性電路圖以及品質(zhì)因數(shù)對比有效電感的圖表。圖12D是對于四個不同晶體管設置而言，圖12C中可變電感元件的有效電感對比頻率的圖表。可以看到，可以得到更好的平均品質(zhì)因數(shù)。圖12D中的電感的頻率響應展示了自振在附近發(fā)生，其可以認為是由晶體管的關斷電容Ctjff以及聞電感L所引起的。
[0109]圖13至16是示出了具有固定電感的四個不同電感元件的品質(zhì)因數(shù)對比頻率的圖表，以便給出電感元件的設計以及頻率是如何影響品質(zhì)因數(shù)的印象。圖13和14示出了對于兩個繞線電感元件的頻率 相關的品質(zhì)因數(shù)，特別是來自Murata Manufacturing公司，即一家日本的電子元件制造商的LQW系列。圖13示出了 6nH電感元件的品質(zhì)因數(shù)對比頻率，以及圖14示出了 IOnH電感元件的品質(zhì)因數(shù)對比頻率。可以看出的是，最大的品質(zhì)因數(shù)在55-70之間。在0.9GHz的頻率下，可以觀察到Qtl.9eHz=45-50的品質(zhì)因數(shù)。在1.9GHz的頻率下，可以觀察到0^1^=55-65的品質(zhì)因數(shù)。
[0110]出于比較的目的，圖15和16圖示出了對于來自Murata的LQP系列的兩個電感元件的頻率相關的品質(zhì)因數(shù)。圖15示出了 6nH電感元件的品質(zhì)因數(shù)，以及圖16示出了 IOnH電感元件的品質(zhì)因數(shù)。LQP系列覆蓋了基于非磁性材料的薄膜型的RF電感器(超過幾十MHz)。LQP系列的芯片電感器(芯片線圈)由致密的、高性能的電感器組成。制造商聲稱該芯片電感器沒有DC電阻并具有杰出的高頻特性。最大的品質(zhì)因數(shù)在Qmax=30-40的范圍內(nèi)。
[0111]銅(Gu)金屬技術中的平面線圈能夠實現(xiàn)在20……30的范圍內(nèi)的最大品質(zhì)因數(shù)Qmax0鋁(Al)金屬技術中的平面線圈通常具有大約10的最大品質(zhì)因數(shù)(在導電襯底的情況下，最大品質(zhì)因數(shù)可能會降至5)。
[0112]如以上所已經(jīng)提到的，用于電容元件的最大品質(zhì)因數(shù)通常顯著更高，如下面在圖19和20的描述的情境中將解釋的。
[0113]圖17示出了根據(jù)一個可能配置的可變電感元件110的示意性電路圖。圖17中示出的可變電感元件110類似于圖12A中示出的可變電感元件110。在圖17中可變電感元件110包括主電感器1209。主電感器1209轉而包括若干個電感部分。多個開關元件1220至1222被連接到主電感器1209的不同接頭1720、1721、1722。以這種方式，每個開關元件1220至1222被配置為旁路主電感器1209的對應可旁路電感部分。
[0114]圖18A示出了根據(jù)另外的可能實施方式的包括兩個并聯(lián)或串聯(lián)可連接的電感器的可變電感元件的示意性電路圖。以這種方式，一個電感器結構可被用于提供電感器值。因此，圖18A以及后面的附圖18B、18C和18H示出了節(jié)省空間的方法?？勺冸姼性ǖ谝浑姼衅?881、第二電感器1882、第一并聯(lián)開關元件1883、第二并聯(lián)開關元件1884、以及串聯(lián)開關元件1885。第一和第二電感器1881和1882被感應耦合，如圖18A中由耦合因數(shù)k所指示的。
[0115]圖18B示出了當兩個電感器被并聯(lián)連接時圖18A的可變電感元件。第一和第二開關元件1883和1884正導通，而串聯(lián)開關元件1885正非導通。因此，兩個電感器1881和1882被并聯(lián)連接。圖18B中的粗線指示了正導通的連接。
[0116]圖18C示出了當兩個電感器被串聯(lián)連接時圖18A的可變電感元件。串聯(lián)開關元件1885正導通的，而第一和第二并聯(lián)開關元件1883和1884正非導通。圖18C中的粗線指示了正導通的連接。
[0117]圖18D示出了針對并聯(lián)配置的圖18A中可變電感元件的有效電感對比頻率的圖表。
[0118]圖18E示出了針對并聯(lián)配置的圖18A中可變電感元件的品質(zhì)因數(shù)對比頻率的圖表。
[0119]圖18F示出了針對串聯(lián)配置的圖18A中可變電感元件的有效電感對比頻率的圖表。
[0120]圖18G示出了針對串聯(lián)配置的圖18A中可變電感元件的品質(zhì)因數(shù)對比頻率的圖表。當比較針對并聯(lián)連接(圖18E)和針對串聯(lián)連接(圖18G)的品質(zhì)因數(shù)時，可以看到針對并聯(lián)配置可以實現(xiàn)更高的最大品質(zhì)因數(shù)Qmax。
[0121]圖18H示出了圖18A中示出的可變電感元件的兩個電感器1881和1882的可能布置的示意性平面圖。
[0122]圖18A中示出的可變電感元件可以通過使用三個電感器、四個電感器甚至更多電感器來擴展。通常，根據(jù)跨接于開關元件的預計最大電壓，每個開關元件1883、1884、1885包括若干個晶體管的層疊。此晶體管層疊可以適應電壓要求。特別是，對于第一和第二并聯(lián)晶體管1883和1884，只需要一半的晶體管，因為可變電感元件的輸入電壓被分開，使得第一和第二并聯(lián)開關元件中的每一個僅經(jīng)歷大約一半的輸入電壓。因此有可能減少用于并聯(lián)開關元件1883和1884的晶體管的數(shù)量，這轉而提高了可變電感元件的品質(zhì)因數(shù)。
[0123]圖19示出了可變電容元件160的示意性電路圖。在阻抗匹配網(wǎng)絡10需要可變電容元件的情況下，開關元件和電容的組合可用于這種可變電容。圖19中示意性圖示出的可變電容元件160包括多個并聯(lián)的支路(至少兩個并聯(lián)支路)。每個并聯(lián)支路包括開關元件1820至1826。至少一個并聯(lián)支路進一步包括與對應開關元件1820至1825串聯(lián)連接的電容器1810至1815。在圖19中示意性示出的配置中，另外的并聯(lián)支路被提供為可選旁路支路，其包括開關元件1826。至少兩個并聯(lián)支路可以包括以不同電容值的電容器1810至1815。在圖19中，開關元件1820至1826被描繪為單個場效應晶體管。然而，開關元件1820至1826可以被實現(xiàn)為多個晶體管的串聯(lián)連接。在并聯(lián)支路的至少兩個中，串聯(lián)連接的晶體管的數(shù)量可以不同。例如，開關元件1820可以包括比開關元件1821更多的串聯(lián)連接的晶體管。使用多個串聯(lián)連接的晶體管的開關元件的實施方式將在下文被更詳細解釋。
[0124]注意的是，在圖19中示出的可變電容元件160中，每個位(例如，與用于開關元件1820至1860之一的控制信號或柵極信號相對應)切換多個電容1810至1815的特定電容器，并且若干個電容的組合允許另外的值。需要觀察發(fā)生在關斷情況下的最大電壓。電壓跨越電容1810至1815(通常相比于晶體管的電容較大)以及晶體管電容下降。然而，電壓的主要部分跨越晶體管1820至1826下降，而不是跨越實際電容1810至1815。這是由于電容1810和對應的晶體管1820的串聯(lián)連接而引起，因為在串聯(lián)電容的情況下，高HF電壓總是跨越小電容下降。
[0125]圖20A至20B示出了出于參考和比較目的通常可用的電容元件的頻率相關的品質(zhì)因數(shù)的圖表。圖20A示出了針對5pF單片陶瓷電容的品質(zhì)因數(shù)對比頻率的圖表。圖20B示出了針對IOpF單片陶瓷電容的品質(zhì)因數(shù)對比頻率的圖表。在兩個情況中，品質(zhì)因數(shù)在IGHz的頻率下大約為100，但是然后在2.5GHz的頻率下顯著下降到大約20。作為進一步的信息，所指示的是，芯片中的金屬-絕緣體一金屬電容器通?？梢詫崿F(xiàn)80和100之間的品質(zhì)因數(shù)。
[0126]作為圖13至16、20A和20B的結論，可以得出的是，電容器或電容的品質(zhì)因數(shù)一般比電感器的品質(zhì)因數(shù)高得多，至少在用于RF以及HF應用的高度集成的微電子電路的領域中。
[0127]圖21和22圖形地圖示出了當總電容被改變時，可變電容元件的品質(zhì)因數(shù)性是如何表現(xiàn)的。可調(diào)諧裝置的品質(zhì)因數(shù)通常較低，并且取決于瞬時電感和/或電容值，即其是L / C值相關的。在電感器的情況下，可以提供開關。然而，由開關引起的損耗通常降低品質(zhì)因數(shù)。對于電容器來說(例如，微機電(MEM)和鈦酸鍶鋇(BST)電容器)，電阻值R通常保持相同，但是電容C改變。對于這些可調(diào)諧電感器和可調(diào)諧電容，下文通常是適用的:對于所有的電感和/或電容值，品質(zhì)因數(shù)Q不能是最大的。
[0128]可調(diào)諧電容器可以實現(xiàn)高品質(zhì)因數(shù)，以及允許真實的“模擬”調(diào)諧，即非常精細的調(diào)整。當被實現(xiàn)為MEMS時，可以實現(xiàn)良好的線性度。另一方面，通常需要數(shù)模轉換器來控制可調(diào)諧裝置，這導致了額外的努力和容限。特別是BST電容示出了在溫度上的容限相關性。相反，基于MEMS的可調(diào)諧電容需要一定的時間以用于切換，以及可能被暴露于機械應力，這降低了電容的精度。電壓相關的裝置通常具有線性問題(BST)。同樣，對于MEMS而言，線性度也可能不是那么好，國為硅襯底可能生成第二諧波(H2)和第三諧波(H3)失真。通常，真實的電流開關不可能具有BST電容或MEMS電容。最后但并不是最不重要的，可調(diào)諧電容器的尺寸和成本通常是相對昂貴的，以及因此對于高容量生產(chǎn)而言通常缺乏吸引力。
[0129]作為對可調(diào)諧電容的替代，可以采用開關電容組。開關電容組通?？梢猿洚旊娏鏖_關，使得旁路和/或電感器切換是可能的。相對于諧波和調(diào)制內(nèi)失真(IMD)的性能與針對所使用的一個或多個開關元件是基本上相同的；這通常比例如現(xiàn)今的BST裝置更好。可開關電容不需要數(shù)模轉換器，控制比針對可調(diào)諧裝置更容易，以及通常不需要額外的一個或多個芯片?？砷_關電容可以被非常快地切換，即，切換時間相對快。相比于基于MEMS的可調(diào)諧電容，不涉及機械結構，使得避免了機械問題。必須預計的容限通常由電容器容限所確定。沒有附加容限必須被考慮，例如溫度(BST)、機械結構(MEMS-〉顫噪效應)、和/或DAC精度。開關電容器的集成通常是相對直截了當?shù)?，并且與大量的微電子生產(chǎn)過程相兼容。
[0130]然而，隨著逐漸增加的步驟，必須預計更多的寄生效應(C；ff、Cj，以及必須為開關電容提供更多的芯片尺寸。高品質(zhì)因數(shù)只有利用選定的材料才能實現(xiàn)，例如銅(電感器)，以及對于電容器來說，品質(zhì)因數(shù)根據(jù)不同的狀態(tài)而變化，即不能針對每種狀態(tài)都實現(xiàn)最大品質(zhì)因數(shù)Qmax。
[0131]圖21示出了可調(diào)諧電容器的示例。圖21的下部示出了可調(diào)諧電容器的示意性電路圖。其包括四個電容部分2110至2113。每個電容部分2110至2113被布置在四個并聯(lián)支路之一中。每個支路還包括開關元件2120至2123，使得對應的并聯(lián)支路通過閉合或打開該開關元件2120至2130來啟用或停用對應的并聯(lián)支路。電容部分2110至2113可以是MIM電容器。
[0132]圖21的上部示出了作為用于兩個頻率，即900MHz以及1.9GHz的總電容CEFF的函數(shù)的品質(zhì)因數(shù)的相關性?？梢钥吹?，在900MHz的頻率下，品質(zhì)因數(shù)隨著逐漸增加的總電容CEFF而增加。相反，在1.9GHz的頻率下，品質(zhì)因數(shù)隨著逐漸增加的電容而減少。
[0133]圖22與圖21類似，但是涉及可變電容元件不同結構，即四個晶體管的串聯(lián)連接，而沒有專用電容器。這就意味著，四個晶體管的漏極-源極電容提供用于可變電容元件的電容。如圖22中所示意性圖示的，每個晶體管可以被模擬為電容器(S卩，漏極-源極電容)以及并聯(lián)于所述電容器的開關和電阻器的串聯(lián)連接。電阻對應于晶體管的接通電阻Rm。在圖22的上部中，針對900MHz的第一頻率以及1.9GHz的第二頻率圖形地圖示了使用16個晶體管的可變電容元件的電容相關的品質(zhì)因數(shù)QF。除了總電容的非常小的值，針對900MHz情況的品質(zhì)因數(shù)高于針對1.9GHz情況。此外，對于CEFF>lpF而言，品質(zhì)因數(shù)隨著逐漸增加的總電容而增加。對于相對低的總電容值，最大品質(zhì)因數(shù)在100到110之間。
[0134]當試圖實現(xiàn)高品質(zhì)因數(shù)時，必須要克服的一個挑戰(zhàn)是只有當虛部(電容)與實部(晶體管RJ的比值變?yōu)樽畲髸r，才得到最大品質(zhì)因數(shù)(小R，最大C)。附加的挑戰(zhàn)是開關晶體管也存在電容，即其在晶體管非導通(即晶體管阻斷)時的關斷電容Ctjff。出于該原因，最好的品質(zhì)因數(shù)在“全關斷”模式中被實現(xiàn)(因為只有晶體管的寄生電容Ctjff存在，而沒有接通電阻Rm)。除此之外，在具有如圖19所示的配置的可變電容元件中(即，具有至少兩個并聯(lián)支路，每個支路包括電容部分)，品質(zhì)因數(shù)隨著逐漸增加的總電容而減少，因為另外被接通的每一位都是基于兩個品質(zhì)因數(shù)的并聯(lián)連接。正如模數(shù)轉換器那樣，大電容表示最高有效位(MSB)以及小電容表示最低有效位(LSB)。由于較小的電容貢獻一定具有給定恒定接通電阻Rm的較小的品質(zhì)因數(shù)，所以總品質(zhì)因數(shù)也以并發(fā)的方式減少。
[0135]圖23示出了作為示例的可變電容元件的示意性電路圖。可變電容元件具有六位的分辨率，0.12pF的最低有效位，6.74pF的最高有效位。六個并聯(lián)支路的電容值為:0.12pF、0.42pF、0.84pF、l.68pF、3.35pF 和 6.72pF。每個開關元件 1820 至 1826 被實現(xiàn)為用于24V的最大HF電壓的16倍層疊式CMOS開關。各個晶體管為3mm晶體管。
[0136]圖24示出了可利用圖23中所示的可變電容元件160實現(xiàn)的品質(zhì)因數(shù)對比總電容CEND的圖表。大約75的最高品質(zhì)因數(shù)可以針對圖24的標度中大約I個單位(IpF)的最小總電容而得到。對于在7pF至13pF之間的總電容值，品質(zhì)因數(shù)低至10。對于高的總電容值，所有六個并聯(lián)支路需要是導通的，這也使所有晶體管的接通電阻Rm變得明顯。對于CEND=4pF至7pF的范圍，六個并聯(lián)支路中只有五個需要處于導通狀態(tài)，使得總接通電阻Rm較小，其轉而導致大約20的較高的品質(zhì)因數(shù)。實部處于品質(zhì)因數(shù)的分母中，即QF=I虛部/實部I。出于這種原因，品質(zhì)因數(shù)總得來說具有針對總電容CEND的雙曲線相關性。
[0137]另一個重要的問題是電強度。電壓擺動或電壓尖峰跨越阻斷晶體管和對應的電容器而分裂，使得晶體管或電容器處的最大電壓擺動可借助于AC模擬以簡化方式來被估計。這種模擬已經(jīng)使用標稱HF電壓(I伏特)來實現(xiàn)，并且結果然后乘以對應的電壓擺動。對于圖23中所示的可變電容元件，最差的情況將是“全關斷”的情況，以及被標準為晶體管處IV電壓擺動的輸入電壓將如圖25中所圖示那樣發(fā)生。VCO是對應于最小電容CO或在最低有效位(LSB)處的跨越晶體管的電壓。VC5是對應于最大電容部分或最高有效位(MSB)的跨越晶體管的電壓。在圖25中可以看到，隨著逐漸減少的電容(朝向LSB)，跨越晶體管的電壓降增加，以及作為交換，對應的晶體管經(jīng)歷較低的電壓。結果，針對小容器的層疊可以被做得更小。例如，在所考慮的情況中似乎合理的是，在對應于LSB的并聯(lián)支路中只層疊8個晶體管而不是16個。這將節(jié)省芯片表面使用。此外，晶體管的寬度的降低可以因為而被實現(xiàn)用于更小的層疊。
[0138]當層疊若干個晶體管時，下列問題以及其間可能的權衡必須被考慮。
[0139]最大預計RF電壓通常對需要層疊的晶體管的數(shù)量做出決定。
[0140]非導通的晶體管(處于關斷狀態(tài)的晶體管；分流/開路端口)通常經(jīng)歷最差的電壓擺動。
[0141]更高數(shù)量的層疊晶體管通常增加晶體管層疊的總接通電阻R?。
[0142]專用(Tx、TRx、Rx)晶體管尺寸通常改善了總插入損耗。
[0143]更高的關斷電容Ctjff可能主要地惡化高頻下的性能。
[0144]更寬的晶體管通常改善了(即，減少)接通電阻Rm，但是也增加了關斷電容(；ff。
[0145]圖26示出了根據(jù)一種配置的可變電容元件160的示意性電路圖，在該配置中每個并聯(lián)支路中的層疊晶體管的數(shù)量考慮了必須預計的跨越層疊晶體管的最大電壓擺動。因此，對應于電容器C3的晶體管疊層只包括15個晶體管，而不是之前的16個晶體管。對應于電容器C2的晶體管疊層包括13個晶體管。對應于電容器Cl的晶體管疊層包括12個晶體管。對應于LSB電容器CO的晶體管疊層只包括8個晶體管。
[0146]圖27示出具有如圖26中所示的配置的可變電容元件160的品質(zhì)因數(shù)對比總電容CEND的圖表。當比較圖27與圖24時，可以看到的是，通過使用圖26的配置，針對小電容的總品質(zhì)因數(shù)被增加。特別是在2pF左右的區(qū)域中，品質(zhì)因數(shù)可以從Q=50被增加至Q=55。
[0147]還可以看到的是，通過改變晶體管寬度以及MM，可以改變品質(zhì)因數(shù)的最大值。
[0148]然而，電容被晶體管相當大地影響(CMOS晶體管的漏極-源極電容Cds)。因此，電容元件可以在一個或多個晶體管(并且沒有專用電容器)的基礎上被整體實現(xiàn)。這在圖28和圖29中被示意性圖示出。圖28圖示出了當所有晶體管都處于非導通狀態(tài)時的可變電容元件160。在“全關斷”情況下(所有晶體管都是非導通到)，根據(jù)用于串聯(lián)電容的公式，四個晶體管的串聯(lián)連接表現(xiàn)為具有I / Coverall=4 / Cds的電容。
[0149]圖29示意性圖示出了所有晶體管都處于導通狀態(tài)使得四個晶體管的串聯(lián)連接基本上表現(xiàn)為具有ROTCTall=4Rm的電阻的情況。在圖28中，用于晶體管的柵極電壓是負的，如由符號“-VGATE ”所指`示。在圖29中，用于晶體管的柵極電壓是正的，如由符號“+VGATE”所指示。[0150]組合圖28和29,導致了如圖30中所示意性圖示的可變可容元件。每個晶體管是由正或負柵極電壓-/ +VGATE所單獨可控制的。每個晶體管可以由電容器(對應于關斷電容Ctjff)以及具有開關的電阻的并聯(lián)連接來表示。換句話說，電容的串聯(lián)連接允許根據(jù)位模式對總電容的調(diào)整。
[0151]圖31示出以130nm技術的針對16個晶體管的品質(zhì)因數(shù)對比總電容的示例。注意的是，從圖31的圖表中有一點將缺失:當所有晶體管被閉合(即導通)時，獲得了穿透電容“Ce?”。在這種情況下，品質(zhì)因數(shù)將是再次非常高的。此外，可以看到的是，在小電容值下，可以提供非常精細的可調(diào)整性。當只有幾個晶體管導通時，該精細可調(diào)整性可以通過在相同時間(同時)切換若干個晶體管來展開，或者通過擴大對應的晶體管寬度。
[0152]所提出的可變電容元件不必需要MM電容。因此，可以使用更成本有效的過程。此外，對于小電容值可以實現(xiàn)非常高的品質(zhì)因數(shù)。串聯(lián)連接的晶體管具有固有的“通過連接”功能(即，低歐姆連接)，而沒有額外的努力。由于其假想地對應于C c?，該“通過連接”僅引起非常小的損耗，因為晶體管可以被設計得相對較大(通常，只有幾歐姆的串聯(lián)電阻)。晶體管相對較大的原因是以這種方式可以得到大的關斷電容Cf。
[0153]所提出的結構在靜電放電(ESD)的情況下也具有優(yōu)勢，因為大的CMOS晶體管由于寄生NPN晶體管(P塊狀和η溝道)而具有自保護功能。通常，由于薄的電解質(zhì)，MM電容支持30V和40V之間的脈沖(電壓尖峰)，而晶體管能夠承受1-2KV范圍內(nèi)的電壓。下面的電容值C和電壓之間的關系直接地促成了電強度:大C —小電壓；小C —大電壓。因為大電容對應于小阻抗或電阻Ζ，沒有大電壓擺動能夠發(fā)生，即，可以同時避免過量的電壓或電壓電涌，使得晶體管僅必須承受小的電壓擺動。
[0154]然而，為了得到期望的電容值，可能需要大的晶體管。若干個晶體管的串聯(lián)連接具有特別的好處，從而留有相對不太可能的組合。
[0155]在提供SOI (絕緣體上硅)過程的情況下，還存在使電容可切換的又一種可能性，即基體偏置(參見圖10)。根據(jù)與SOI開關一起使用的常規(guī)方式，基體被負偏置，以便避免電荷(=電容)的產(chǎn)生以及使襯底二極管禁用。然而，當局部上只有小的電壓擺動能夠被觀察到時，器件甚至可以忍受更高的C (V)。這意味著有可能提供公認是非線性的附加電容，但是作為交換，由于小的HF電壓，僅以相對適度的方式變得明顯。
[0156]類似的技術可以連同三阱晶體管一起使用，如圖9所示意性圖示出的。代替將晶體管置于塊狀內(nèi)，有可能將每個晶體管置于三阱中，以便使偏置電壓選擇性地可切換?；旧希梢詫崿F(xiàn)針對SOI過程以上所解釋的相同效果。
[0157]如上所述，基于晶體管電容的另一個性質(zhì)與ESD情況有關。鑒于大的晶體管使用寄生雙極晶體管(至少在塊狀CMOS內(nèi))保護其自身，串聯(lián)電容通常傾向于ESD損害。換句話說，在沒有分流線圈的情況下，電路將是對ESD非常敏感的。
[0158]在所提出的基于晶體管的電容的情況下，如果晶體管寬度被選擇為足夠大，則也許可能的是，在無需專用的電容器過程(例如MIM過程)的情況下取得進展。
[0159]圖32至37圖示出了對于圖8的電路在以史密斯原圖表示中的不同匹配情況，以及正向傳輸對比頻率的圖表。然而設置是針對900MHz而做出的。
[0160]圖32圖示出了一種情況，其中50歐姆阻抗將被匹配至50歐姆。換句話說，阻抗已經(jīng)被匹配，并且阻抗匹配電路應該僅充當移相器。出于該目的，可變串聯(lián)電容元件260的所有串聯(lián)晶體管都被接通，并且可變分流電容元件160、360的晶體管全部操作在其各自的關斷狀態(tài)，以獲得最小的(；ff。此外，L開關被設置為最大電感。結果是，我們看到了串聯(lián)可變電容元件260的插入損耗以及可變電容元件160和360的Ctjff電容性能。
[0161]圖33圖示出了更高電感阻抗的情況。此處，激活串聯(lián)電容260以用于高值，并且電感組110被設置為減少的電感?？勺冸娙菰?60和260停留在最小Ctjff模式中。
[0162]圖34圖示出了最實值的高阻抗的情況。這通過將可變串聯(lián)電容元件260設置為非常低的電容來完成，可變電容元件160和360也是這樣。電感組110被設置為高電感。
[0163]圖35圖示出了低歐姆電阻阻抗的情況。電感組110在此被設置為低電感(?3nH)，同時使用低串聯(lián)電容260。
[0164]圖36圖示出了低歐姆電容阻抗的情況。在更高電容區(qū)域使用可變串聯(lián)電感元件260，以及將可變電容元件160和360也設置為高電容，史密斯原圖中的指示區(qū)域可以被考慮。
[0165]圖37圖示出了高歐姆電容阻抗的情況。此處可變串聯(lián)電感元件260也被設置為約lpF，并且可變電容元件160被設置為低電容。
[0166]示例圖32至37已經(jīng)模擬了使用集成平面線圈。所估計的是，具有高品質(zhì)因數(shù)的繞線的SMD線圈將進一步改善結果。
[0167]可以對MOS晶體管的寬度進行加權，以便更好的達到期望目標電容。代替總是切換串聯(lián)連接中的僅一個晶體管，可同時切換其組合，以便節(jié)省控制位。例如，可以存在16個控制位但是有18個晶體管。在這種情況下，前三個晶體管可以總是被同時切換，而剩下的15個晶體管以單獨的方式可控制。使用邏輯電路，也可考慮中間解碼器，其將16個狀態(tài)轉換成4位。以這種方式，可以實現(xiàn)更短的控制信號。
[0168]圖38示出了如以上所述的包括阻抗匹配網(wǎng)絡的集成電路的示意性頂視圖和示意性側視圖。在圖38的頂視圖中，可以看到集成電路的所提出的引腳布局。不同的縮寫為:
GND:接地(例如，內(nèi)部連接至參考電位端子16)
ANT:天線(例如，內(nèi)部連接至第二信號端子14)
RF in:射頻輸入(例如，內(nèi)部連接至第一信號端子12)
VBAT:電源電壓 VIO:輸入/輸出電壓 SCLK:串行時鐘 SDAT:串行數(shù)據(jù)
[0169]集成電路可以被實現(xiàn)為3.5mmX3.5mm的疊片模塊。當然，其他尺寸也是可能的。疊片模塊可以包括鈦酸鋇疊片(BT疊片)，以用于可變電容元件(可以被省去)。
[0170]圖39示出了用于匹配阻抗的方法的示意性流程圖。該方法包括步驟3902:確定或估計信號源的源阻抗。該方法還包括步驟3904:確定或估計信號吸收器的吸收阻抗。在步驟3906處，基于源阻抗和吸收阻抗來調(diào)整阻抗匹配網(wǎng)絡。通過調(diào)整阻抗匹配網(wǎng)絡的分流支路內(nèi)所提供的可變電感元件，來執(zhí)行對阻抗匹配網(wǎng)絡進行調(diào)整。
[0171]調(diào)整可變電感元件可以包括接通或斷開至少一個晶體管，導致可變電感元件的對應電感部分被連接或不被連接至阻抗匹配網(wǎng)絡的信號端子。
[0172]調(diào)整阻抗匹配網(wǎng)絡可以進一步包括調(diào)整阻抗匹配網(wǎng)絡的串聯(lián)支路內(nèi)的可變電容元件。
[0173]圖40示出了根據(jù)其他實施例的用于匹配阻抗的方法的示意性流程圖。該方法包括步驟4002:確定或估計信號源的源阻抗。該方法還包括步驟4004:確定或估計信號吸收器的吸收阻抗。在用于匹配阻抗的方法的步驟4006處，基于源阻抗和吸收阻抗來調(diào)整阻抗匹配網(wǎng)絡。特別是，調(diào)整作為阻抗匹配網(wǎng)絡的一部分的可變電容元件。可變電容元件包括多個晶體管，其中晶體管的關斷電容Ctjff的組合提供了可變電容元件的總電容。
[0174]圖41示出了天線電路4100的示意性框圖，其包括如上所述的阻抗匹配網(wǎng)絡4110。天線電路可以是移動通信裝置的一部分，移動通信裝置例如是移動電話、智能電話、平板電腦以及USB無線調(diào)制解調(diào)器、基站收發(fā)器、無線接入點(WLAN、WiFi等)、無線路由器以及其他類似產(chǎn)品。
[0175]天線電路4100包括天線4190和信號端子4102，其被配置為中繼從發(fā)射器4101接收到的信號。信號端子4102從發(fā)射器接收信號，并且在天線電路4100內(nèi)將其轉發(fā)或分發(fā)至天線電路的另外的元件。代替發(fā)射器4101，天線電路可以被連接至接收器(圖41中沒有示出)，在這種情況下，信號端子4102將被配置為轉發(fā)信號至接收器以用于進一步處理。又一個選項是將天線電路4100連接至收發(fā)器。
[0176]天線電路4100進一步包括將天線4190和信號端子4102進行互連的阻抗匹配網(wǎng)絡4110。如上所解釋的，阻抗匹配網(wǎng)絡包括在分流支路中的可變電感元件。除了阻抗匹配網(wǎng)絡4110，天線電路可進一步包括可選元件4150和/或4160，其被互連在信號端子4102和阻抗匹配網(wǎng)絡之間和/或互連在阻抗匹配網(wǎng)絡4110和天線4190之間。這些附加元件4150,4160可以是，例如天線開關、諧波濾波器和/或功率放大器。
[0177]盡管一些方面已經(jīng)在裝置的情境中被描述，但是清楚的是，這些方面也表示了對應方法的描述，其中模塊或裝置對應于方法步驟或方法步驟的特征。類似地，在方法步驟的情境中所描述的方面也表示對應塊或項或對應設備的特征?？梢酝ㄟ^(或使用)硬件設備，例如，微處理器、可編程計算機或電子電路，來執(zhí)行方法步驟中的一些或所有。在一些實施例中，最重要的方法步驟中的某個或某些可以由這樣的裝置來執(zhí)行。
[0178]在上文的詳細描述中，可以看到的是，出于使本公開流線化的目的，各種特征在實施例中被聚合在一起。公開的此方法不被理解為反映了這樣的意圖，即所要求保護的實施例需要比在每個權利要求中明確記載的更多的特征。而是，如以下權利要求所反映的，發(fā)明主題可以在于少于單個公開的實施例的所有特征。因而，以下權利要求據(jù)此被結合到詳細描述中，其中每個權利要求可以自立為單獨的實施例。雖然每個權利要求可以自立為單獨的實施例，但要注意的是，盡管從屬權利要求可以在權利要求中引用與一個或多個其他權利要求的具體組合，其他實施例也可以包括從屬權利要求與其他從屬權利要求的主題的組合，或每個特征與其他從屬或獨立權利要求的組合。這種組合在此被提出，除非指出具體組合不是預期的。此外，意在也將權利要求的特征包括到其他獨立權利要求，即使該權利要求并不直接從屬于該獨立權利要求。
[0179]要進一步注意的是，說明書中或權利要求中所公開的方法可以通過具有用于執(zhí)行這些方法的每個相應步驟的手段的裝置來實現(xiàn)。
[0180]進一步，在一些實施例中，單個步驟可以包括或可以被分解成多個子步驟。這些子步驟可以被包括在該單個步驟的公開中或是其一部分，除非明確排除在外。[0181] 以上所描述的實施例僅對于本發(fā)明的原理是說明性的。要理解的是，對此處所描述的布置和細節(jié)的修改和變形，將對于本領域技術人員來說是顯而易見的。因此，意在只被所附專利權利要求的范圍所限定，并且不被以本文的實施例的描述和解釋的方式所呈現(xiàn)的具體細節(jié)所限定。
【權利要求】
1.一種阻抗匹配網(wǎng)絡，包括: 第一信號端子、第二信號端子以及參考電位端子； 在所述第一信號端子與所述參考電位端子之間的第一分流支路，所述第一分流支路包括可變電感元件和第一電容元件； 在所述第二信號端子與所述參考電位端子之間的第二分流支路，并且所述第二分流支路包括第二電容元件；以及 在所述第一信號端子和第二信號端子之間的串聯(lián)支路，所述串聯(lián)支路包括第三電容元件。
2.根據(jù)權利要求1所述的阻抗匹配網(wǎng)絡，其中所述可變電感元件包括第一電感部分、第二電感部分、以及開關元件，所述開關元件被配置為選擇性連接在位于所述第一信號端子和所述參考電位端子之間的所述第一電感部分和所述第二電感部分中的至少一個處。
3.根據(jù)權利要求1所述的阻抗匹配網(wǎng)絡，其中所述可變電感元件包括至少兩個并聯(lián)支路，每個并聯(lián)支路包括電感部分，以及其中至少一個并聯(lián)支路進一步包括與對應的電感部分串聯(lián)連接的開關元件。
4.根據(jù)權利要求1所述的阻抗匹配網(wǎng)絡，其中所述可變電感元件包括至少兩個電感部分的串聯(lián)連接和開關元件，所述開關元件與至少兩個電感部分的可旁路電感部分并聯(lián)連接，所述開關元件被配置為選擇性地旁路所述可旁路電感部分。
5.根據(jù)權利要求1所述的阻抗匹配網(wǎng)絡，其中所述可變電感元件是集成電路或集成電路的一部分。
6.根據(jù)權利要求1所述的阻`抗匹配網(wǎng)絡，其中所述第二分流支路包括第二可變電感元件。
7.根據(jù)權利要求1所述的阻抗匹配網(wǎng)絡，其中所述第一電容元件、所述第二電容元以及所述第三電容元件中的至少一個是可變電容元件。
8.根據(jù)權利要求7所述的阻抗匹配網(wǎng)絡，其中所述可變電容元件包括至少兩個并聯(lián)支路，每個并聯(lián)支路包括開關元件，以及其中至少一個并聯(lián)支路進一步包括與對應的開關元件串聯(lián)連接的電容器。
9.根據(jù)權利要求8所述的阻抗匹配網(wǎng)絡，其中至少兩個并聯(lián)支路可以包括具有不同電容的電容器。
10.根據(jù)權利要求8所述的阻抗匹配網(wǎng)絡，其中在至少兩個并聯(lián)支路內(nèi)的所述開關元件被實現(xiàn)為多個晶體管的串聯(lián)連接。
11.根據(jù)權利要求10所述的阻抗匹配網(wǎng)絡，其中在并聯(lián)支路中的至少兩個中，串聯(lián)連接的晶體管的數(shù)量不同。
12.根據(jù)權利要求7所述的阻抗匹配網(wǎng)絡，其中所述可變電容元件包括晶體管，其中所述晶體管的關斷電容Ctjff用作所述可變電容元件的高電容值，以及其中當所述晶體管處于導通狀態(tài)時所述可變電容元件具有低電容值。
13.根據(jù)權利要求7所述的阻抗匹配網(wǎng)絡，其中所述可變電容元件包括多個晶體管，其中所述晶體管的關斷電容Ctjff用來提供所述可變電容元件的不同電容值，作為用于多個晶體管的多個獨立控制信號的函數(shù)。
14.根據(jù)權利要求13所述的阻抗匹配網(wǎng)絡，其中所述多個晶體管中的至少兩個晶體管具有不同的尺寸。
15.根據(jù)權利要求1所述的阻抗匹配網(wǎng)絡，其中所述第三電容元件是片上電容、金屬-絕緣體-金屬電容器以及表面安裝裝置之一。
16.根據(jù)權利要求1所述的阻抗匹配網(wǎng)絡，其中所述串聯(lián)支路在所述阻抗匹配網(wǎng)絡的操作頻率范圍上具有至少30的品質(zhì)因數(shù)。
17.一種阻抗匹配網(wǎng)絡，包括: 可變電容元件，所述可變電容元件包括多個晶體管，其中所述晶體管的關斷電容Ctjff的組合提供了所述可變電容元件的總電容，作為至少兩個獨立晶體管控制信號的函數(shù)。
18.根據(jù)權利要求17所述的阻抗匹配網(wǎng)絡，其中所述多個晶體管被串聯(lián)連接。
19.根據(jù)權利要求17所述的阻抗匹配網(wǎng)絡，其中所述多個晶體管中的至少兩個晶體管具有不同的尺寸。
20.根據(jù)權利要求17所述的阻抗匹配網(wǎng)絡，進一步包括 在第一信號端子與參考電位端子之間的第一分流支路； 在第二信號端子與所述參 考電位端子之間的第二分流支路； 在所述第一信號端子和所述第二信號端子之間的串聯(lián)支路； 其中所述第一分流支路、所述第二分流支路和所述串聯(lián)支路中的一個包括所述可變電容元件。
21.根據(jù)權利要求20所述的阻抗匹配網(wǎng)絡， 其中，所述第一分流支路和所述第二分流支路中的一個包括可變電感元件；以及 其中，所述串聯(lián)支路包括電容元件。
22.—種天線電路，包括: 天線； 信號端子，被配置為向接收器或從發(fā)射器中繼信號；以及 阻抗匹配網(wǎng)絡，其將所述天線與所述信號端子互連，并且包括分流支路內(nèi)的可變電感元件。
23.一種用于匹配阻抗的方法，所述方法包括: 確定或估計信號源的源阻抗； 確定或估計信號吸收器的吸收阻抗；以及 基于所述源阻抗和所述吸收阻抗，通過調(diào)整在阻抗匹配網(wǎng)絡的分流支路內(nèi)的可變電感元件，來調(diào)整所述阻抗匹配網(wǎng)絡。
24.根據(jù)權利要求23所述的方法，其中調(diào)整所述可變電感元件包括接通或關斷至少一個晶體管，其導致所述可變電感元件的對應電感部分被連接或不被連接至所述阻抗匹配網(wǎng)絡的信號路徑。
25.根據(jù)權利要求23所述的方法，其中調(diào)整所述阻抗匹配網(wǎng)絡進一步包括調(diào)整所述阻抗匹配網(wǎng)絡的串聯(lián)支路內(nèi)的可變電容元件。
26.一種用于匹配阻抗的方法，所述方法包括: 確定或估計信號源的源阻抗； 確定或估計信號吸收器的吸收阻抗；以及 基于所述源阻抗和吸收阻抗，通過調(diào)整可變電感元件來調(diào)整阻抗匹配網(wǎng)絡，所述可變電感元件是所述阻抗匹配網(wǎng)絡的一部分，所述可變電感元件包括多個晶體管，其中所述晶體管的關斷電容C tjff的組合提供了所述可變電容元件的總電容。
【文檔編號】H03H11/28GK103731120SQ201310613023
【公開日】2014年4月16日 申請日期:2013年10月11日 優(yōu)先權日:2012年10月12日
【發(fā)明者】W·巴卡爾斯基, A·托馬斯 申請人:英飛凌科技股份有限公司