一種集成于電力電子芯片內(nèi)的時鐘發(fā)生器的制造方法
【專利摘要】本發(fā)明時鐘信號發(fā)生器以電網(wǎng)頻率作為參考基準，通過信號同步模采集電網(wǎng)的電壓信號或電流信號，并經(jīng)過一系列轉(zhuǎn)換處理，形成基準脈沖，頻率誤差檢測與補償電路根據(jù)基準脈沖與時鐘信號的頻率關(guān)系對時鐘信號的頻率進行修調(diào)，使時鐘發(fā)生器輸出的時鐘信號頻率調(diào)整到目標頻率。該時鐘發(fā)生器有利于提高電力電子芯片的時鐘精度、降低工藝離散性，解決了電力電子領(lǐng)域集成電路片上集成時鐘輸出頻率離散的問題，提高了電力電子芯片參數(shù)的一致性，且引入的額外硬件開銷較小，結(jié)構(gòu)簡單，容易實現(xiàn)，有利于降低電力電子芯片制造成本。
【專利說明】一種集成于電力電子芯片內(nèi)的時鐘發(fā)生器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種集成于電力電子芯片內(nèi)的時鐘發(fā)生器?！颈尘凹夹g(shù)】
[0002]精確時鐘源已經(jīng)成為如今大多數(shù)電子電路(基本所有數(shù)字電路和某些模擬電路，如開關(guān)電容電路)不可或缺的一部分，在電力電子領(lǐng)域中也不例外，在涉及到諸如移相、延時等操作時，時鐘電路的準確度、集成度和可靠性越來越受到工業(yè)界和學術(shù)界的廣泛關(guān)注。
[0003]在電力電子領(lǐng)域中，一般有兩種方法獲得精確的時鐘源，一種是現(xiàn)在廣泛應用的晶體或陶瓷振蕩器，實踐已經(jīng)證明這類振蕩器具有極高的準確度和穩(wěn)定性，但是由于它們以機械方式工作，因而容易磨損，在物理沖擊下可能造成實際輸出頻率與設(shè)定頻率(即目標頻率)存在一定的誤差，另外，在尺寸受限的設(shè)計領(lǐng)域中，晶體或陶瓷振蕩器較大的封裝尺寸也給設(shè)計帶來了挑戰(zhàn)。另外一種實現(xiàn)方案是使用鎖相環(huán)對輸入電網(wǎng)頻率信號進行同步，在芯片內(nèi)部對電網(wǎng)頻率信號進行倍頻，使得芯片內(nèi)部工作時鐘鎖定在電網(wǎng)頻率，這種方法的缺陷是電路規(guī)模較大，復雜度較高，這使得應用的成本較高，穩(wěn)定性和可靠性下降。
[0004]一種比較好的可替代方案是采用片上集成振蕩器(指能夠集成于芯片內(nèi)的振蕩器)，可以片上集成的振蕩器有LC振蕩器、RC振蕩器和環(huán)形振蕩器等。這類集成振蕩器的實現(xiàn)方式簡單，在標準CMOS工藝下很容易實現(xiàn)，因而避免了片外元器件的使用，這使得它們具有較高的集成度和可靠性。但是由于標準CMOS工藝提供的元器件(電阻和電容等)參數(shù)的工藝離散都比較大，導致了片上振蕩器輸出頻率離散較大，例如在典型CMOS工藝下RC振蕩器輸出頻率離散，甚至可以達到25%(即多個芯片中最大輸出頻率和最小輸出頻率均與目標頻率相差25%)。針對制造工藝離散帶來的成品率下降問題，工業(yè)界廣泛采用的手段是修調(diào)技術(shù)，其中激光修調(diào)法和熔絲修調(diào)法是兩種主要的修調(diào)方法。由于兩種方法都需要在芯片封裝之前加入一道額外的修調(diào)工序，這無疑會增加芯片的制造成本和時間成本。
[0005]針對已有修調(diào)技術(shù)存在的上述缺點，目前已有研究開始著力于從集成電路設(shè)計層面解決片上集成振蕩器輸出頻率離散問題，如文獻Y.Tokunaga et al.，“An on-chipCMOS relaxation oscillator with voltage averaging feedback,，’IEEE Journal ofSolid-State Circuits, vol.45，n0.6，pp.1150-1158，2010.利用電壓反饋的方式實現(xiàn)了一種抗工藝離散的CMOS張弛振蕩器的設(shè)計，文獻F.Sebastianoj L.Breemsj K.Makinwaj S.Dragoj D.Leenaertsj andB.Nautaj 66k low-voltage mobility-based frequency referenceforcrystal-less ULP radios，，，IEEE J.Solid-State Circuits, vol.44, n0.7, pp.2002 -2009，Jul.2009.給出了一種基于迀移率的片上集成振蕩器的設(shè)計，然而上述方法也僅在一定程度上降低了片上振蕩器的輸出頻率離散，例如基于迀移率的設(shè)計在不修調(diào)的情況下輸出頻率尚散仍達到了 ±6%。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有的電力電子應用領(lǐng)域芯片片內(nèi)集成振蕩器輸出頻率隨制造工藝漲落離散較大的問題，本發(fā)明提供了一種電力電子芯片集成時鐘發(fā)生器，該電力電子芯片集成時鐘發(fā)生器時鐘精度高、離散性低。
[0007]—種集成于電力電子芯片內(nèi)的時鐘發(fā)生器,包括:
[0008]信號同步模塊，用于采集電網(wǎng)頻率，并產(chǎn)生基準脈沖；
[0009]待修調(diào)振蕩單元，用于產(chǎn)生并輸出時鐘信號；
[0010]頻率誤差檢測與補償電路，用于根據(jù)基準脈沖和時鐘信號的頻率向待修調(diào)振蕩單元發(fā)出相應的修調(diào)信號，控制待修調(diào)振蕩單元對輸出時鐘信號進行頻率修調(diào)。
[0011]各國電力行業(yè)都對電力系統(tǒng)供電頻率的允許偏差進行了限定，即使在電力系統(tǒng)非正常狀況下，供電頻率允許偏差也較小。因此以電網(wǎng)頻率為時鐘基準進行頻率修調(diào)得到的時鐘頻率理論上可以達到較高的精度，這足以滿足大多數(shù)應用對工作時鐘頻率準確度的要求。
[0012]如我國電力工業(yè)部1996發(fā)布施行的《供電營業(yè)規(guī)則》第五十三條規(guī)定，在電力系統(tǒng)正常狀況下，供電頻率的允許偏差為:
[0013](a)電網(wǎng)裝機容量在300萬千瓦及以上的，為±0.2赫茲；
[0014](b)電網(wǎng)裝機容量在300萬千瓦以下的，為±0.5赫茲。
[0015]在電力系統(tǒng)非正常狀況下,供電頻率允許偏差不應超過±1赫茲。
[0016]從該規(guī)定可以得到，在正常狀況下，電網(wǎng)頻率的最大離散為±1%。因此以電網(wǎng)頻率為時鐘基準進行頻率修調(diào)能得到的時鐘頻率理論上可以達到±1%的精度，這足以滿足大多數(shù)應用對工作時鐘頻率準確度的要求。
[0017]本發(fā)明中通過信號同步模塊采集電網(wǎng)的電壓信號或電流信號，并經(jīng)過一系列轉(zhuǎn)換處理，將采集得到的正弦波信號(電網(wǎng)的電壓信號和電流信號均為正弦波信號)轉(zhuǎn)化方波信號作為基準脈沖，該方波信號的幅值取決于電力電子芯片的工作電壓。由于電網(wǎng)電壓一般較大，超過電力電子芯片的承受能力，因此一般采集電壓信號之前，需根據(jù)電力電子芯片的工作電壓設(shè)置降壓模塊，將電網(wǎng)電壓降低至適應電力電子芯片工作電壓之內(nèi)。該基準脈沖的頻率與電網(wǎng)頻率相同，不同國家的電網(wǎng)頻率會有所不同，在我國該頻率為50Hz。
[0018]本發(fā)明的集成于電力電子芯片內(nèi)的時鐘發(fā)生器，以電網(wǎng)頻率作為基準頻率(即作為基準脈沖)，頻率誤差檢測與補償電路根據(jù)基準脈沖與時鐘信號的頻率關(guān)系對時鐘信號的頻率進行修調(diào)，使時鐘發(fā)生器能夠穩(wěn)定產(chǎn)生并輸出一定頻率的時鐘信號，保證待修調(diào)振蕩器輸出的時鐘信號頻率與電網(wǎng)頻率存在一個固定的線性關(guān)系。
[0019]所述的待修調(diào)振蕩單元包括:
[0020]待修調(diào)振蕩器，用于產(chǎn)生輸出脈沖；
[0021]基本偏置電流級，用于為待修調(diào)振蕩器提供基本偏置電流；
[0022]偏置電流陣列，用于根據(jù)所述的修調(diào)信號調(diào)整待修調(diào)振蕩器的偏置電流，所述的偏置電流陣列包括N條可控偏置電流支路；
[0023]所述的可控偏置電流支路設(shè)有控制開關(guān)，根據(jù)接收到的修調(diào)信號關(guān)閉或開啟相應可控偏置電流支路。
[0024]所述的待修調(diào)振蕩器為輸出頻率受到偏置電流控制的片上振蕩器。
[0025]通過改變待修調(diào)振蕩器的總的偏置電流(基本偏置電流級提供的基本偏置電流和偏置電路陣列提供的偏置電流的總和)從而改變待修調(diào)振蕩器的輸出頻率。通過基本偏置電流級為待修調(diào)振蕩器提供基本偏置電流，保證待修調(diào)振蕩器有一個基本的振蕩頻率，通過偏置電流陣列對待修調(diào)振蕩器進行頻率修調(diào)使頻率與目標頻率一致。可控偏置電流支路數(shù)根據(jù)工藝偏差影響的大小(即所需要的修調(diào)范圍)進行設(shè)定。
[0026]所述的頻率誤差檢測與補償電路包括:
[0027]計數(shù)器，用于對一個或多個基準脈沖周期內(nèi)的時鐘信號周期數(shù)進行計數(shù)；
[0028]修調(diào)信號輸出模塊，用于根據(jù)計數(shù)器的計數(shù)結(jié)果向所述的控制開關(guān)發(fā)送相應的修調(diào)信號；
[0029]延時模塊，用于延時計數(shù)器的計數(shù)開始時間。
[0030]計數(shù)器對基準脈沖的一個或多個周期內(nèi)輸出的時鐘信號周期數(shù)進行計數(shù)獲取輸出信號頻率與目標頻率的差值，即用待修調(diào)振蕩器輸出信號的頻率對該基準脈沖一個或多個周期進行計數(shù)完成對頻率誤差的檢測，修調(diào)信號輸出模塊根據(jù)頻率誤差通過數(shù)字邏輯處理形成修調(diào)信號，并通過控制開關(guān)完成頻率修調(diào)。由于芯片(電力電子芯片)上電穩(wěn)定后，待修調(diào)振蕩器輸出信號的頻率才能穩(wěn)定，為保證修調(diào)結(jié)果的準確性，設(shè)置延時模塊，使計數(shù)器上電后延時一定時間后才開始計數(shù)。
[0031]所述的延時模塊與計數(shù)器的使能端相連，當?shù)竭_設(shè)定的延時時間后，延時模塊向計數(shù)器發(fā)送使能信號，控制計數(shù)器開始計數(shù)。
[0032]所述的延時時間根據(jù)實際需要設(shè)定，一般需要考慮芯片從上電到電源電壓穩(wěn)定所需要的時間，一般為ms級。
[0033]所述的時鐘發(fā)生器還包括上電復位模塊，用于在電力電子芯片上電時使所述的待修調(diào)振蕩單元和所述的頻率誤差檢測與補償電路復位。
[0034]為保證每次能夠順利而準確地對輸出的時鐘信號進行頻率修調(diào)，通過設(shè)置上電復位模塊，每次重新上電后對延時模塊復位，延時模塊復位后使計數(shù)器清零，且修調(diào)信號輸出模塊受控于計數(shù)器的工作狀態(tài)，計數(shù)器清零，修調(diào)信號輸出模塊也相應完成初始化，進一步，即完成對偏置電流陣列的初始化，從而對整個時鐘信號發(fā)生器進行復位。
[0035]所述的計數(shù)器是由M位D觸發(fā)器構(gòu)成的異步加法計數(shù)器。
[0036]觸發(fā)器的位數(shù)的選擇取決于所需要的修調(diào)精度和修調(diào)范圍。采用D觸發(fā)器實現(xiàn)，電路結(jié)構(gòu)簡單，易于實現(xiàn)，且成本低。
[0037]所述的修調(diào)信號為N位二進制數(shù)字信號。修調(diào)信號的位數(shù)與可控偏置電流陣列中可控偏置電流支路的支路數(shù)相同，每位修調(diào)信號控制一條可控偏置電流支路，通過N位二進制數(shù)字信號分別控制待修調(diào)振蕩單元中N條可控偏置電流支路的通斷。
[0038]所述的N條可控偏置電流支路提供的偏置電流值呈階梯變化。
[0039]該階梯變化的梯度根據(jù)片上振蕩器中的張弛振蕩器的輸出頻率所要求的修調(diào)精度進行設(shè)定，通過偏置電流的階梯變化使每條可控偏置電流支路導通時對應的頻率增加量呈階梯變化，簡化頻率修調(diào)過程。
[0040]本發(fā)明提供了一種集成于電力電子芯片內(nèi)的時鐘發(fā)生器，以電網(wǎng)頻率作為基準脈沖的頻率對待修調(diào)振蕩器輸出的時鐘信號進行頻率修調(diào)，使時鐘發(fā)生器產(chǎn)生的時鐘信號的頻率穩(wěn)定為目標頻率。該時鐘發(fā)生器有利于提高電力電子芯片的時鐘精度、降低工藝離散性，解決了電力電子領(lǐng)域集成電路片上集成時鐘輸出頻率離散的問題，提高了電力電子芯片參數(shù)的一致性。且引入的額外硬件開銷較小，結(jié)構(gòu)簡單，容易實現(xiàn)，有利于降低電力電子芯片制造成本。
【專利附圖】

【附圖說明】
[0041]圖1是本發(fā)明集成于電力電子芯片內(nèi)的時鐘發(fā)生器的結(jié)構(gòu)框圖；
[0042]圖2為本實施例中張弛振蕩器的電路原理圖；
[0043]圖3為本實施例中環(huán)形振蕩器的電路原理圖。
【具體實施方式】
[0044]下面結(jié)合具體實施例對本發(fā)明提高電力電子芯片時鐘精度、降低離散性的片上自修調(diào)方法作進一步詳細描述。
[0045]實施I
[0046]—種集成于電力電子芯片內(nèi)的時鐘發(fā)生器，如圖1所示，包括:
[0047]信號同步模塊，用于采集電網(wǎng)頻率，并產(chǎn)生基準脈沖CLKMf，本實施例中其頻率為50Hz ；
[0048]待修調(diào)振蕩單元，用于產(chǎn)生并輸出時鐘信號CLK ；
[0049]頻率誤差檢測與補償電路，用于根據(jù)基準脈沖CLKMf和時鐘信號CLK的頻率向待修調(diào)振蕩單元發(fā)出相應的修調(diào)信號，控制待修調(diào)振蕩單元對輸出時鐘信號CLK進行頻率修調(diào)；
[0050]上電復位模塊，用于在電力電子芯片上電時使所述的待修調(diào)振蕩單元和所述的頻率誤差檢測與補償電路復位。
[0051]如圖2所示,待修調(diào)振蕩單元包括:
[0052]待修調(diào)振蕩器，用于產(chǎn)生輸出脈沖CLK，本實施例中該待修調(diào)振蕩器為張弛振蕩器，其輸入端Vbias為額外的偏置電路，用于提供偏置電壓，本實施例中芯片的電源電壓為5V，偏置電壓的幅值為3V ；
[0053]基本偏置電流級，用于為待修調(diào)振蕩器提供基本偏置電流，其提供的偏置電流為
I。，用于使待修調(diào)振蕩器輸出的時鐘信號的頻率€=1800*& (f0=50Hz)；
[0054]偏置電流陣列，用于根據(jù)修調(diào)信號調(diào)整待修調(diào)振蕩器的偏置電流，所述的偏置電流陣列包括N條可控偏置電流支路，本實施例中N=4 ；
[0055]可控偏置電流支路設(shè)有控制開關(guān)，根據(jù)接收到的修調(diào)信號關(guān)閉或開啟相應可控偏置電流支路，4條可控偏置電流支路的輸出電流值呈階梯變化，各可控偏置電流支路可提供的電流值為2nX，X為頻率相對修調(diào)前提高1/100對應的偏置電流增量，通常X。10/100,相應各可控偏置電流支路導通時，待修調(diào)振蕩器輸出的時鐘信號的頻率相對修調(diào)前提高2n/100。本實施例中控制開關(guān)為由PMOS晶體管構(gòu)成的開關(guān)電路。
[0056]頻率誤差檢測與補償電路包括:
[0057]計數(shù)器，用于對一個或多個基準脈沖周期內(nèi)的時鐘信號進行計數(shù)，本實施例中計數(shù)器為11位D觸發(fā)器構(gòu)成的異步加法計數(shù)器；
[0058]延時模塊，用于延時計數(shù)器的計數(shù)開始時間，本實施例中延時時間為60ms，延時模塊以基準脈沖CLKMf為標準時鐘信號；
[0059]修調(diào)信號輸出模塊，用于根據(jù)計數(shù)器的計數(shù)結(jié)果向所述的控制開關(guān)發(fā)送相應的修調(diào)信號。
[0060]本實施例中修調(diào)信號為4位二進制數(shù)字信號，用Cal [0:3]表示，Cal [η] (n=0..3)分別控制相應的可控電流支路的關(guān)閉或開啟。
[0061]當Cal[n]=0時，其對應的可控電流支路的導通(開啟)，相應的待修調(diào)振蕩器輸出的時鐘信號的頻率相對修調(diào)前提高27100。
[0062]本實施例中基準脈沖CLKref的頻率為電網(wǎng)頻率fo (50Hz),時鐘信號發(fā)生器輸出的時鐘信號CLK的目標頻率為f=2000*&，假設(shè)一次制造中集成電路制造工藝漲落造成某塊芯片實際輸出時鐘信號頻率f=1800*f。。
[0063]本實施例的時鐘信號發(fā)生器的頻率修調(diào)過程如下:
[0064]初始化:芯片上電后，上電復位模塊使時鐘信號發(fā)生器初始化，延時模塊和計數(shù)器清零，對修調(diào)輸出信號置“1”，即:Cal[0:3]=llll，關(guān)閉待修調(diào)振蕩器中偏置電流陣列中所有支路；
[0065]計數(shù):芯片上電初始化后，經(jīng)三個電網(wǎng)周期的延時使能計數(shù)器，計數(shù)器開始計數(shù)，用待修調(diào)振蕩器輸出時鐘信號對電網(wǎng)一個周期進行計數(shù)，一個電網(wǎng)周期后，計數(shù)停止。
[0066]本實施例中保存在計數(shù)器中的計數(shù)結(jié)果為1800 ；
[0067]修調(diào)信號賦值:頻率輸出單元根據(jù)計數(shù)結(jié)果通過邏輯電路獲得需要的修調(diào)量，產(chǎn)生修調(diào)信號Cal [0:3],本例中修調(diào)量為(2000-1800)/1800 ^ 11/100，對修調(diào)信號Cal [0:3]賦值，使Cal [0:3] =0100，開啟偏置電流陣列中Cal [O]、Cal [I]和Cal [3]對應的可控偏置電流支路，使片上振蕩器的輸出頻率增加11/100，使輸出的時鐘信號的穩(wěn)定為目標頻率2000*&，進而完成對片上振蕩器輸出頻率修調(diào)。
[0068]修調(diào)完成后，待修調(diào)振蕩單元的偏置電流陣列的工作狀態(tài)維持不變，從而使輸出時鐘信號的頻率保持不變，直到斷電后再次上電時芯片初始化重新修調(diào)。
[0069]實施2
[0070]本實施例的時鐘信號發(fā)生器與實施例1中相同，所不同的是待修調(diào)振蕩單元中的待修調(diào)振蕩器為帶有尾電流控制的環(huán)形振蕩器結(jié)構(gòu)，如圖3所示。
[0071]以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種集成于電力電子芯片內(nèi)的時鐘發(fā)生器，其特征在于，包括: 信號同步模塊，用于采集電網(wǎng)頻率，并產(chǎn)生基準脈沖； 待修調(diào)振蕩單元，用于產(chǎn)生并輸出時鐘信號； 頻率誤差檢測與補償電路，用于根據(jù)基準脈沖和時鐘信號的頻率向待修調(diào)振蕩單元發(fā)出相應的修調(diào)信號，控制待修調(diào)振蕩單元對輸出時鐘信號進行頻率修調(diào)。
2.如權(quán)利要求1所述的集成于電力電子芯片內(nèi)的時鐘發(fā)生器，其特征在于，所述的待修調(diào)振蕩單元包括: 待修調(diào)振蕩器，用于產(chǎn)生輸出脈沖； 基本偏置電流級，用于為待修調(diào)振蕩器提供基本偏置電流； 偏置電流陣列，用于根據(jù)所述的修調(diào)信號調(diào)整待修調(diào)振蕩器的偏置電流，所述的偏置電流陣列包括N條可控偏置電流支路； 所述的可控偏置電流支路設(shè)有控制開關(guān)，根據(jù)接收到的修調(diào)信號關(guān)閉或開啟相應可控偏置電流支路。
3.如權(quán)利要求2所述的集成于電力電子芯片內(nèi)的時鐘發(fā)生器，其特征在于，所述的頻率誤差檢測與補償電路包括: 計數(shù)器，用于對一個或多個基準脈沖周期內(nèi)的時鐘信號周期數(shù)進行計數(shù)； 延時模塊，用于延時計數(shù)器的計數(shù)開始時間； 修調(diào)信號輸出模塊，用于根據(jù)計數(shù)器計數(shù)結(jié)果向所述的控制開關(guān)發(fā)送相應的修調(diào)信號。
4.如權(quán)利要求3所述的集成于電力電子芯片內(nèi)的時鐘發(fā)生器，其特征在于，所述的時鐘發(fā)生器還包括上電復位模塊，用于在電力電子芯片上電時使所述的待修調(diào)振蕩單元和所述的頻率誤差檢測與補償電路復位。
5.如權(quán)利要求4所述的集成于電力電子芯片內(nèi)的時鐘發(fā)生器，其特征在于，所述的計數(shù)器是由M位D觸發(fā)器構(gòu)成的異步加法計數(shù)器。
6.如權(quán)利要求5所述的集成于電力電子芯片內(nèi)的時鐘發(fā)生器，其特征在于，所述的修調(diào)信號為N位二進制數(shù)字信號。
7.如權(quán)利要求6所述的集成于電力電子芯片內(nèi)的時鐘發(fā)生器，其特征在于，所述的N條可控偏置電流支路提供的偏置電流值呈階梯變化。
8.如權(quán)利要求7所述的集成于電力電子芯片內(nèi)的時鐘發(fā)生器，其特征在于，所述的待修調(diào)振蕩器為輸出頻率受到偏置電流控制的片上振蕩器。
【文檔編號】H03K5/13GK103701437SQ201310670253
【公開日】2014年4月2日 申請日期:2013年12月10日 優(yōu)先權(quán)日:2013年12月10日
【發(fā)明者】韓雁, 孫俊, 劉曉鵬, 曹天霖 申請人:浙江大學