一種用于d類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，該用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路包括前端處理電路和互鎖結(jié)構(gòu)電路，所述前端處理電路的反向器INV3的輸出端ZN連接到互鎖結(jié)構(gòu)電路的NMOS晶體管M3的柵極；前端處理電路的反向器INV6的輸出端ZN連接到互鎖結(jié)構(gòu)電路的PMOS晶體管M4的柵極。通過(guò)上述方式，本發(fā)明采用互鎖結(jié)構(gòu)的電路產(chǎn)生死區(qū)時(shí)間，結(jié)構(gòu)簡(jiǎn)單；設(shè)置死區(qū)瞬態(tài)時(shí)間功率管驅(qū)動(dòng)信號(hào)電壓在閾值電壓左右，能夠減小THD、降低功耗提高效率。
【專利說(shuō)明】—種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模擬集成電路設(shè)計(jì)領(lǐng)域，特別是涉及一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路。
【背景技術(shù)】
[0002]在音頻功率放大器的設(shè)計(jì)中，THD (總諧波失真)直接決定了放大器輸出音質(zhì)的好壞，是極其重要的一個(gè)參數(shù)。而D類音頻功放輸出級(jí)電路采用的是開(kāi)關(guān)模式，功率管的開(kāi)啟時(shí)間和關(guān)斷時(shí)間產(chǎn)生THD。另外，為了防止輸出級(jí)PMOS管和NMOS管同時(shí)導(dǎo)通而設(shè)置的死區(qū)時(shí)間也會(huì)導(dǎo)致THD。當(dāng)上下兩個(gè)功率晶體管同時(shí)導(dǎo)通時(shí)，電源與地之間將會(huì)形成由MOS管組成的低電阻通路，在輸出級(jí)產(chǎn)生很大的電流。這樣不僅會(huì)降低放大器的工作效率，同時(shí)造成了功率器件的損壞。為了避免這些現(xiàn)象的產(chǎn)生，通常會(huì)設(shè)置死區(qū)時(shí)間。死區(qū)時(shí)間是指在輸出級(jí)功率管上進(jìn)行電平轉(zhuǎn)換時(shí)，首先將上下兩個(gè)輸出級(jí)功率管同時(shí)關(guān)斷，再通過(guò)電路控制將其中一個(gè)功率管先打開(kāi)，這樣就會(huì)避免同時(shí)導(dǎo)通的現(xiàn)象，這里同時(shí)關(guān)斷的時(shí)間就是死區(qū)時(shí)間。一般情況下，幾十納秒的死區(qū)時(shí)間造成的THD就會(huì)大于1%，并且隨著死區(qū)時(shí)間的增加THD會(huì)迅速增大。因此，為了改善THD，不能將死區(qū)時(shí)間設(shè)置的太大，但如果死區(qū)時(shí)間太小會(huì)在功率級(jí)PMOS管和NMOS管切換時(shí)產(chǎn)生的電流脈沖迅速增大，從而增大功耗降低效率，更有甚者會(huì)導(dǎo)致芯片被燒毀。

【發(fā)明內(nèi)容】

[0003]本發(fā)明主要解決的技術(shù)問(wèn)題是提供一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，采用互鎖結(jié)構(gòu)的電路產(chǎn)生死區(qū)時(shí)間，結(jié)構(gòu)簡(jiǎn)單；設(shè)置死區(qū)瞬態(tài)時(shí)間功率管驅(qū)動(dòng)信號(hào)電壓在閾值電壓左右，能夠減小THD、降低功耗提高效率。
[0004]為解決上述技術(shù)問(wèn)題，本發(fā)明采用的一個(gè)技術(shù)方案是:提供一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，該用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路包括前端處理電路和互鎖結(jié)構(gòu)電路，所述前端處理電路的反向器INV3的輸出端ZN連接到互鎖結(jié)構(gòu)電路的NMOS晶體管M3的柵極；前端處理電路的反向器INV6的輸出端ZN連接到互鎖結(jié)構(gòu)電路的PMOS晶體管M4的柵極；
優(yōu)選的是，所述前端處理電路還包括反向器INV1、與非門(mén)NAND1、與非門(mén)NAND2、反向器INV2、反向器INV4、反向器INV5、電容CO和電容Cl，所述反向器INVl的輸入端A連接到PWM輸入點(diǎn)和與非門(mén)NAND2的輸入端B，反向器INVl的輸出端ZN連接到與非門(mén)NANDl的輸入端A，與非門(mén)NANDl的輸入端B和與非門(mén)NAND2的輸入端A均連接到輸入點(diǎn)CTL，與非門(mén)NANDl的輸出端YN連接到反向器INV2的輸入點(diǎn)A，反向器INV2的輸出入點(diǎn)ZN連接到電容CO的下極板和反向器INV3的輸入點(diǎn)A，電容CO的上極板連接到vdd，反向器INV3的輸出入點(diǎn)ZN連接到電容Cl的上極板，電容Cl的下極板連接到gnd ;所述與非門(mén)NAND2的輸出點(diǎn)YN連接到反向器INV4的輸入點(diǎn)A，反向器INV4的輸出入點(diǎn)ZN連接到反向器INV5的輸入點(diǎn)A，反向器INV5的輸出入點(diǎn)ZN連接到反向器INV6的輸入點(diǎn)A ； 優(yōu)選的是，所述互鎖結(jié)構(gòu)電路還包括反向器INV7、反向器INV8、PM0S晶體管MUPMOS開(kāi)關(guān)晶體管M2、NMOS開(kāi)關(guān)晶體管M5、NM0S晶體管M6、PM0S晶體管M7和NMOS晶體管M8，所述PMOS晶體管Ml的源極連接到vdd，PM0S晶體管Ml的漏極連接到PMOS開(kāi)關(guān)晶體管M2的源極，PMOS開(kāi)關(guān)晶體管M2的漏極連接到NMOS晶體管M3的漏極，NMOS晶體管M3的源極連接到gnd，PMOS晶體管Ml的柵極連接到NMOS晶體管M3的柵極，PMOS開(kāi)關(guān)晶體管M2的柵極和漏極分別連接到反向器INV8輸出端ZN和反向器INV7的輸入端A，PMOS開(kāi)關(guān)晶體管M2的漏極作為PWMl還連接到PMOS晶體管M7的柵極，PMOS晶體管M7的源極和漏極分別連接到vdd和OUT輸出點(diǎn)；所述PMOS晶體管M4的源極連接到vdd，PMOS晶體管M4的漏極連接到NMOS開(kāi)關(guān)晶體管M5的漏極，NMOS開(kāi)關(guān)晶體管M5的源極連接到NMOS晶體管M6的漏極，NMOS晶體管M6的柵極和源極分別連接到PMOS晶體管M4的柵極和gnd，NMOS開(kāi)關(guān)晶體管M5的柵極和漏極分別連接到反向器INV7輸出端ZN和反向器INV8的輸入端A，NMOS開(kāi)關(guān)晶體管M5的漏極作為PWM2還連接到NMOS晶體管M8的柵極，NMOS晶體管M8的的源極和漏極分別連接到gnd和OUT輸出點(diǎn)。
[0005]本發(fā)明的有益效果是:本發(fā)明一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，采用互鎖結(jié)構(gòu)的電路產(chǎn)生死區(qū)時(shí)間，結(jié)構(gòu)簡(jiǎn)單；設(shè)置死區(qū)瞬態(tài)時(shí)間功率管驅(qū)動(dòng)信號(hào)電壓在閾值電壓左右，能夠減小THD、降低功耗提高效率。
【專利附圖】

【附圖說(shuō)明】
[0006]圖1是本發(fā)明一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路的結(jié)構(gòu)示意圖；
圖2是本發(fā)明一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路的輸出端PWMU PWM2瞬態(tài)響應(yīng)波形圖。
【具體實(shí)施方式】
[0007]下面結(jié)合附圖對(duì)本發(fā)明較佳實(shí)施例進(jìn)行詳細(xì)闡述，以使發(fā)明的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對(duì)本發(fā)明的保護(hù)范圍做出更為清楚明確的界定。
[0008]請(qǐng)參閱圖1和圖2，本發(fā)明實(shí)施例包括:
一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，該用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路包括前端處理電路I和互鎖結(jié)構(gòu)電路2，所述前端處理電路I的反向器INV3 14的輸出端ZN連接到互鎖結(jié)構(gòu)電路2的NMOS晶體管M3 24的柵極；前端處理電路I的反向器INV6 17的輸出端ZN連接到互鎖結(jié)構(gòu)電路2的PMOS晶體管M4 25的柵極；
所述前端處理電路I還包括反向器INVl 10、與非門(mén)NANDl 11、與非門(mén)NAND2 12、反向器INV2 13、反向器INV4 15、反向器INV5 16、電容CO 18和電容Cl 19，所述反向器INVl10的輸入端A連接到PWM輸入點(diǎn)和與非門(mén)NAND2 12的輸入端B，反向器INVl 10的輸出端ZN連接到與非門(mén)NANDl 11的輸入端A，與非門(mén)NANDl 11的輸入端B和與非門(mén)NAND2 12的輸入端A均連接到輸入點(diǎn)CTL，與非門(mén)NANDl 11的輸出端YN連接到反向器INV2 13的輸入點(diǎn)A，反向器INV2 13的輸出入點(diǎn)ZN連接到電容CO 18的下極板和反向器INV3 14的輸入點(diǎn)A，電容CO 18的上極板連接到vdd，反向器INV3 14的輸出入點(diǎn)ZN連接到電容Cl 19的上極板，電容Cl 19的下極板連接到gnd ;所述與非門(mén)NAND2 12的輸出點(diǎn)YN連接到反向器INV4 15的輸入點(diǎn)A，反向器INV4 15的輸出入點(diǎn)ZN連接到反向器INV5 16的輸入點(diǎn)A，反向器INV5 16的輸出入點(diǎn)ZN連接到反向器INV6 17的輸入點(diǎn)A ;
所述互鎖結(jié)構(gòu)電路2還包括反向器INV7 20、反向器INV8 21、PMOS晶體管Ml 22,PMOS開(kāi)關(guān)晶體管M2 23、NMOS開(kāi)關(guān)晶體管M5 26、NMOS晶體管M6 27、PMOS晶體管M7 28和NMOS晶體管M8 29，所述PMOS晶體管Ml 22的源極連接到vdd，PMOS晶體管Ml 22的漏極連接到PMOS開(kāi)關(guān)晶體管M2 23的源極，PMOS開(kāi)關(guān)晶體管M2 23的漏極連接到NMOS晶體管M3 24的漏極，NMOS晶體管M3 24的源極連接到gnd，PM0S晶體管Ml 22的柵極連接到NMOS晶體管M3 24的柵極，PMOS開(kāi)關(guān)晶體管M2 23的柵極和漏極分別連接到反向器INV8 21輸出端ZN和反向器INV7 20的輸入端A，PMOS開(kāi)關(guān)晶體管M2 23的漏極作為PWMl還連接到PMOS晶體管M7 28的柵極，PMOS晶體管M7 28的源極和漏極分別連接到vdd和OUT輸出點(diǎn)；所述PMOS晶體管M4 25的源極連接到vdd，PMOS晶體管M4 25的漏極連接到NMOS開(kāi)關(guān)晶體管M5 26的漏極，NMOS開(kāi)關(guān)晶體管M5 26的源極連接到NMOS晶體管M6 27的漏極，NMOS晶體管M6 27的柵極和源極分別連接到PMOS晶體管M4 25的柵極和gnd，NMOS開(kāi)關(guān)晶體管M5 26的柵極和漏極分別連接到反向器INV7 20輸出端ZN和反向器INV8 21的輸入端A，NMOS開(kāi)關(guān)晶體管M5 26的漏極作為PWM2還連接到NMOS晶體管M8 29的柵極，NMOS晶體管M8 29的的源極和漏極分別連接到gnd和OUT輸出點(diǎn)。
[0009]本發(fā)明工作時(shí)，在D類音頻功率放大器中由誤差放大器與三角波發(fā)生器通過(guò)比較器產(chǎn)生的PWM (脈寬調(diào)制)信號(hào)，此PWM輸入信號(hào)與反相器INVl輸入端相連，并且與與非門(mén)NAND2輸入端B相連。反相器INVl輸出端ZN與與非門(mén)NANDl輸入端A相連。與非門(mén)NANDl輸入端B、與非門(mén)NAND2輸入端A與控制端CTL相連，CTL作為來(lái)自使能控制模塊的輸出信號(hào)，低電平有效，當(dāng)D類音頻功率放大器出現(xiàn)過(guò)流、過(guò)溫等情況時(shí)，CTL起作用，輸出低電平，從而關(guān)斷功率開(kāi)關(guān)電路。與非門(mén)NANDl輸出端YN、與非門(mén)NAND2輸出端YN分別與反相器INV2.1NV4的輸入端A相連，反相器INV2、INV4的輸出端ZN分別與反相器INV3、INV5的輸入端A相連并且INV2的輸出端ZN與電容CO的下極板相連，反相器INV3、INV5的輸出端ZN分別與電容Cl上極板、INV6的輸入端A相連。電容CO、Cl與反相器INV2、INV3的內(nèi)部晶體管導(dǎo)通電阻構(gòu)成RC延時(shí)電路，此短的RC延時(shí)使INV3輸出端ZN比INV6的輸出端ZN的翻轉(zhuǎn)時(shí)間滯后。因此，在高電平向低電平轉(zhuǎn)換時(shí)，由PMOS晶體管M4、NM0S晶體管M6組成反相器其晶體管M4比由PMOS晶體管Ml、NMOS晶體管M3組成反相器其晶體管Ml提前導(dǎo)通，此時(shí)，晶體管M4的漏極輸出端PWM2與反相器INV8的輸入端A相連，晶體管M4提前導(dǎo)通，其漏極輸出端PWM2為高電平，經(jīng)反相器INV8反相后其輸出端為低電平，反相器INV8輸出端ZN與PMOS開(kāi)關(guān)晶體管M2柵極相連，該反相器INV8輸出低電平使開(kāi)關(guān)管M2導(dǎo)通，由Ml、M3組成的反相器開(kāi)始工作，M2漏極輸出端PWMl為高電平，PWMl滯后PWM2。在低電平向高電平轉(zhuǎn)換時(shí)，組成反相器的晶體管M6比晶體管M3提前導(dǎo)通，但是，NMOS開(kāi)關(guān)晶體管M5沒(méi)有打開(kāi)，輸出端PWM2維持原態(tài)，等待滯后的高電平使晶體管M3導(dǎo)通。此時(shí)，晶體管M3的漏極輸出端PWMl與反相器INV7的輸入端A相連，晶體管M3滯后導(dǎo)通，其漏極輸出端PWMl為低電平，經(jīng)反相器INV7反相后其輸出端為高電平，反相器INV7輸出端ZN與NMOS開(kāi)關(guān)晶體管M5柵極相連，該反相器INV7輸出高電平使開(kāi)關(guān)管M5導(dǎo)通，由M4、M6組成的反相器開(kāi)始工作，M5漏極輸出端PWM2為高電平，PWMl超前PWM2 ； 如圖2示意:死區(qū)時(shí)間產(chǎn)生電路輸出端PWM1、PWM2瞬態(tài)響應(yīng)波形；PWM1連接功率PMOS晶體管M7的柵極以驅(qū)動(dòng)功率PMOS晶體管，PWM2連接功率NMOS晶體管M8柵極以驅(qū)動(dòng)功率NMOS晶體管。為減小THD，死區(qū)時(shí)間需盡量的短。PWM1、PWM2為低電平時(shí)，晶體管M7導(dǎo)通、晶體管M8關(guān)閉，輸出OUT為高電平。在低電平向高電平轉(zhuǎn)換時(shí)，PWMl超前PWM2，PWMl驅(qū)動(dòng)PMOS晶體管M7，合理設(shè)置死區(qū)時(shí)間直到Tl時(shí)間，M7到達(dá)PMOS晶體管的閾值電壓，晶體管開(kāi)始關(guān)閉，此時(shí)，PWM2驅(qū)動(dòng)NMOS晶體管M8也剛好到達(dá)NMOS晶體管的閾值電壓，晶體管開(kāi)始導(dǎo)通，此時(shí)，上升沿死區(qū)時(shí)間最短。PWM1、PWM2為高電平時(shí)，晶體管M7關(guān)閉、晶體管M8導(dǎo)通，輸出OUT為低電平。在高電平向低電平轉(zhuǎn)換時(shí)，PWMl滯后P麗2，PWM2驅(qū)動(dòng)NMOS晶體管M8，合理設(shè)置死區(qū)時(shí)間直到T2時(shí)間，M8到達(dá)NMOS晶體管的閾值電壓，晶體管開(kāi)始關(guān)閉，此時(shí)，PWMl驅(qū)動(dòng)PMOS晶體管M7也剛好到達(dá)PMOS晶體管的閾值電壓，晶體管開(kāi)始導(dǎo)通，此時(shí)，下降沿死區(qū)時(shí)間最短。
[0010]本發(fā)明一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，采用互鎖結(jié)構(gòu)的電路產(chǎn)生死區(qū)時(shí)間，結(jié)構(gòu)簡(jiǎn)單；設(shè)置死區(qū)瞬態(tài)時(shí)間功率管驅(qū)動(dòng)信號(hào)電壓在閾值電壓左右，能夠減小THD、降低功耗提高效率。
[0011]以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說(shuō)明書(shū)及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，其特征在于:該用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路包括前端處理電路和互鎖結(jié)構(gòu)電路，所述前端處理電路的反向器INV3的輸出端ZN連接到互鎖結(jié)構(gòu)電路的NMOS晶體管M3的柵極；前端處理電路的反向器INV6的輸出端ZN連接到互鎖結(jié)構(gòu)電路的PMOS晶體管M4的柵極。
2.根據(jù)權(quán)利要求1所述的一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，其特征在于:所述前端處理電路還包括反向器INVl、與非門(mén)NANDl、與非門(mén)NAND2、反向器INV2、反向器INV4、反向器INV5、電容CO和電容Cl，所述反向器INVl的輸入端A連接到PWM輸入點(diǎn)和與非門(mén)NAND2的輸入端B，反向器INVl的輸出端ZN連接到與非門(mén)NANDl的輸入端A，與非門(mén)NANDl的輸入端B和與非門(mén)NAND2的輸入端A均連接到輸入點(diǎn)CTL，與非門(mén)NANDl的輸出端YN連接到反向器INV2的輸入點(diǎn)A，反向器INV2的輸出入點(diǎn)ZN連接到電容CO的下極板和反向器INV3的輸入點(diǎn)A，電容CO的上極板連接到vdd，反向器INV3的輸出入點(diǎn)ZN連接到電容Cl的上極板，電容Cl的下極板連接到gnd ;所述與非門(mén)NAND2的輸出點(diǎn)YN連接到反向器INV4的輸入點(diǎn)A，反向器INV4的輸出入點(diǎn)ZN連接到反向器INV5的輸入點(diǎn)A，反向器INV5的輸出入點(diǎn)ZN連接到反向器INV6的輸入點(diǎn)A。
3.根據(jù)權(quán)利要求1所述的一種用于D類音頻功率放大器輸出級(jí)的死區(qū)時(shí)間產(chǎn)生電路，其特征在于:所述互鎖結(jié)構(gòu)電路還包括反向器INV7、反向器INV8、PMOS晶體管Ml、PMOS開(kāi)關(guān)晶體管M2、NMOS開(kāi)關(guān)晶體管M5、NM0S晶體管M6、PM0S晶體管M7和NMOS晶體管M8，所述PMOS晶體管Ml的源極連接到vdd，PM0S晶體管Ml的漏極連接到PMOS開(kāi)關(guān)晶體管M2的源極，PMOS開(kāi)關(guān)晶體管M2的漏極連接到NMOS晶體管M3的漏極，NMOS晶體管M3的源極連接到gnd，PMOS晶體管Ml的柵極連接到NMOS晶體管M3的柵極，PMOS開(kāi)關(guān)晶體管M2的柵極和漏極分別連接到反向器INV8輸出端ZN和反向器INV7的輸入端A，PMOS開(kāi)關(guān)晶體管M2的漏極作為PWMl還連接到PMOS晶體管M7的柵極，PMOS晶體管M7的源極和漏極分別連接到vdd和OUT輸出點(diǎn)；所述PMOS晶體管M4的源極連接到vdd，PMOS晶體管M4的漏極連接到NMOS開(kāi)關(guān)晶體管M5的漏極，NMOS開(kāi)關(guān)晶體管M5的源極連接到NMOS晶體管M6的漏極，NMOS晶體管M6的柵極和源極分別連接到PMOS晶體管M4的柵極和gnd，NMOS開(kāi)關(guān)晶體管M5的柵極和漏極分別連接到反向器INV7輸出端ZN和反向器INV8的輸入端A，NMOS開(kāi)關(guān)晶體管M5的漏極作為PWM2還連接到NMOS晶體管M8的柵極，NMOS晶體管M8的的源極和漏極分別連接到gnd和OUT輸出點(diǎn)。
【文檔編號(hào)】H03F3/217GK103731138SQ201310750004
【公開(kāi)日】2014年4月16日 申請(qǐng)日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】李亮 申請(qǐng)人:蘇州市職業(yè)大學(xué)