Pll電路參考時鐘切換電路系統(tǒng)的制作方法
【專利摘要】本實用新型涉及PLL電路參考時鐘切換電路系統(tǒng)，晶振A和晶振B的輸出端分別連接摸擬開關(guān)的輸入端，摸擬開關(guān)的輸出端通過分頻器A與鑒相器連接，PLL模塊中寄存器的CLK、DATA輸入端分別接單片機，PLL模塊的鑒相器輸出CP端口接環(huán)路濾波器的輸入端，環(huán)路濾波器的輸出端和調(diào)制信號分別連接加法器的兩個輸入端，加法器的輸出端連接PLL模塊的VCO的調(diào)諧電壓輸入端口，VCO通過分頻器B與鑒相器連接；單穩(wěn)態(tài)電路的輸出端連接開關(guān)的輸入端，開關(guān)的輸出端連接模擬開關(guān)的選擇輸入端口，開關(guān)的狀態(tài)控制端口為輸入端口。本實用新型可確保調(diào)制指數(shù)在允許的工作溫度下不會發(fā)生跳變，實現(xiàn)了射頻頻率的高準確度和高穩(wěn)定性。
【專利說明】PLL電路參考時鐘切換電路系統(tǒng)【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種模擬量變換電路，具體地說是涉及一種通過切換PLL (鎖相環(huán))參考時鐘來保證鎖相環(huán)工作工作狀態(tài)的PLL電路參考時鐘切換電路系統(tǒng)。
【背景技術(shù)】
[0002]在要求較高的振蕩電路中，LC振蕩電路、陶瓷振蕩電路、聲表面波振蕩電路和介質(zhì)振蕩電路都存在頻率準確度和頻率穩(wěn)定度不足的情況，而高頻晶體又存在晶片加工困難和容易碎裂等情況。PLL技術(shù)利用對分頻后的射頻信號與低頻基準信號進行相位比較的方法，成功地利用了低頻晶體的特性，實現(xiàn)了射頻頻率的高準確度的高穩(wěn)定性。
[0003]在采用PLL技術(shù)的多頻段調(diào)頻發(fā)射機中，為保證頻段的覆蓋范圍，各個頻段相接處必然存在交叉頻率段。由于在交叉頻率點上存在兩種鎖相電壓，在不同的溫度環(huán)境下使用該設(shè)備時調(diào)制指數(shù)可能會出現(xiàn)較大的跳變。
實用新型內(nèi)容
[0004]本實用新型所要解決的技術(shù)問題是在頻段的覆蓋范圍解決調(diào)制指數(shù)不確定的現(xiàn)象，確保設(shè)備的調(diào)制指數(shù)在允許的工作溫度下不會發(fā)生跳變。
[0005]為實現(xiàn)上述目的，本實用新型采取以下技術(shù)方案:PLL電路參考時鐘切換電路系統(tǒng)，包括PLL模塊，所述PLL模塊包括VCO (壓控振蕩器)、分頻器A、分頻器B、鑒相器和寄存器；晶振A和晶振B的輸出端分別連接摸擬開關(guān)的輸入端，摸擬開關(guān)的輸出端通過分頻器A與鑒相器連接；PLL模塊中寄存器的CLK、DATA輸入端分別接單片機，PLL模塊的鑒相器輸出CP端口接環(huán)路濾波器的輸入端，環(huán)路濾波器的輸出端和調(diào)制信號(基帶信號)分別連接加法器的兩個輸入端，加法器的輸出端連接PLL模塊的VCO的調(diào)諧電壓輸入端口，VCO通過分頻器B與鑒相器連接；單穩(wěn)態(tài)電路`的輸出端連接開關(guān)的輸入端；開關(guān)的輸出端連接模擬開關(guān)的選擇輸入端口，開關(guān)的狀態(tài)控制端口為輸入端口。
[0006]本實用新型取得的有益效果是，通過切換PLL參考時鐘來保證鎖相環(huán)工作狀態(tài)，可確保設(shè)備的調(diào)制指數(shù)在允許的工作溫度下不會發(fā)生跳變，實現(xiàn)了射頻頻率的高準確度和高穩(wěn)定性。
【專利附圖】

【附圖說明】
[0007]圖1是本實用新型的電路實現(xiàn)原理方框圖。
[0008]圖2是PLL模塊的調(diào)諧電壓與VCO頻率關(guān)系曲線圖。
【具體實施方式】
[0009]以下結(jié)合附圖和實施例對本實用新型作進一步說明，參見附圖1，PLL電路參考時鐘切換電路系統(tǒng)，包括PLL模塊2，所述PLL模塊2包括VCO (壓控振蕩器)21、分頻器A23、分頻器B22、鑒想器24和寄存器25，晶振A4和晶振B5的輸出端分別連接摸擬開關(guān)3的輸入端，摸擬開關(guān)3的輸出端通過分頻器A23與鑒相器24連接，PLL模塊2中寄存器25的CLK、DATA輸入端分別接單片機8，PLL模塊2的鑒相器24輸出CP端口接環(huán)路濾波器9的輸入端，環(huán)路濾波器9的輸出端和調(diào)制信號(基帶信號)分別連接加法器I的兩個輸入端，加法器I的輸出端連接PLL模塊2的VC021的調(diào)諧電壓VT輸入端口，VC021通過分頻器B22與鑒想器24連接；單穩(wěn)態(tài)電路6的輸出端連接開關(guān)7的輸入端，開關(guān)7的輸出端連接模擬開關(guān)3的選擇輸入端口，開關(guān)7的狀態(tài)控制端口 C為輸入端口。
[0010]實用例:如圖1、圖2，本實用新型采用單穩(wěn)態(tài)電路，穩(wěn)定時間約0.5S，上電時電路輸出高電平，狀態(tài)穩(wěn)定后翻轉(zhuǎn)為低電平；采用雙晶振:晶振A4工作在正常參考頻率；晶振B5頻率選擇，如電路工作在晶振A4時鐘頻率上，鎖相電壓在Vl?V2之間時，選擇晶振B5能使VC021的調(diào)諧電壓VT靠近(或略低于)V3 ;采用模擬開關(guān)3對兩個晶振的輸出信號進行切換，選通信號由單穩(wěn)態(tài)電路6提供。
[0011]本實用新型電路功能如圖1中的PLL模塊2電路由VC021電路、分頻電路和鑒相器24電路組成，用于產(chǎn)生射頻信號，該射頻信號分成兩路輸出，一路作為射頻信號輸出，另一路經(jīng)過內(nèi)部的分頻電路進行分頻后與由晶振A 4或晶振B5提供的參考時鐘分頻信號進行相位比較，比較后產(chǎn)生的相差信號通過環(huán)路濾波器9電路形成所需的控制電壓，該電壓通過由運放電路組成的加法器I與調(diào)制信號進行累加，產(chǎn)生最終的控制電壓信號，控制VC021工作，形成射頻輸出調(diào)制信號。
[0012]單片機8的主要功能是對PLL模塊2電路的內(nèi)部寄存器25寫入數(shù)據(jù)，完成對射頻信號頻率的設(shè)置。
[0013]單穩(wěn)態(tài)電路6的作用是在上電時輸出一個約半秒的低電平信號，然后轉(zhuǎn)變?yōu)楦唠娖?，用于控制摸擬開關(guān)3的工作。狀態(tài)控制信號為開關(guān)7的輸入端口，通過接地或懸空來控制開關(guān)7的工作狀態(tài)。當產(chǎn)品不需要在上電時對晶振進行切換，此時可以通過改變開關(guān)7的輸入狀態(tài)將單穩(wěn)態(tài)電路9的輸出信號進行切斷。
[0014]晶振A4和晶振B5用于產(chǎn)生參考時鐘信號，兩個時鐘信號通過摸擬開關(guān)3進行選通后，為PLL模塊2電路提供參考時鐘。
[0015]單穩(wěn)態(tài)電路6和開關(guān)7的功能可由單片機8完成。
[0016]PLL模塊2的調(diào)諧電壓VT與VC021頻率關(guān)系曲線如圖2，B1為VC021的一段壓控特性曲線，進行波段切換后壓控特性曲線變成B2，由于振蕩器參數(shù)發(fā)生了變化，在f2?f3區(qū)間內(nèi)，一個頻點對應(yīng)著兩種控制電壓參數(shù)，造成電路在此區(qū)間內(nèi)鎖相電壓的不確定性。
[0017]在上電時選用較高頻率的參考時鐘，使PLL模塊2電路鎖定在較高的頻點上；待PLL模塊2環(huán)路鎖定、環(huán)路中的狀態(tài)寄存器25固定下來后，將參考時鐘切換至正常工作時鐘頻率，調(diào)諧電壓VT將逐漸從V2附近降至VI，可確保PLL電路穩(wěn)定工作在頻率較高一段特性曲線B2上。如曲線B2不能滿足要求，在上電時直接工作選擇正常工作時鐘可使VCO穩(wěn)定地工作在BI曲線上。
【權(quán)利要求】
1.PLL電路參考時鐘切換電路系統(tǒng)，包括PLL模塊，其特征在于，所述PLL模塊包括VCO、分頻器A、分頻器B、鑒想器和寄存器，晶振A和晶振B的輸出端分別連接摸擬開關(guān)的輸入端，摸擬開關(guān)的輸出端通過分頻器A與鑒相器連接，PLL模塊中寄存器的CLK、DATA輸入端分別接單片機，PLL模塊的鑒相器輸出端口接環(huán)路濾波器的輸入端，環(huán)路濾波器的輸出端和調(diào)制信號分別連接加法器的兩個輸入端，加法器的輸出端連接PLL模塊的VCO的調(diào)諧電壓輸入端口，VCO通過分頻器B與鑒相器連接；單穩(wěn)態(tài)電路的輸出端連接開關(guān)的輸入端，開關(guān)的輸出端連接模擬開關(guān)的選擇輸入端口，開關(guān)的狀態(tài)控制端口為輸入端口。
【文檔編號】H03L1/02GK203387495SQ201320495658
【公開日】2014年1月8日 申請日期:2013年8月14日 優(yōu)先權(quán)日:2013年8月14日
【發(fā)明者】胡水根, 時劍, 鄒輝 申請人:江西航天海虹測控技術(shù)有限責任公司