国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      Boot腳作為io口的驅(qū)動電路的制作方法

      文檔序號:7543919閱讀:766來源:國知局
      Boot腳作為io口的驅(qū)動電路的制作方法
      【專利摘要】本實(shí)用新型實(shí)施例公開了一種BOOT腳作為IO口的驅(qū)動電路,包括信號輸入端、信號輸出端、第一電阻、第二電阻、第三電阻、第四電阻和三極管,所述第一電阻的一端與所述信號輸入端連接,另一端接地;所述第二電阻的一端與所述信號輸入端連接,另一端分別連接所述第三電阻的一端及所述三極管的基極;所述第三電阻的另一端連接電源;所述第四電阻的一端連接電源,另一端連接所述三極管的集電極;所述三極管的發(fā)射極接地;所述信號輸出端設(shè)于所述第四電阻與所述三極管的集電極之間。本實(shí)用新型的BOOT腳作為IO口的驅(qū)動電路的電路結(jié)構(gòu)簡單、成本低廉且容易控制。
      【專利說明】BOOT腳作為IO 口的驅(qū)動電路
      【技術(shù)領(lǐng)域】
      [0001]本實(shí)用新型涉及電子【技術(shù)領(lǐng)域】,尤其涉及一種BOOT腳作為IO 口的驅(qū)動電路。
      【背景技術(shù)】
      [0002]利用主芯片的BOOT腳作為10 口控制外部設(shè)備時(shí),由于外部設(shè)備的控制口邏輯高電平需要5V或更高電壓,或者需要較大的驅(qū)動電流時(shí),都需要加驅(qū)動電路,尤其需要三極管放大驅(qū)動,而不能用該10 口直接驅(qū)動。
      [0003]如圖1所示,IC主芯片I的輸出電平通過驅(qū)動電路2 (—般為三級管放大電路)放大后再控制外部設(shè)備3。具體的,IC主芯片I的BOOT腳連接驅(qū)動電路2的信號輸入端In_put,驅(qū)動電路2的信號輸出端0ut_put連接外部設(shè)備3的控制口。從IC主芯片I的BOOT腳輸出的控制信號經(jīng)由驅(qū)動電路2的信號輸入端In_put輸入到驅(qū)動電路2,該控制信號經(jīng)過驅(qū)動電路2放大后由驅(qū)動電路2的信號輸出端0ut_put輸出給外部設(shè)備3的控制口,以控制外部設(shè)備。
      [0004]現(xiàn)階段,IC主芯片I的BOOT腳有功能要求,比如上電低電平則讀取內(nèi)部ROM啟動,高電平則為其他功能模式。為了使IC正常啟動,該BOOT腳在上電后IC還未啟動完成之前(即驅(qū)動電路啟動而ICl還未啟動),該BOOT腳需要保持低電平狀態(tài),當(dāng)IC主芯片I啟動完成后可控。另外,對于上電要求為低電平的10 口,同時(shí)需要作為普通10 口輸出,就要考慮上電時(shí)10默認(rèn)狀態(tài)為低電平,若輸出也要求低電平。因此,驅(qū)動電路2必須同時(shí)滿足以下兩個(gè)條件:
      [0005](I)BOOT腳作為輸入狀態(tài)時(shí),即在驅(qū)動電路2啟動而IC主芯片I還未完成啟動前,驅(qū)動電路2與IC主芯片I的BOOT腳連接的信號輸入端In_put要保持低電平,且驅(qū)動電路
      2與外部設(shè)備3的控制口連接的信號輸出端0ut_put也要保持低電平;
      [0006](2) BOOT腳作為輸出狀態(tài)時(shí),即IC主芯片I完成啟動后,IC主芯片I的BOOT腳正常工作輸出高/低電平時(shí),驅(qū)動電路2與外部設(shè)備3的控制口連接的信號輸出端0ut_put也要正常輸出高/低電平(與BOOT腳輸出的邏輯電平一致或剛好相反),以實(shí)現(xiàn)正常的邏輯輸出,從而控制外部設(shè)備3。
      [0007]現(xiàn)有技術(shù)中,驅(qū)動電路2通常通過接兩級三極管來實(shí)現(xiàn)以滿足上述兩個(gè)條件。如圖2所不,驅(qū)動電路包括信號輸入端In_put、信號輸出端0ut_put、第一級三極管Ql1、第二級三極管Q12、第一電阻R11、第二電阻R12、第三電阻R13、第四電阻R14以及第五電阻R15,所述第一電阻Rll的一端與所述信號輸入端In_put連接,另一端接地;所述第二電阻R12的一端與所述信號輸入端In_put連接,另一端連接至所述第一級三極管Qll的基極;所述第一級三極管Qll的發(fā)射極接地,集電極分別連接至所述第三電阻R13的一端,和所述第五電阻R15的一端;所述第三電阻R13的另一端連接至電源VCC ;所述第五電阻R15的另一端連接至所述第二級三極管Q12的基極;所述第二級三極管Q12的發(fā)射極接地,集電極連接至所述第四電阻R14的一端;所述第四電阻R14的另一端連接至電源VCC;所述輸出端口0ut_put設(shè)在所述第四電阻R14和所述第二級三極管Q12的集電極之間。[0008]所述第一級三極管Q11、第二級三極管Q12均為NPN三極管。
      [0009]當(dāng)IC主芯片I的BOOT腳為輸入狀態(tài)情況下,驅(qū)動電路2上電時(shí),所述第二級三極管Q12導(dǎo)通,所述輸出端口 0ut_put為低電平;同時(shí)所述第一級三極管Qll截止,則所述信號輸入端In_put為低電平,因此,滿足上述第一個(gè)條件。當(dāng)IC正常工作后,當(dāng)IC主芯片I的BOOT腳為輸出狀態(tài)情況下,若所述IC主芯片I的BOOT腳輸出低電平,所述第一級三極管Qll截止,則所述第二級三極管Q12導(dǎo)通,因此所述信號輸出端0ut_put 口為低電平;若所述IC主芯片I的BOOT腳輸出高電平,所述第一級三極管Qll導(dǎo)通,所述第二級三極管Q12截止,則所述信號輸出端0ut_put為高電平,滿足了上述第二個(gè)條件。
      [0010]但是,該電路使用兩級三極管,用兩級反向的控制達(dá)到所需效果,而使用兩級三極管存在成本較高的問題。
      [0011]因此,有必要提供一種改進(jìn)型的BOOT腳作為10 口的驅(qū)動電路來克服上述缺陷。實(shí)用新型內(nèi)容
      [0012]本實(shí)用新型的目的是提供一種BOOT腳作為10 口的驅(qū)動電路,所述BOOT腳作為10口的驅(qū)動電路的電路結(jié)構(gòu)簡單、成本低廉且容易控制。
      [0013]為實(shí)現(xiàn)上述目的,本實(shí)用新型提供了一種BOOT腳作為10 口的驅(qū)動電路,包括信號輸入端、信號輸出端、第一電阻、第二電阻、第三電阻、第四電阻和三極管,所述第一電阻的一端與所述信號輸入端連接,另一端接地;所述第二電阻的一端與所述信號輸入端連接,另一端分別連接所述第三電阻的一端及所述三極管的基極;所述第三電阻的另一端連接電源;所述第四電阻的一端連接電源,另一端連接三極管的集電極;所述三極管的發(fā)射極接地;所述信號輸出端設(shè)于所述第四電阻與所述三極管的集電極之間。
      [0014]較佳地,所述三極管為NPN型三極管。
      [0015]較佳地,所述第一電阻的阻值為10K,所述第二電阻的阻值為3.3K,所述第三電阻的阻值為100K,所述第四電阻的阻值為10K。
      [0016]與現(xiàn)有技術(shù)相比,本實(shí)用新型通過新的電路設(shè)計(jì),達(dá)到僅使用一個(gè)三極管就實(shí)現(xiàn)現(xiàn)有技術(shù)中需要兩級三極管達(dá)到的效果。本實(shí)用新型用更少的器件得到相同的性能,從而節(jié)約了成本。
      【專利附圖】

      【附圖說明】
      [0017]圖1為驅(qū)動電路與主控芯片、外部設(shè)備的連接結(jié)構(gòu)示意圖。
      [0018]圖2為現(xiàn)有技術(shù)中的驅(qū)動電路的電路原理圖。
      [0019]圖3為本實(shí)用新型的BOOT腳作為10 口的驅(qū)動電路的電路原理圖。
      【具體實(shí)施方式】
      [0020]為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚,下面將結(jié)合附圖對本實(shí)用新型作進(jìn)一步地詳細(xì)描述,附圖中類似的元件標(biāo)號代表類似的元件。如上所述,本實(shí)用新型提供了一種BOOT腳作為10 口的驅(qū)動電路,所述電路結(jié)構(gòu)簡單、成本低廉且容易控制。
      [0021]參考[U1] 3,在本實(shí)用新型的一個(gè)具體實(shí)施例中,所述BOOT腳作為10 口的驅(qū)動電路包括信號輸入端In_put、信號輸出端0ut_put、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和三極管Q1,所述第一電阻Rl的一端與所述信號輸入端In_put連接,另一端接地;所述第二電阻R2的一端與所述信號輸入端In_put連接,另一端分別連接所述第三電阻R3的一端及所述三極管Ql的基極;所述第三電阻R3的另一端連接電源VCC ;所述第四電阻R4的一端連接電源VCC,另一端連接所述三極管Ql的集電極;所述三極管Ql的發(fā)射極接地;所述信號輸出端Out_put設(shè)于所述第四電阻R4與所述三極管Ql的集電極之間。
      [0022]其中,所述第一電阻R1,所述第二電阻R2,所述第三電阻R3取值遵循的規(guī)則如下:
      [0023]1、當(dāng)IO 口化001'腳)為輸入狀態(tài)時(shí),確保¥0>0?1+1?2)/0?1+1?2+1?3)>1¥,使三極管完全導(dǎo)通,同時(shí)IO 口的狀態(tài)需要在0.55V以下,即0.7*R1/(R1+R2)〈0.55V,確保IO 口判斷是低電平。
      [0024]2、當(dāng)IO 口為輸出狀態(tài)且為高電平時(shí),所述三極管Ql可以完全導(dǎo)通,輸出低電平。
      [0025]3、當(dāng)IO 口為輸出狀態(tài)且為低電平時(shí),所述三極管Ql的基極需要保持在0.5V以下,以保證完全關(guān)斷,因此需滿足VCC* (R2) / (R2+R3)〈0.5V。
      [0026]優(yōu)選的,本例中VCC為12V;所述第一電阻Rl的阻值為IOK ;所述第二電阻R2的阻值為3.3K ;所述第三電阻R3的阻值為100K ;所述第四電阻R4的阻值為10K。該組參數(shù)可以滿足上述條件,確保電路工作穩(wěn)定。
      [0027]以上所揭露的僅為本實(shí)用新型一組較佳參數(shù)值而已,當(dāng)然不能以此來限定本實(shí)用新型之權(quán)利范圍,因此依本實(shí)用新型權(quán)利要求所作的等同變化,仍屬本實(shí)用新型所涵蓋的范圍。
      [0028]下面,結(jié)合I [U2]和圖3對本實(shí)用新型的BOOT腳作為IO 口的驅(qū)動電路的工作原理進(jìn)行詳細(xì)的描述。本實(shí)施例使用所述三極管Ql的Vbe作為鉗位,當(dāng)IC主芯片I的BOOT腳為輸入狀態(tài)情況下,驅(qū)動電路2上電時(shí),所述三極管Ql導(dǎo)通,所述信號輸出端0ut_put為低電平。同時(shí),由于所述三極管Ql導(dǎo)通,其基極電壓為0.7V,因此,所述信號輸入端In_put 電壓為 0.7*R1/(R1+R2)=0.7*3300/(10000+3300) =0.17V,為低電平。IC 主芯片 I 的B00T[U3]腳為[U4]若所述IC主芯片I的BOOT腳為低電平,所述三極管Ql截止,所述信號輸出端0ut_put為高電平;若1(:主芯片I的BOOT腳為高電平,所述三極管Ql導(dǎo)通,則所述信號輸出端0ut_put為低電平。
      [0029]這樣滿足了 10 口默認(rèn)狀態(tài)為低電平的要求。同時(shí)IC正常工作后,可以作為正常的邏輯輸出,三極管輸出電平可控,為10 口電平的反向。
      [0030]綜上所述,本實(shí)用新型使用三極管集電極與設(shè)計(jì)電壓鉗位的方式,通過調(diào)節(jié)所述第三電阻R3和所述第一電阻R1,所述第二電阻R2阻值的比例,確保所述第三電阻R3和所述第一電阻R1,所述第二電阻R2的分壓能使三極管導(dǎo)通同時(shí)滿足控制邏輯,整個(gè)電路實(shí)現(xiàn)了使用一個(gè)三極管滿足10 口默認(rèn)狀態(tài)為低電平的要求,而當(dāng)開機(jī)完整后高低電平可控。且本實(shí)用新型對上電時(shí)外部低電平要求的10 口都適用。除此之外,本實(shí)用新型采用的元器件數(shù)量少且電路結(jié)構(gòu)簡單,從而成本低且容易控制。
      [0031]以上所 述是本實(shí)用新型的優(yōu)選實(shí)施方式,應(yīng)當(dāng)指出,對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說,在不脫離本實(shí)用新型原理的前提下,還可以做出若干改進(jìn)和潤飾,這些改進(jìn)和潤飾也視為本實(shí)用新型的保護(hù)范圍。
      【權(quán)利要求】
      1.一種BOOT腳作為IO 口的驅(qū)動電路,連接于主控芯片和外部設(shè)備之間,用于根據(jù)主控芯片的BOOT腳輸出而對應(yīng)控制外部設(shè)備,其特征在于:包括信號輸入端、信號輸出端、第一電阻、第二電阻、第三電阻、第四電阻和三極管,所述信號輸入端連接主控芯片的BOOT腳,所述信號輸出端連接外部設(shè)備的控制口 ;所述第一電阻的一端與所述信號輸入端連接,另一端接地;所述第二電阻的一端與所述信號輸入端連接,另一端分別連接所述第三電阻的一端及所述三極管的基極;所述第三電阻的另一端連接電源;所述第四電阻的一端連接電源,另一端連接所述三極管的集電極;所述三極管的發(fā)射極接地;所述信號輸出端設(shè)于所述第四電阻與所述三極管的集電極之間。
      2.根據(jù)權(quán)利要求1所述的BOOT腳作為IO口的驅(qū)動電路,其特征在于,所述三極管為NPN型三極管。
      3.根據(jù)權(quán)利要求1所述的BOOT腳作為IO口的驅(qū)動電路,其特征在于,所述第一電阻的阻值為10K,所述第二電阻的阻值為3.3K,所述第三電阻的阻值為100K,所述第四電阻的阻值為10K。
      【文檔編號】H03K19/0175GK203554408SQ201320595929
      【公開日】2014年4月16日 申請日期:2013年9月26日 優(yōu)先權(quán)日:2013年9月26日
      【發(fā)明者】林治印, 侯勇, 杜杰平, 屈朋偉, 楊文山, 黃保香 申請人:廣州視源電子科技股份有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
      1