芯片的制作方法
【專利摘要】本實用新型提供了一種芯片。該芯片包括：偏移補償電路，其用以調(diào)整所述差分時鐘中的偏移，其中，基于所述差分時鐘中的偏移對所述偏移補償電路進行數(shù)字化控制；差分放大器，其用于從所述偏移補償電路接收所調(diào)節(jié)的差分時鐘；以及復(fù)用器，其耦合到所述差分放大器以接收從所述差分放大器輸出的主時鐘信號。
【專利說明】芯片
[0001]本申請是申請?zhí)枮?01220748843.6、申請日為2012年12月31日、發(fā)明名稱為“轉(zhuǎn)發(fā)時鐘抖動減少”的中國實用新型專利申請的分案申請。

【技術(shù)領(lǐng)域】
[0002]概括地說，本發(fā)明涉及I/O通信鏈路，具體地說，本發(fā)明涉及時鐘占空比控制。

【背景技術(shù)】
[0003]圖1示出了傳統(tǒng)轉(zhuǎn)發(fā)時鐘鏈路的一個方向。其包括N個差分?jǐn)?shù)據(jù)信道106，連同一個差分時鐘信道107，用以從第一代理(代理A)向第二代理(代理B)發(fā)送信息。(應(yīng)注意的是，代理可以是芯片或芯片的一部分。因此，信道可以與兩個芯片或芯片或芯片封裝中的功能塊互相連接)。
[0004]每個數(shù)據(jù)信道具有數(shù)據(jù)發(fā)射機104，用以向信道另一端處的相關(guān)聯(lián)的接收機108發(fā)送數(shù)據(jù)。類似地，時鐘信道107具有時鐘發(fā)射機110，用以向時鐘接收機112發(fā)送時鐘(所謂的轉(zhuǎn)發(fā)時鐘)。圖3示出了典型的差分時鐘信號，該差分時鐘信號可以位于諸如GHz或數(shù)GHz的范圍內(nèi)的高頻率。在這種頻率處，很難獲得具有接近平階(flat step)特性的理想時鐘(如果并非不可能的)。而是，如圖中所描繪的，時鐘可能具有相對寬的上升和下降斜率，或者甚至更有可能的是，在這種頻率處，時鐘可能具有正弦曲線特性，這還會造成非瞬時的高到低或低到高轉(zhuǎn)換。
[0005]圖2示出了在時鐘接收機112中使用的傳統(tǒng)時鐘放大器電路。該電路包括終端電阻(RT)、ESD (靜電放電)元件202、耦合電容器(CC)、差分放大器204 (其實際上可以包括一系列級聯(lián)放大器、由電阻Rl和R2以及電容器Cl構(gòu)成的低通濾波器、以及偏移消除放大器206)。放大器204將輸入的時鐘信號放大，輸入的時鐘信號可以被大幅度地衰減(例如，當(dāng)?shù)竭_放大器204時，IV信號可以被衰減到10mV)。典型的信道路徑的另一個問題是其趨于表現(xiàn)得像低通濾波器，過濾出較高頻率分量。偏移消除放大器206運行以將DC偏移從時鐘中移除，以便減少占空比抖動。如圖3中所示和通過本申請所了解的，通常在兩個差分信號線路中是不對稱的偏移造成占空比抖動，即，偏斜高于或低于期望的占空比目標(biāo)(諸如50%的占空比)。
[0006]不幸的是，利用這種模擬占空比校正方式，可能難以利用新的處理獲得良好性能，例如，很難可靠地達到較高的增益。此外，放大器206校正來自放大器204的偏移，但是無法校正偏移校正放大器206其自身中的偏移。因此，期望新的方法。
實用新型內(nèi)容
[0007]根據(jù)本公開內(nèi)容的實施例的一方面，提供了一種芯片，包括:偏移補償電路，其用以調(diào)整所述差分時鐘中的偏移，其中，基于所述差分時鐘中的偏移對所述偏移補償電路進行數(shù)字化控制；差分放大器，其用于從所述偏移補償電路接收所調(diào)節(jié)的差分時鐘；以及復(fù)用器，其耦合到所述差分放大器以接收從所述差分放大器輸出的主時鐘信號。
[0008]在一個實施例中，所述差分時鐘是來自另一個芯片的轉(zhuǎn)發(fā)時鐘。
[0009]在一個實施例中，所述偏移補償電路被放置在所述放大器和電觸點之間，用于從所述芯片接收所述時鐘。
[0010]在一個實施例中，所述偏移補償電路是活動濾波器電路的一部分。
[0011]在一個實施例中，所述活動濾波器電路實現(xiàn)連續(xù)時間線性均衡器電路。
[0012]該芯片包括:可變偏移比較器，其用于接收所述差分時鐘的經(jīng)低通濾波的版本，以生成代表所述時鐘的占空比是高于還是低于閾值的數(shù)字值；以及控制電路，其耦合在所述可變偏移比較器和所述偏移補償電路之間用以控制輸出時鐘占空比。
[0013]在一個實施例中，所述占空比閾值是50 %。
[0014]在一個實施例中，該芯片包括:開關(guān)，其用于接收要用作所述差分時鐘的失效備援時鐘。
[0015]根據(jù)本公開內(nèi)容的實施例的另一方面，提供了一種芯片，包括:差分放大器，其具有用以接收差分時鐘的輸入端和用以提供經(jīng)占空比調(diào)整的時鐘的輸出端；偏移調(diào)整電路，其耦合在所述輸入端和所述輸出端之間，所述偏移調(diào)整電路包括具有自偏移校正的可變偏移比較器(VOC)、具有耦合到所述差分放大器的所述輸入端的輸出端的差分偏移補償(DOC)電路、以及耦合在所述VOC和DOC之間用以控制輸出時鐘占空比的控制電路；以及復(fù)用器，其耦合到所述差分放大器以接收從所述差分放大器輸出的主時鐘信號。
[0016]在一個實施例中，所述差分時鐘是來自另一個芯片的轉(zhuǎn)發(fā)時鐘。
[0017]在一個實施例中，所述偏移補償電路被放置在所述放大器和電觸點之間用于從所述芯片接收所述時鐘。
[0018]在一個實施例中，所述偏移補償電路是活動濾波器電路的一部分。
[0019]在一個實施例中，所述活動濾波器電路實現(xiàn)連續(xù)時間線性均衡器電路。
[0020]在一個實施例中，所述VOC被用以接收所述差分時鐘的經(jīng)低通濾波的版本，以生成代表所述時鐘的占空比是高于還是低于閾值的數(shù)字值。
[0021 ] 在一個實施例中，所述占空比閾值是50 %。
[0022]在一個實施例中，該芯片包括:開關(guān)，其用于接收要用作所述差分時鐘的失效備援時鐘。

【專利附圖】

【附圖說明】
[0023]在所附的附圖中通過舉例而非限制性的方式示出了本發(fā)明的實施例，在附圖中，相同的附圖標(biāo)記指代相似的元件。
[0024]圖1是示出傳統(tǒng)的轉(zhuǎn)發(fā)時鐘鏈路的一個方向的示意圖。
[0025]圖2是示出在諸如圖1中的時鐘接收機中使用的傳統(tǒng)時鐘放大器電路的示意圖。
[0026]圖3是示出差分時鐘信號以說明信號中的偏移的效果的圖。
[0027]圖4示出了根據(jù)一些實施例，具有數(shù)字偏移補償特征的時鐘放大器電路的實施例。
[0028]圖5示出了根據(jù)一些實施例，具有偏移補償?shù)倪B續(xù)時間線性均衡器電路的圖。
[0029]圖6是示出根據(jù)一些實施例，根據(jù)4個不同范圍上的數(shù)字控制值的時鐘信號占空比的開環(huán)響應(yīng)的圖。
[0030]圖7是示出根據(jù)一些實施例，可以用于在時鐘失效備援模式中生成時時鐘的數(shù)據(jù)通道(信道)接收機的圖。

【具體實施方式】
[0031]在一些實施例中，提供了用于在時鐘接收機中控制占空比的技術(shù)。例如，在一個實施例中，為轉(zhuǎn)發(fā)差分時鐘的時鐘接收機提供用于在差分路徑中控制(例如，最小化)偏移的數(shù)字偏移補償環(huán)路以便控制差分時鐘信號的占空比。
[0032]圖4示出根據(jù)一些實施例，具有數(shù)字偏移校正方式的新的時鐘放大器電路的實施例。該時鐘放大器電路包括DOC (數(shù)字偏移補償)電路412，用以從AC耦合電容器(CC)接收差分時鐘信號。DOC 412具有數(shù)字化可調(diào)整的偏移補償特征，以調(diào)整差分信號路徑中的DC偏移。從此處，將差分時鐘提供給差分放大器204，差分放大器204實際上可以包括一個或多個不同的放大器級，其中包括時鐘放大器，用以將時鐘轉(zhuǎn)換為可接受的(例如，CMOS水平)信號。在這個實施例中，放大器204向復(fù)用器414的輸入端提供時鐘(主時鐘信號)。該復(fù)用器(如下面將要進一步解決的)可以二者擇一地通過失效備援Clk或本地Tx Clk信號，它們可以在主時鐘不可用時使用。復(fù)用器輸出端處的時鐘信號被提供給下游時鐘分發(fā)電路，如通常所知的，例如，包括一個或多個DLL(延遲鎖定環(huán)路)電路。
[0033]通過(由R1、R2和Cl構(gòu)成的)低通濾波器將輸出時鐘(Clko/Clko#)反饋給可變偏移比較器(V0C)416。關(guān)閉反饋路徑環(huán)路，過采樣的控制電路410耦合在VOC 416和CTLE412之間?？刂齐娐?10與VOC 416協(xié)作控制CTLE 412的偏移補償特征，以調(diào)整主時鐘信號的偏移，以便在輸出端處獲得期望的時鐘占空比。
[0034]DOC 412提供(例如，具有高靈敏度的)放大器前端，以及數(shù)字化地校正(或調(diào)整)主時鐘路徑中的偏移，并且因此，調(diào)整輸入時鐘信號的占空比的能力。在一些實施例中，還可以包含高通濾波器功能，從而對有損信道的固有低通特性進行補償(或至少嘗試進行補償)。例如，這可以用CTLE(連續(xù)時間線性均衡器)電路實現(xiàn)。
[0035]另外參考圖5，示出了示例性CTLE/偏移補償電路。在這個簡化的示例中，CTLE包括具有偏移補償電路502的傳統(tǒng)高通差分放大器。偏移補償電路502可以包括例如電流導(dǎo)引DAC，其用于向差分路徑(Out，Out#)注入電流/從差分路徑(Out，Out#)吸收電流，以調(diào)整該路徑的DC偏移，并從而調(diào)整圖4的時鐘放大器中的差分時鐘的偏移。偏移調(diào)整的量和方向是由從控制電路410提供給偏移補償電路502的數(shù)字校正碼(DCC)字指示的。例如，在一個實施例中，DCC是可以在多個(例如，4)靈敏度范圍上控制偏移校正值的7比特碼字。(例如，2個最高有效位可以定義4個調(diào)整范圍)。當(dāng)然，可以以任何適當(dāng)?shù)姆绞綄崿F(xiàn)由DCC值控制偏移的特定方式，諸如通過對電流源強度的調(diào)整或通過啟用/禁用(例如，在DAC中使用的)驅(qū)動器。圖6示出了在4個不同范圍上(或4個不同的靈敏度設(shè)置)，根據(jù)DCC值(X軸)的主路徑占空比值(Y軸)的開環(huán)響應(yīng)。
[0036]返回圖4，可以利用任何適當(dāng)?shù)谋容^器實現(xiàn)VOC 416。理想地，將利用具有移除其固有偏移并且因此不會向主時鐘環(huán)路引入另外的、有問題的偏移誤差的能力的比較器來實現(xiàn)。VOC 416將差分輸出時鐘的經(jīng)低通濾波(整合)的版本與閾值進行比較，以指示該時鐘的占空比是否低于或高于占空比目標(biāo)(例如，50%占空比)。因此，如果時鐘占空比徘徊在閾值(例如，50%占空比)附近，則VOC的輸出將在其高輸出值和低輸出值(例如，‘I和‘0)之間搖擺，但是如果時鐘占空比充分地高于或低于閾值，則VOC將根據(jù)占空比誤差的方向輸出相對連續(xù)的合邏輯的輸出(‘I或‘O)。在一些實施例中，VOC和DOC可以使用相同的或相似的偏移校正方法，例如具有耦合至其輸出路徑的可調(diào)整電流導(dǎo)引DAC的差分放大器。它們都可以用于偏移校正，而DOC還用它來調(diào)整占空比。
[0037]控制電路410可以實現(xiàn)為有限狀態(tài)機(FSM)或利用任何其它適當(dāng)?shù)倪壿嫹椒āＦ浔举|(zhì)上可以運行為過采樣低通數(shù)字濾波器。實際上，在一些實施例中，其包括可以根據(jù)來自VOC 416的數(shù)字輸出(‘I或‘0)遞增或遞減的計數(shù)器。可以利用與主時鐘本身的頻率相比相對較慢的時鐘來作為控制電路410的時鐘。例如，主時鐘可以是大約9GHz，而DCC電路410的時鐘可以在數(shù)十或數(shù)百MHz范圍內(nèi)。如果可用的話，其可以包括另外的邏輯來實現(xiàn)不同的靈敏度范圍。當(dāng)然，這可以像來自DCC碼字中用于控制DOC 412中的偏移補償電路的過程(course)電路組件的接合的有效位中的一個或多個有效位那樣簡單。
[0038]在一些實施例中，DOC從最小到最大4具有個“強度”范圍。設(shè)置越強，可以進行調(diào)整的占空比的范圍越大。設(shè)置越小，可以進行調(diào)整的占空比范圍越小，但是強度設(shè)置越小，在每個設(shè)置之間的粒度越精細(xì)。在一些實施方式中，在初始化期間，控制電路可以開始使用最小強度設(shè)置，并且如果其能夠使占空比固定在該設(shè)置中而具有充足的余量，則其便停留在該設(shè)置。否則，控制電路跳躍并嘗試使用下一個較大的強度范圍進行收斂，以此類推。
[0039]控制邏輯410可以是大體上自治的，或者其可以由單獨的控制器控制，例如用于實現(xiàn)一個或多個不同模式。無論處于何種目的，利用CTLE的偏移補償特征，控制邏輯410可以用于通過將其占空比調(diào)整到幾乎任何期望的值來塑造主時鐘的形狀。如在下面的部分中所解決的，其還可以提供時鐘失效備援DCC信號，用于控制偏移補償或當(dāng)其用于替代轉(zhuǎn)發(fā)時鐘接收機生成主時鐘時控制數(shù)據(jù)接收機中的CTLE電路。
[0040]圖7示出了可以用于在時鐘失效備援模式中生成主時鐘的數(shù)據(jù)通道(信道)接收機。例如，在一些失效備援模式中，當(dāng)轉(zhuǎn)發(fā)時鐘無論任何原因不可用時，該系統(tǒng)可以將其自身重新配置成轉(zhuǎn)而在數(shù)據(jù)通道中的一個上發(fā)送時鐘以便維持操作性。
[0041]圖7的數(shù)據(jù)接收機具有與時鐘接收機類似的前端，除了作為其主要功能為接收數(shù)據(jù)的接收機之外，其還具有可切換地可接合的DC耦合能力，用于將從ESD元件接收的差分?jǐn)?shù)據(jù)信號提供給其CTLE 712。然而，在所描述的實施例中，其還包括耦合電容(CC)，當(dāng)用于失效備援模式中的時鐘時，CC可以被切換替代DC耦合線路。
[0042]數(shù)據(jù)接收機電路通常包括CTLE，正如此處CTLE 712的情況。從此處，針對于數(shù)據(jù)接收機功能，該接收機具有采樣/保持電路713、714和VOC 717、718，用于提供雙泵的、180度異相位數(shù)據(jù)信號數(shù)據(jù)270和數(shù)據(jù)90。然而，針對于時鐘失效備援功能，接收機電路還包括在CTLE 712之后從差分路徑分接出的時鐘放大器716。將時鐘放大器的輸出提供回時鐘接收機電路(圖4)，使得可以利用如上所討論的經(jīng)補償?shù)恼伎毡葋韺r鐘接收機電路進行控制。在所描述的實施例中，時鐘放大器輸出被提供給復(fù)用器414的失效備援Clk輸入端。與此同時，來自控制邏輯410 (圖4)的失效備援DCC信號耦合到CTLE 712，以針對時鐘失效備援模式閉合占空比控制環(huán)路。
[0043]因此，利用這種實施方式，DCC碼字被發(fā)送到數(shù)據(jù)通道CTLE中，用于恰好在來源處(靠近失效備援時鐘填充)進行占空比校正，以減少任何抖動放大下行流。另外，在所描述的實施例中，時鐘可以在被發(fā)送給復(fù)用器414之前由Clk放大器716恢復(fù)成“全軌的(full-rail)，，。
[0044](注意，在這個實施例中，CTLE712具有偏移補償特征，使得控制邏輯410能夠控制其偏移，并且因此控制其占空比。應(yīng)該了解的是，在其它實施例中，偏移控制可以在不同的時鐘或電路中實現(xiàn)。沿著該思路，在一些實施例中，甚至可以不使用CTLE，例如可以采用不同類型的濾波器或者根本不采用濾波器。)
[0045]在前面的描述中，已經(jīng)給出了大量具體細(xì)節(jié)。但是，應(yīng)該理解的是，本發(fā)明的實施例可以不用這些具體細(xì)節(jié)來實踐。在其它實例中，沒有具體示出公知的電路、結(jié)構(gòu)和技術(shù)以避免模糊對說明書的理解。出于這種考慮，“一個實施例”、“實施例”、“示例性實施例”、“各種實施例”等引用術(shù)語指示這樣描述的本發(fā)明的實施例可以包括特定屬性、結(jié)構(gòu)、特征，但是并不是每個實施例都需要包括這些特定屬性、結(jié)構(gòu)或特征。此外，一些實施例可以有針對其它實施例描述的一些或全部屬性或沒有屬性。
[0046]在前面的描述和下面的權(quán)利要求中，下面的術(shù)語應(yīng)該如下解釋:可以使用術(shù)語“耦合的”和“連接的”以及它們的衍生物。應(yīng)該理解的是，這些術(shù)語相互并不表示同義。而是，在特定實施例中，“連接的”用于指示兩個或多個元件相互處于直接的物理或電的聯(lián)系中?！榜詈系摹庇糜谥甘緝蓚€或多個元件相互協(xié)作或交互，但是他們可以處于直接物理或電的聯(lián)系中，也可以不聯(lián)系。
[0047]術(shù)語“PMOS晶體管”指的是P溝道金屬氧化物場效應(yīng)晶體管。同理，“NM0S晶體管”指的是N溝道金屬氧化物場效應(yīng)晶體管。應(yīng)該了解的是，無論何時使用術(shù)語:“M0S晶體管”、“NM0S晶體管”或“PMOS晶體管”，除非明確指明或由它們的使用特性指明，否則它們以示例性的方式使用。它們包含MOS設(shè)備的不同變形，包括具有不同VT、材料類型、絕緣層、門配置的設(shè)備，這里只提到了一些。此外，除非具體引用MOS或其它，否則術(shù)語晶體管可以包括其它適當(dāng)?shù)木w管類型，例如，結(jié)型場效應(yīng)晶體管、雙極結(jié)型晶體管、金屬半導(dǎo)體FET和各種類型的三維晶體管、MOS等等現(xiàn)在已知或還未開發(fā)出來的晶體管。
[0048]本發(fā)明并不僅限于所描述的實施例，而是可以用所附權(quán)利要求的精神和范圍內(nèi)的修改和變化來實踐。例如，應(yīng)該了解的是，本發(fā)明適合于使用所有類型的半導(dǎo)體集成電路(“1C”)芯片。這些IC芯片的示例包括但并不僅限于處理器、控制器、芯片集合組件、可編程邏輯陣列(PLA)、存儲器芯片、網(wǎng)絡(luò)芯片等等。
[0049]應(yīng)該了解的是，在一些附圖中，信號傳導(dǎo)線路是用線來代表的。有些可能粗一些用于指示更多的組成信號路徑，其具有多個標(biāo)簽用于指示多個組成信號路徑，和/或在一個或多個端點處具有箭頭用于指示主要信息流方向。但是，這不應(yīng)該以限制性的方式來解釋。而是，這些添加的細(xì)節(jié)可以結(jié)合一個或多個實施例一起使用以便于更容易地理解電路。任何代表性的信號線路，無論是否有額外的信息，可以實際上包括可以在多個方向上傳播的一個或多個信號并且可以用任何適當(dāng)類型的信號方案來實現(xiàn)，例如用差分對、光纖和/或支持信號的線路實現(xiàn)的數(shù)字或模擬線路。
[0050]應(yīng)該了解的是，示例性尺寸/模型/值/范圍已經(jīng)給出，但是本發(fā)明并不僅限于這些相同的值。隨著制造技術(shù)(例如，光蝕刻技術(shù))日益成熟，可以預(yù)期能夠制造尺寸更小的設(shè)備。另外，為了簡化解釋說明和討論也為了不使本發(fā)明變得模糊，附圖中可能沒有示出公知的到IC芯片和其它組件的接電/接地連接。此外，為了避免使本發(fā)明變得模糊以方框圖的形式示出了排列，并且還要考慮到關(guān)于這些方框圖的排列的具體實現(xiàn)高度依賴于本發(fā)明實現(xiàn)的平臺，即，這些具體細(xì)節(jié)應(yīng)該在本領(lǐng)域的技術(shù)人員的掌握范圍內(nèi)。為了描述本發(fā)明的示例性實施例提出了具體細(xì)節(jié)(例如，電路)，對于本領(lǐng)域的技術(shù)人員顯而易見的是，本發(fā)明可以不用這些具體細(xì)節(jié)或用它們的變形來實現(xiàn)。因此可以將本說明書看作示例性的而非限制性的。
【權(quán)利要求】
1.一種芯片，包括: 偏移補償電路，其用以調(diào)整差分時鐘中的偏移，其中，基于所述差分時鐘中的偏移對所述偏移補償電路進行數(shù)字化控制； 差分放大器，其用于從所述偏移補償電路接收所調(diào)節(jié)的差分時鐘；以及 復(fù)用器，其耦合到所述差分放大器以接收從所述差分放大器輸出的主時鐘信號。
2.如權(quán)利要求1所述的芯片，其中，所述差分時鐘是來自另一個芯片的轉(zhuǎn)發(fā)時鐘。
3.如權(quán)利要求1所述的芯片，其中，所述偏移補償電路被放置在所述放大器和電觸點之間，用于從所述芯片接收所述時鐘。
4.如權(quán)利要求1所述的芯片，其中，所述偏移補償電路是活動濾波器電路的一部分。
5.如權(quán)利要求4所述的芯片，其中，所述活動濾波器電路實現(xiàn)連續(xù)時間線性均衡器電路。
6.如權(quán)利要求1所述的芯片，包括: 可變偏移比較器，其用于接收所述差分時鐘的經(jīng)低通濾波的版本，以生成代表所述時鐘的占空比是高于還是低于閾值的數(shù)字值；以及 控制電路，其耦合在所述可變偏移比較器和所述偏移補償電路之間用以控制輸出時鐘占空比。
7.如權(quán)利要求6所述的芯片，其中，所述占空比閾值是50%。
8.如權(quán)利要求1所述的芯片，包括: 開關(guān)，其用于接收要用作所述差分時鐘的失效備援時鐘。
9.一種芯片,包括: 差分放大器，其具有用以接收差分時鐘的輸入端和用以提供經(jīng)占空比調(diào)整的時鐘的輸出端； 偏移調(diào)整電路，其耦合在所述輸入端和所述輸出端之間，所述偏移調(diào)整電路包括具有自偏移校正的可變偏移比較器(VOC)、具有耦合到所述差分放大器的所述輸入端的輸出端的差分偏移補償(DOC)電路、以及耦合在所述VOC和DOC之間用以控制輸出時鐘占空比的控制電路；以及 復(fù)用器，其耦合到所述差分放大器以接收從所述差分放大器輸出的主時鐘信號。
10.如權(quán)利要求9所述的芯片，其中，所述差分時鐘是來自另一個芯片的轉(zhuǎn)發(fā)時鐘。
11.如權(quán)利要求9所述的芯片，其中，所述偏移補償電路被放置在所述放大器和電觸點之間用于從所述芯片接收所述時鐘。
12.如權(quán)利要求9所述的芯片，其中，所述偏移補償電路是活動濾波器電路的一部分。
13.如權(quán)利要求12所述的芯片，其中，所述活動濾波器電路實現(xiàn)連續(xù)時間線性均衡器電路。
14.如權(quán)利要求9所述的芯片，其中，所述VOC被用以接收所述差分時鐘的經(jīng)低通濾波的版本，以生成代表所述時鐘的占空比是高于還是低于閾值的數(shù)字值。
15.如權(quán)利要求14所述的芯片，其中，所述占空比閾值是50%。
16.如權(quán)利要求9所述的芯片，包括: 開關(guān)，其用于接收要用作所述差分時鐘的失效備援時鐘。
【文檔編號】H03F3/45GK204131471SQ201320689606
【公開日】2015年1月28日 申請日期:2012年12月31日 優(yōu)先權(quán)日:2011年12月30日
【發(fā)明者】E·羅伊特曼, M·納加拉簡, P·R·溫帕達 申請人:英特爾公司