多通道信號同步采集系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型公開了一種多通道信號同步采集系統(tǒng)，本系統(tǒng)包括至少兩路信號采集通道、重采樣模塊、PLL時鐘模塊和FIFO緩沖存儲模塊，信號采集通道包括依次連接的模數(shù)轉(zhuǎn)換模塊、隔離模塊、接口模塊和數(shù)據(jù)緩沖模塊，晶體振蕩模塊為模數(shù)轉(zhuǎn)換模塊提供時鐘驅(qū)動，各信號采集通道的數(shù)據(jù)緩沖模塊輸出端連接重采樣模塊輸入端，PLL時鐘模塊輸出端連接重采樣模塊的時鐘輸入端，重采樣模塊按照PLL時鐘模塊的采樣頻率對各信號采集通道的數(shù)據(jù)緩沖模塊數(shù)據(jù)進(jìn)行重新采樣，重采樣模塊的輸出端連接FIFO緩沖存儲模塊輸入端，F(xiàn)IFO緩沖存儲模塊輸出同步信號數(shù)據(jù)。本系統(tǒng)實(shí)現(xiàn)多通道信號的同步采集，適合一般多通道信號的同步傳輸，保證后續(xù)的信號處理。
【專利說明】多通道信號同步采集系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種多通道信號同步采集系統(tǒng)。
【背景技術(shù)】
[0002]在多個通道信號采集時，由于各個采集通道的模數(shù)轉(zhuǎn)換器使用獨(dú)立的晶體振蕩電路控制信號采集時間，而晶體振蕩電路由于制造工藝的誤差以及環(huán)境溫度的影響，并不能完全保證長時間同步振蕩，會隨著時間發(fā)生振蕩頻率漂移，造成各個通道的模數(shù)轉(zhuǎn)換器不能長時間同步采集信號，導(dǎo)致多通道信號異步，影響后續(xù)的信號處理。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型所要解決的技術(shù)問題是提供一種多通道信號同步采集系統(tǒng)，本系統(tǒng)可實(shí)現(xiàn)多通道信號的同步采集，克服由于器件制造工藝誤差、溫度影響等原因造成各通道難以長時間同步采集信號的缺陷，適合一般多通道信號的同步采集，保證了后續(xù)的信號處理。
[0004]為解決上述技術(shù)問題，本實(shí)用新型多通道信號同步采集系統(tǒng)包括至少兩路信號采集通道、重采樣模塊、PLL時鐘模塊和FIFO緩沖存儲模塊，所述信號采集通道包括模數(shù)轉(zhuǎn)換模塊、晶體振蕩模塊、隔離模塊、接口模塊和數(shù)據(jù)緩沖模塊，多路調(diào)理后的模擬信號分別輸入到各信號采集通道的模數(shù)轉(zhuǎn)換模塊輸入端，所述晶體振蕩模塊輸出端連接所述模數(shù)轉(zhuǎn)換模塊的時鐘輸入端并為模數(shù)轉(zhuǎn)換模塊提供時鐘驅(qū)動，所述模數(shù)轉(zhuǎn)換模塊輸出端連接所述隔離模塊輸入端，所述隔離模塊輸出端連接所述接口模塊輸入端，所述接口模塊輸出端連接所述數(shù)據(jù)緩沖模塊輸入端，各信號采集通道的數(shù)據(jù)緩沖模塊輸出端連接所述重采樣模塊的輸入端，所述PLL時鐘模塊輸出端連接所述重采樣模塊的時鐘輸入端，所述重采樣模塊按照所述PLL時鐘模塊的采樣頻率對各信號采集通道的數(shù)據(jù)緩沖模塊數(shù)據(jù)進(jìn)行重新采樣，所述重采樣模塊的輸出端連接所述FIFO緩沖存儲模塊輸入端，所述FIFO緩沖存儲模塊輸出同步信號數(shù)據(jù)。
[0005]進(jìn)一步，所述各信號采集通道的晶體振蕩模塊的時鐘頻率根據(jù)信號采樣頻率和所述模數(shù)轉(zhuǎn)換模塊的轉(zhuǎn)換頻率確定。
[0006]進(jìn)一步，所述各信號采集通道的模數(shù)轉(zhuǎn)換模塊輸入模擬信號、輸出數(shù)字信號，輸出數(shù)字信號是串行SPI總線輸出、串行I2S總線輸出或并行總線輸出，所述各信號采集通道的接口模塊接受數(shù)據(jù)的方式與所述模數(shù)轉(zhuǎn)換模塊輸出數(shù)字信號的總線形式匹配。
[0007]進(jìn)一步，所述各信號采集通道的隔離模塊是數(shù)字隔離模塊并采用光隔離、磁隔離或電容隔離電路。
[0008]進(jìn)一步，所述各信號采集通道的數(shù)據(jù)緩沖模塊僅緩沖一次信號數(shù)據(jù)，所述信號數(shù)據(jù)的長度根據(jù)輸入信號范圍以及所述模數(shù)轉(zhuǎn)換模塊的位數(shù)是8位、16位或24位數(shù)字信號。
[0009]進(jìn)一步，上述PLL時鐘模塊給所述重采樣模塊提供精確的采樣頻率時鐘，所述重采樣模塊在每個采樣時鐘周期，同時對各信號采集通道的數(shù)據(jù)緩沖模塊的緩沖數(shù)據(jù)進(jìn)行采樣，按順序?qū)⒏鱾€緩沖數(shù)據(jù)連接起來形成同步數(shù)據(jù)。[0010]進(jìn)一步，所述各信號采集通道的接口模塊、數(shù)據(jù)緩沖模塊以及重采樣模塊、FIFO緩沖存儲模塊是分立數(shù)字電路或可編程邏輯門陣列。
[0011]由于本實(shí)用新型多通道信號同步采集系統(tǒng)采用了上述技術(shù)方案，即本系統(tǒng)包括至少兩路信號采集通道、重采樣模塊、PLL時鐘模塊和FIFO緩沖存儲模塊，信號采集通道包括依次連接的模數(shù)轉(zhuǎn)換模塊、隔離模塊、接口模塊和數(shù)據(jù)緩沖模塊，晶體振蕩模塊為模數(shù)轉(zhuǎn)換模塊提供時鐘驅(qū)動，各信號采集通道的數(shù)據(jù)緩沖模塊輸出端連接重采樣模塊輸入端，PLL時鐘模塊輸出端連接重采樣模塊的時鐘輸入端，重采樣模塊按照PLL時鐘模塊的采樣頻率對各信號采集通道的數(shù)據(jù)緩沖模塊數(shù)據(jù)進(jìn)行重新采樣，重采樣模塊的輸出端連接FIFO緩沖存儲模塊輸入端，F(xiàn)IFO緩沖存儲模塊輸出同步信號數(shù)據(jù)。本系統(tǒng)可實(shí)現(xiàn)多通道信號的同步采集，克服由于器件制造工藝誤差、溫度影響等原因造成各通道難以長時間同步采集信號的缺陷，適合一般多通道信號的同步采集，保證了后續(xù)的信號處理。
【專利附圖】

【附圖說明】
[0012]下面結(jié)合附圖和實(shí)施方式對本實(shí)用新型作進(jìn)一步的詳細(xì)說明:
[0013]圖1為本實(shí)用新型多通道信號同步采集系統(tǒng)的原理框圖。
【具體實(shí)施方式】
[0014]如圖1所示，本實(shí)用新型多通道信號同步采集系統(tǒng)包括至少兩路信號采集通道1、重采樣模塊2、PLL時鐘模塊3和FIFO緩沖存儲模塊4，所述信號采集通道I包括模數(shù)轉(zhuǎn)換模塊11、晶體振蕩模塊12、隔離模塊13、接口模塊14和數(shù)據(jù)緩沖模塊15，多路調(diào)理后的模擬信號分別輸入到各信號采集通道I的模數(shù)轉(zhuǎn)換模塊11輸入端，所述晶體振蕩模塊12輸出端連接所述模數(shù)轉(zhuǎn)換模塊11的時鐘輸入端并為模數(shù)轉(zhuǎn)換模塊11提供時鐘驅(qū)動，所述模數(shù)轉(zhuǎn)換模塊11輸出端連接所述隔離模塊13輸入端，所述隔離模塊13輸出端連接所述接口模塊14輸入端，所述接口模塊14輸出端連接所述數(shù)據(jù)緩沖模塊15輸入端，各信號采集通道I的數(shù)據(jù)緩沖模塊15輸出端連接所述重采樣模塊2的輸入端，所述PLL時鐘模塊3輸出端連接所述重采樣模塊2的時鐘輸入端，所述重采樣模塊2按照所述PLL時鐘模塊3的采樣頻率對各信號采集通道I的數(shù)據(jù)緩沖模塊15數(shù)據(jù)進(jìn)行重新采樣，所述重采樣模塊2的輸出端連接所述FIFO緩沖存儲模塊4輸入端，所述FIFO緩沖存儲模塊4輸出同步信號數(shù)據(jù)。
[0015]進(jìn)一步，所述各信號采集通道I的晶體振蕩模塊12的時鐘頻率根據(jù)信號采樣頻率和所述模數(shù)轉(zhuǎn)換模塊11的轉(zhuǎn)換頻率確定。
[0016]進(jìn)一步，所述各信號采集通道I的模數(shù)轉(zhuǎn)換模塊11輸入模擬信號、輸出數(shù)字信號，輸出數(shù)字信號是串行SPI總線輸出、串行I2S總線輸出或并行總線輸出，所述各信號采集通道I的接口模塊14接受數(shù)據(jù)的方式與所述模數(shù)轉(zhuǎn)換模塊11輸出數(shù)字信號的總線形式匹配。
[0017]進(jìn)一步，所述各信號采集通道I的隔離模塊13是數(shù)字隔離模塊并采用光隔離、磁隔離或電容隔離電路。
[0018]進(jìn)一步，所述各信號采集通道I的數(shù)據(jù)緩沖模塊15僅緩沖一次信號數(shù)據(jù)，所述信號數(shù)據(jù)的長度根據(jù)輸入信號范圍以及所述模數(shù)轉(zhuǎn)換模塊11的位數(shù)是8位、16位或24位數(shù)
字信號。[0019]進(jìn)一步，上述PLL時鐘模塊3給所述重采樣模塊2提供精確的采樣頻率時鐘，所述重采樣模塊2在每個采樣時鐘周期，同時對各信號采集通道I的數(shù)據(jù)緩沖模塊15的緩沖數(shù)據(jù)進(jìn)行采樣，按順序?qū)⒏鱾€緩沖數(shù)據(jù)連接起來形成同步數(shù)據(jù)。
[0020]進(jìn)一步，所述各信號采集通道I的接口模塊14、數(shù)據(jù)緩沖模塊15以及重采樣模塊
2、FIFO緩沖存儲模塊4是分立數(shù)字電路或可編程邏輯門陣列。
[0021]本系統(tǒng)中多路調(diào)理后的模擬信號分別輸入到各信號采集通道的模數(shù)轉(zhuǎn)換模塊輸入端，晶體振蕩模塊為模數(shù)轉(zhuǎn)換模塊提供時鐘驅(qū)動，晶體振蕩頻率根據(jù)采樣頻率和模數(shù)轉(zhuǎn)換模塊的轉(zhuǎn)換頻率來確定；模數(shù)轉(zhuǎn)換模塊將模擬信號轉(zhuǎn)換為數(shù)字信號，并輸出到隔離模塊的輸入端，隔離模塊實(shí)現(xiàn)信號采集通道與控制電路之間的電氣隔離，隔離模塊的輸出端連接到接口模塊的輸入端，接口模塊根據(jù)模數(shù)轉(zhuǎn)換模塊的輸出總線類型可以是串行SPI總線、串行I2S總或并行總線，接口模塊將接收到的數(shù)據(jù)存入數(shù)據(jù)緩沖模塊，數(shù)據(jù)緩沖模塊僅緩沖一次數(shù)據(jù)，由PLL時鐘模塊驅(qū)動的重采樣模塊按照采樣頻率對所有信號采集通道的緩沖數(shù)據(jù)進(jìn)行同時刻采樣，重采樣模塊將從各個信號采集通道重采樣得到的數(shù)據(jù)順序組成一個大的同步數(shù)據(jù)，然后存入FIFO緩沖存儲模塊，F(xiàn)IFO緩沖存儲模塊根據(jù)后續(xù)處理電路的要求，輸出同步后的各個信號采集通道的采集數(shù)據(jù)，從而完成多通道信號的同步采集。本系統(tǒng)能夠克服驅(qū)動模數(shù)轉(zhuǎn)換模塊的晶體振蕩模塊的晶振漂移引起的不能長時間同步采集信號的缺陷，實(shí)現(xiàn)多通道信號的長時間同步采集，保證了后續(xù)的信號處理。
【權(quán)利要求】
1.一種多通道信號同步采集系統(tǒng)，其特征在于:本系統(tǒng)包括至少兩路信號采集通道、重采樣模塊、PLL時鐘模塊和FIFO緩沖存儲模塊，所述信號采集通道包括模數(shù)轉(zhuǎn)換模塊、晶體振蕩模塊、隔離模塊、接口模塊和數(shù)據(jù)緩沖模塊，多路調(diào)理后的模擬信號分別輸入到各信號采集通道的模數(shù)轉(zhuǎn)換模塊輸入端，所述晶體振蕩模塊輸出端連接所述模數(shù)轉(zhuǎn)換模塊的時鐘輸入端并為模數(shù)轉(zhuǎn)換模塊提供時鐘驅(qū)動，所述模數(shù)轉(zhuǎn)換模塊輸出端連接所述隔離模塊輸入端，所述隔離模塊輸出端連接所述接口模塊輸入端，所述接口模塊輸出端連接所述數(shù)據(jù)緩沖模塊輸入端，各信號采集通道的數(shù)據(jù)緩沖模塊輸出端連接所述重采樣模塊的輸入端，所述PLL時鐘模塊輸出端連接所述重采樣模塊的時鐘輸入端，所述重采樣模塊按照所述PLL時鐘模塊的采樣頻率對各信號采集通道的數(shù)據(jù)緩沖模塊數(shù)據(jù)進(jìn)行重新采樣，所述重采樣模塊的輸出端連接所述FIFO緩沖存儲模塊輸入端，所述FIFO緩沖存儲模塊輸出同步信號數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的多通道信號同步采集系統(tǒng)，其特征在于:所述各信號采集通道的晶體振蕩模塊的時鐘頻率根據(jù)信號采樣頻率和所述模數(shù)轉(zhuǎn)換模塊的轉(zhuǎn)換頻率確定。
3.根據(jù)權(quán)利要求1或2所述的多通道信號同步采集系統(tǒng)，其特征在于:所述各信號采集通道的模數(shù)轉(zhuǎn)換模塊輸入模擬信號、輸出數(shù)字信號，輸出數(shù)字信號是串行SPI總線輸出、串行I2S總線輸出或并行總線輸出，所述各信號采集通道的接口模塊接受數(shù)據(jù)的方式與所述模數(shù)轉(zhuǎn)換模塊輸出數(shù)字信號的總線形式匹配。
4.根據(jù)權(quán)利要求3所述的多通道信號同步采集系統(tǒng)，其特征在于:所述各信號采集通道的隔離模塊是數(shù)字隔離模塊并采用光隔離、磁隔離或電容隔離電路。
5.根據(jù)權(quán)利要求3所述的多通道信號同步采集系統(tǒng)，其特征在于:所述各信號采集通道的數(shù)據(jù)緩沖模塊僅緩沖一次信號數(shù)據(jù)，所述信號數(shù)據(jù)的長度根據(jù)輸入信號范圍以及所述模數(shù)轉(zhuǎn)換模塊的位數(shù)是8位、16位或24位數(shù)字信號。
6.根據(jù)權(quán)利要求3所述的多通道信號同步采集系統(tǒng)，其特征在于:所述PLL時鐘模塊給所述重采樣模塊提供精確的采樣頻率時鐘，所述重采樣模塊在每個采樣時鐘周期，同時對各信號采集通道的數(shù)據(jù)緩沖模塊的緩沖數(shù)據(jù)進(jìn)行采樣，按順序?qū)⒏鱾€緩沖數(shù)據(jù)連接起來形成同步數(shù)據(jù)。
7.根據(jù)權(quán)利要求3所述的多通道信號同步采集系統(tǒng)，其特征在于:所述各信號采集通道的接口模塊、數(shù)據(jù)緩沖模塊以及重采樣模塊、FIFO緩沖存儲模塊是分立數(shù)字電路或可編程邏輯門陣列。
【文檔編號】H03M1/54GK203661045SQ201320834516
【公開日】2014年6月18日 申請日期:2013年12月18日 優(yōu)先權(quán)日:2013年12月18日
【發(fā)明者】邵俊紅 申請人:上海寶鋼工業(yè)技術(shù)服務(wù)有限公司