国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      相位混合電路、以及包括相位混合電路的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)的制作方法

      文檔序號(hào):7544912閱讀:249來源:國知局
      相位混合電路、以及包括相位混合電路的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)的制作方法
      【專利摘要】一種相位混合電路包括第一混合單元,其被配置成以預(yù)定比例來混合第一與第二時(shí)鐘的相位,且產(chǎn)生第一混合信號(hào);第二混合單元,其被配置成以預(yù)定比例來混合第一時(shí)鐘的反向信號(hào)的相位與第二時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第二混合信號(hào);以及輸出單元,其被配置成基于該第一和第二混合信號(hào)來產(chǎn)生輸出信號(hào)。
      【專利說明】相位混合電路、以及包括相位混合電路的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)
      [0001]相關(guān)申請(qǐng)的交叉引用
      [0002]本申請(qǐng)要求2013年8月20日提交的申請(qǐng)?zhí)枮?0-2013-0098625的韓國專利申請(qǐng)的優(yōu)先權(quán),其全部內(nèi)容通過引用合并于此。

      【技術(shù)領(lǐng)域】
      [0003]各種實(shí)施例涉及一種半導(dǎo)體裝置,尤其是涉及一種混合時(shí)鐘的相位的相位混合電路、以及包括相位混合電路的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)。

      【背景技術(shù)】
      [0004]一般而言,半導(dǎo)體裝置被配置成與時(shí)鐘同步地操作。為了精確地執(zhí)行各種復(fù)雜操作或精確地在彼此電耦接的器件之間執(zhí)行通信,半導(dǎo)體裝置使用時(shí)鐘來校正其相位。通過混合具有不同相位的多個(gè)時(shí)鐘的相位,可以校正時(shí)鐘的相位。
      [0005]圖1是示意性示出傳統(tǒng)相位混合電路10的配置的圖。在圖1中,相位混合電路10包括第一驅(qū)動(dòng)器11、第二驅(qū)動(dòng)器12、以及輸出單元13。第一驅(qū)動(dòng)器11響應(yīng)于控制信號(hào)C0DE〈1:n>和反向控制信號(hào)C0DEB〈1:n>而改變第一時(shí)鐘CLK1的相位,且將輸出提供至輸出節(jié)點(diǎn)N1。第二驅(qū)動(dòng)器12響應(yīng)于控制信號(hào)C0DE〈1:n>和反向控制信號(hào)C0DEB〈1:n>而改變第二時(shí)鐘CLK2的相位,且將輸出提供至輸出節(jié)點(diǎn)N1。輸出單元13從來自第一驅(qū)動(dòng)器11和第二驅(qū)動(dòng)器12的輸出產(chǎn)生輸出信號(hào)ΜΙΧ0。
      [0006]第一和第二驅(qū)動(dòng)器11和12中的每個(gè)包括多個(gè)如圖2所示的開關(guān)反向器20。圖2示出可以包括在第一驅(qū)動(dòng)器11中的開關(guān)反向器20。開關(guān)反向器20包括第一開關(guān)晶體管21、第二開關(guān)晶體管22、以及反向部23。第一開關(guān)晶體管21由PM0S晶體管構(gòu)成且接收反向控制信號(hào)C0DEB〈n>。第二開關(guān)晶體管22由NM0S晶體管構(gòu)成且接收控制信號(hào)C0DE〈n>。反向部23可以當(dāng)?shù)谝缓偷诙_關(guān)晶體管21和22導(dǎo)通時(shí)反向第一時(shí)鐘CLK1,并輸出一輸出。
      [0007]第一驅(qū)動(dòng)器11的開關(guān)反向器分別通過第一開關(guān)晶體管來接收反向控制信號(hào)C0DEB<1:n>,且分別通過第二開關(guān)晶體管來接收控制信號(hào)C0DE〈1:n>。開關(guān)反向器的反向部可以共同地接收第一時(shí)鐘CLK1且可以彼此并聯(lián)地電耦接。同樣地,第二驅(qū)動(dòng)器12的開關(guān)反向器分別通過第一開關(guān)晶體管來接收控制信號(hào)C0DE〈1:n>,且分別通過第二開關(guān)晶體管來接收反向控制信號(hào)C0DEB〈1:n>。開關(guān)反向器的反向部可以共同地接收第二時(shí)鐘CLK2且可以彼此并聯(lián)地電耦接。
      [0008]在相位混合電路10中,輸出信號(hào)ΜΙΧ0的占空比在某些情況下不是固定的。缺乏輸出信號(hào)ΜΙΧ0的固定占空比可能是因處理特性所致。例如,當(dāng)處理特性使得NM0S晶體管以不同于PM0S晶體管的步調(diào)操作時(shí),輸出信號(hào)ΜΙΧ0的占空比相比于NM0S晶體管和PM0S晶體管具有相同處理特性時(shí)可能增加或減少。
      [0009]圖3是示出傳統(tǒng)相位混合電路的操作的時(shí)序圖。圖3提出的實(shí)例為第一和第二驅(qū)動(dòng)器11和12中的每個(gè)包括四個(gè)開關(guān)反向器,且第一和第二時(shí)鐘CLK1和CLK2的相位以3:1的比例來混合。在圖3中,情況A示出當(dāng)NMOS晶體管和PMOS晶體管的處理特性相同時(shí)的輸出信號(hào)的波形。情況B示出當(dāng)NMOS晶體管具有比PMOS晶體管慢的處理特性時(shí)的輸出信號(hào)的波形。情況C示出當(dāng)NMOS晶體管具有比PMOS晶體管快的處理特性時(shí)的輸出信號(hào)的波形。
      [0010]在情況B中,當(dāng)?shù)谝粫r(shí)鐘CLK1具有高電平且第二時(shí)鐘CLK2具有低電平時(shí),以3:1的混合比來混合第一時(shí)鐘CLK1與第二時(shí)鐘CLK2。然而,由于NM0S晶體管的操作相對(duì)較慢,因此實(shí)際混合比約為2.4:1,而當(dāng)?shù)谝粫r(shí)鐘CLK1具有低電平且第二時(shí)鐘CLK2具有高電平時(shí)的實(shí)際混合比約為3.6:1。因此,相比于A的情況輸出信號(hào)具有延遲的上升時(shí)間和提早的下降時(shí)間。于是,發(fā)生較低的占空比失真。
      [0011]在情況C中,當(dāng)?shù)谝粫r(shí)鐘CLK1具有高電平且第二時(shí)鐘CLK2具有低電平時(shí),以3:1的混合比來混合第一時(shí)鐘CLK1與第二時(shí)鐘CLK2。然而,由于NM0S晶體管的操作相對(duì)較快,因此實(shí)際混合比約為3.6:1,而當(dāng)?shù)谝粫r(shí)鐘CLK1具有低電平且第二時(shí)鐘CLK2具有高電平時(shí)的實(shí)際混合比約為2.4:1。因此,相比于A的情況,輸出信號(hào)具有提早的上升時(shí)間和延遲的下降時(shí)間。于是,發(fā)生較高的占空比失真。


      【發(fā)明內(nèi)容】

      [0012]本文說明一種能補(bǔ)償NM0S晶體管與PM0S晶體管之間處理特性差異且無論處理特性如何仍輸出具有精確占空比的時(shí)鐘信號(hào)的相位混合電路、以及包括此相位混合電路的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)。
      [0013]在本發(fā)明的實(shí)施例中,一種相位混合電路包括:第一混合單元,被配置成以預(yù)定比例來混合第一與第二時(shí)鐘的相位,且產(chǎn)生第一混合信號(hào);第二混合單元,被配置成預(yù)定比例來混合第一時(shí)鐘的反向信號(hào)與第二時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第二混合信號(hào);以及輸出單兀,被配置成基于第一和第二混合信號(hào)來產(chǎn)生輸出信號(hào)。
      [0014]在本發(fā)明的實(shí)施例中,一種相位混合電路包括:第一驅(qū)動(dòng)部,被配置成響應(yīng)于控制信號(hào)而改變第一時(shí)鐘的相位;第一補(bǔ)償驅(qū)動(dòng)部,被配置成響應(yīng)于控制信號(hào)而改變第一時(shí)鐘的反向信號(hào)的相位;第二驅(qū)動(dòng)部,被配置成響應(yīng)于控制信號(hào)而改變第二時(shí)鐘的相位;以及第二補(bǔ)償驅(qū)動(dòng)部,被配置成響應(yīng)于控制信號(hào)而改變第二時(shí)鐘的反向信號(hào)的相位,其中輸出信號(hào)基于第一和第二驅(qū)動(dòng)部以及第一和第二補(bǔ)償驅(qū)動(dòng)部的輸出來產(chǎn)生。
      [0015]在本發(fā)明的實(shí)施例中,一種半導(dǎo)體裝置包括:輸入時(shí)鐘產(chǎn)生單元,其被配置成接收輸入時(shí)鐘,且產(chǎn)生具有預(yù)定相位差的第一和第二時(shí)鐘;第一延遲線,被配置成響應(yīng)于延遲控制信號(hào)而延遲第一時(shí)鐘,并產(chǎn)生第一和第二延遲時(shí)鐘;第一相位混合單元,其被配置成響應(yīng)于控制信號(hào)而混合第一與第二延遲時(shí)鐘的相位并混合第一與第二延遲時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第一混合時(shí)鐘;第二延遲線,其被配置成響應(yīng)于延遲控制信號(hào)而延遲第二時(shí)鐘,并產(chǎn)生第三和第四延遲時(shí)鐘;第二相位混合單元,其被配置成響應(yīng)于控制信號(hào)而混合第三與第四延遲時(shí)鐘的相位并混合第三與第四延遲時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第二混合時(shí)鐘;以及多相位時(shí)鐘產(chǎn)生單元,其被配置成校正第一和第二混合時(shí)鐘的占空比,且產(chǎn)生多相位時(shí)鐘。
      [0016]在本發(fā)明的實(shí)施例中,一種半導(dǎo)體系統(tǒng)包括:主機(jī);存儲(chǔ)器;及控制器,其被配置成中繼主機(jī)與存儲(chǔ)器之間的通信,其中主機(jī)、存儲(chǔ)器及控制器使用第一時(shí)鐘來彼此通信,且主機(jī)、存儲(chǔ)器及控制器中的至少之一包括相位混合電路,且其中相位混合電路包括:第一混合單元,被配置成以預(yù)定比例來混合第一時(shí)鐘的相位與相對(duì)于第一時(shí)鐘具有預(yù)定相位差的第二時(shí)鐘的相位,且產(chǎn)生第一混合信號(hào);第二混合單元,其被配置成以預(yù)定比例來混合第一時(shí)鐘的反向信號(hào)的相位與第二時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第二混合信號(hào);以及輸出單兀,其被配置成基于第一和第二混合信號(hào)來產(chǎn)生輸出信號(hào)。

      【專利附圖】

      【附圖說明】
      [0017]結(jié)合附圖來說明特征、方面、和實(shí)施例,其中:
      [0018]圖1是示意性示出傳統(tǒng)相位混合電路的配置的圖;
      [0019]圖2是示出傳統(tǒng)開關(guān)反向器的配置的圖;
      [0020]圖3是傳統(tǒng)相位混合電路的操作的時(shí)序圖,示出占空比隨混合時(shí)鐘的相位而改變;
      [0021]圖4是示意性示出依照本發(fā)明的實(shí)施例的相位混合電路的配置的圖;
      [0022]圖5是示出依照本發(fā)明的實(shí)施例的相位混合電路的操作的時(shí)序圖;
      [0023]圖6是示意性示出依照本發(fā)明的實(shí)施例的相位混合電路的配置的圖;
      [0024]圖7是示出依照本發(fā)明的實(shí)施例的延遲鎖定回路的配置的框圖;以及
      [0025]圖8是示出依照本發(fā)明的實(shí)施例的半導(dǎo)體系統(tǒng)的配置的框圖。

      【具體實(shí)施方式】
      [0026]在下文中,下面將通過示范實(shí)施例參考附圖來說明根據(jù)所發(fā)明實(shí)施例的相位混合電路、以及包括相位混合電路的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)。
      [0027]在圖4中,依照本發(fā)明的實(shí)施例的相位混合電路1包括第一混合單元110、第二混合單元120、以及輸出單元130。第一混合單元110接收第一時(shí)鐘CLK1和第二時(shí)鐘CLK2。第一混合單元110以預(yù)定比例來混合第一和第二時(shí)鐘CLK1和CLK2的相位,且第一混合單元110產(chǎn)生第一混合信號(hào)MIX1。第一混合單元110可以響應(yīng)于控制信號(hào)C0DE〈1:n>而以預(yù)定比例來混合第一和第二時(shí)鐘CLK1和CLK2的相位。
      [0028]第二混合單元120接收第一時(shí)鐘CLK1的反向信號(hào)CLK1B和第二時(shí)鐘CLK2的反向信號(hào)CLK2B。第二混合單元120以預(yù)定比例來混合第一和第二時(shí)鐘CLK1和CLK2的反向信號(hào)CLK1B和CLK2B的相位,且第二混合單元120產(chǎn)生第二混合信號(hào)MIX2。第二混合單元120可以響應(yīng)于控制信號(hào)C0DE〈1:n>而以預(yù)定比例來混合第一和第二時(shí)鐘CLK1和CLK2的反向信號(hào)CLK1B和CLK2B的相位。輸出單元130可以被配置成接收第一混合信號(hào)MIX1和第二混合信號(hào)MIX2且基于第一和第二混合信號(hào)MIX1和MIX2來產(chǎn)生輸出信號(hào)CLK0??梢酝ㄟ^控制電路(未示出)來輸入控制信號(hào)C0DE〈1:n>且控制信號(hào)C0DE〈1:n>可以包括多個(gè)碼信號(hào)。
      [0029]第一混合單元110包括第一和第二驅(qū)動(dòng)部111和112。第一驅(qū)動(dòng)部111可以被配置成接收第一時(shí)鐘CLK1且響應(yīng)于控制信號(hào)C0DE〈1:n>而改變第一時(shí)鐘CLK1的相位。第一驅(qū)動(dòng)部111可以包含多個(gè)開關(guān)反向器。第一驅(qū)動(dòng)部111可以包括對(duì)應(yīng)于控制信號(hào)C0DE〈1:n>的數(shù)量的開關(guān)反向器的數(shù)量。可以響應(yīng)于控制信號(hào)C0DE〈1:n>的數(shù)量而確定構(gòu)成第一驅(qū)動(dòng)部ill的使能開關(guān)反向器的數(shù)量。在一個(gè)實(shí)施例中,也可以通過通過經(jīng)由第一開關(guān)晶體管接收控制信號(hào)C0DE〈1:n>的反向信號(hào)C0DEB〈1:n>、和經(jīng)由第二開關(guān)晶體管接收控制信號(hào)C0DE〈1:n>來將開關(guān)反向器使能。隨著使能開關(guān)反向器的數(shù)量增加,第一時(shí)鐘CLK1的相位可以延遲得較少。隨著禁止開關(guān)反向器的數(shù)量增加,第一時(shí)鐘CLK1的相位可以延遲得較多。因此,第一驅(qū)動(dòng)部111可以通過響應(yīng)于控制信號(hào)C0DE〈1:n>而使能或禁止開關(guān)反向器來控制第一時(shí)鐘CLK1的相位被延遲的量。在一實(shí)例中,第一開關(guān)晶體管指包括PMOS晶體管的開關(guān),且第二開關(guān)晶體管指包括NMOS晶體管的開關(guān)。
      [0030]第二驅(qū)動(dòng)部112可以被配置成接收第二時(shí)鐘CLK2且響應(yīng)于控制信號(hào)C0DE〈1:n>而改變第二時(shí)鐘CLK2的相位。類似于第一驅(qū)動(dòng)部111,第二驅(qū)動(dòng)部112可以包含多個(gè)開關(guān)反向器。第二驅(qū)動(dòng)部112的開關(guān)反向器可以通過第一開關(guān)晶體管來接收控制信號(hào)C0DE〈1:n>,且通過第二開關(guān)晶體管來接收控制信號(hào)C0DE〈1:n>的反向信號(hào)C0DEB〈1:n>。因此,第一驅(qū)動(dòng)部111的使能開關(guān)晶體管數(shù)量與第二驅(qū)動(dòng)部112的使能開關(guān)晶體管數(shù)量可能彼此成反比。例如,當(dāng)?shù)谝或?qū)動(dòng)部111和第二驅(qū)動(dòng)部112包括4個(gè)開關(guān)反向器時(shí),如果第一驅(qū)動(dòng)部111的開關(guān)反向器之中的3個(gè)開關(guān)反向器響應(yīng)于控制信號(hào)C0DE〈1:n>而被使能,則第二驅(qū)動(dòng)部112的開關(guān)反向器之中的1個(gè)開關(guān)反向器可以被使能。因此,第一和第二驅(qū)動(dòng)部111和112可以將第一和第二時(shí)鐘CLK1和CLK2的相位延遲不同的量,其中相位延遲可以依照控制信號(hào)C0DE〈1:n>。因此,第一和第二驅(qū)動(dòng)部111和112可以改變混合第一和第二時(shí)鐘CLK1和CLK2的相位所使用的比例。第一和第二驅(qū)動(dòng)部111和112的輸出在第一輸出節(jié)點(diǎn)NA被混合且被提供作為第一混合信號(hào)MIX1。
      [0031]第二混合單元120包括第三驅(qū)動(dòng)部121、第四驅(qū)動(dòng)部122、以及反向驅(qū)動(dòng)部123。第三驅(qū)動(dòng)部121和第四驅(qū)動(dòng)部122分別具有與第一驅(qū)動(dòng)部111和第二驅(qū)動(dòng)部112相同或?qū)嵸|(zhì)上相似的配置,且被配置成用相同或?qū)嵸|(zhì)上相似的方式來接收控制信號(hào)C0DE〈1:n>和控制信號(hào)C0DE〈1:n>的反向信號(hào)C0DEB〈1:n>。然而,第三驅(qū)動(dòng)部121接收第一時(shí)鐘CLK1的反向信號(hào)CLK1B,而第四驅(qū)動(dòng)部122接收第二時(shí)鐘CLK2的反向信號(hào)CLK2B。于是,第三驅(qū)動(dòng)部121可以響應(yīng)于控制信號(hào)C0DE〈1:n>而改變第一時(shí)鐘CLK1的反向信號(hào)CLK1B的相位并將輸出提供至第二輸出節(jié)點(diǎn)NB,且第四驅(qū)動(dòng)部122可以響應(yīng)于控制信號(hào)C0DE〈1:n>而改變第二時(shí)鐘CLK2的反向信號(hào)CLK2B的相位并將輸出提供至第二輸出節(jié)點(diǎn)NB。由于第三和第四驅(qū)動(dòng)部121和122針對(duì)與第一和第二時(shí)鐘CLK1和CLK2具有180°的相位差的反向信號(hào)CLK1B和CLK2B執(zhí)行相位混合操作,所以此可以實(shí)質(zhì)上與第一和第二驅(qū)動(dòng)部111和112之處理特性相反的處理特性來進(jìn)行針對(duì)第一和第二時(shí)鐘CLK1和CLK2的反向信號(hào)CLK1B和CLK2B的相位混合操作可以以實(shí)質(zhì)上與第一和第二驅(qū)動(dòng)部111和112的處理特性相反的處理特性來執(zhí)行。第三驅(qū)動(dòng)部121可以補(bǔ)償因第一驅(qū)動(dòng)部111中的處理特性所引起的占空比失真,且第四驅(qū)動(dòng)部122可以補(bǔ)償因第二驅(qū)動(dòng)部112中的處理特性所引起的占空比失真。因此,第三和第四驅(qū)動(dòng)部121和122分別用作針對(duì)第一和第二驅(qū)動(dòng)部111和112的補(bǔ)償驅(qū)動(dòng)部。在下文中,第三驅(qū)動(dòng)部也可以稱為第一補(bǔ)償驅(qū)動(dòng)部,且第四驅(qū)動(dòng)部也可以稱為第二補(bǔ)償驅(qū)動(dòng)部。因此,第三驅(qū)動(dòng)部和第一補(bǔ)償驅(qū)動(dòng)部可以指相同的組成元件,且第四驅(qū)動(dòng)部和第二補(bǔ)償驅(qū)動(dòng)部可以指相同的組成元件。反向驅(qū)動(dòng)部123被配置成將第三和第四驅(qū)動(dòng)部121和122的輸出反向且產(chǎn)生第二混合信號(hào)MIX2。
      [0032]輸出單元130被配置成接收第一混合信號(hào)MIX1和第二混合信號(hào)MIX2、以1:1的比例來混合第一和第二混合信號(hào)MIX1和MIX2的相位、且產(chǎn)生輸出信號(hào)CLKO。
      [0033]在圖4中,相位混合電路1還可以包括反向輸入單元140。反向輸入單元140可以被配置成接收第一和第二時(shí)鐘CLK1和CLK2、將第一和第二時(shí)鐘CLK1和CLK2反向、以及產(chǎn)生第一時(shí)鐘CLK1的反向信號(hào)CLK1B和第二時(shí)鐘CLK2的反向信號(hào)CLK2B。而且,相位混合電路1還可以包括延遲單元150。延遲單元150可以被配置成將第一混合信號(hào)MIX1延遲。第二混合單元120另外包括將第三和第四驅(qū)動(dòng)部121和122的輸出反向的反向驅(qū)動(dòng)部123,使得第二混合信號(hào)MIX2可以與第一混合信號(hào)MIX1混合。此外,當(dāng)考慮反向輸入單元140的設(shè)置時(shí),混合反向信號(hào)CLK1B和CLK2B的相位以產(chǎn)生第二混合信號(hào)MIX2所沿著的路徑的延遲時(shí)間長于混合第一和第二時(shí)鐘CLK1和CLK2的相位以產(chǎn)生第一混合信號(hào)MIX1所沿著的路徑的延遲時(shí)間。因此,相位混合電路1可以包括延遲單元150,用以實(shí)質(zhì)上等化因產(chǎn)生第一和第二混合信號(hào)MIX1和MIX2所沿著的路徑造成的延遲時(shí)間。雖然圖4繪示延遲單元150包括反向器,但延遲單元150可以包括最大地和/或精確地匹配因第一和第二混合信號(hào)MIX1和MIX2所沿著的路徑造成的延遲時(shí)間的開關(guān)反向器的配置。再者,反向輸入單元140可以由開關(guān)反向器配置。
      [0034]圖5是示出圖4的相位混合電路1的操作的圖。在圖5中,假設(shè)第一至第四驅(qū)動(dòng)部111、112、121和122中的每個(gè)包括4個(gè)開關(guān)反向器和具有比PM0S晶體管慢的處理特性的NM0S晶體管。而且,在圖5的實(shí)例中,以3:1的比例來混合第一和第二時(shí)鐘CLK1和CLK2。因此,響應(yīng)于控制信號(hào)C0DE〈1:n>,可以使能第一和第三驅(qū)動(dòng)部111和121中的每個(gè)的4個(gè)開關(guān)反向器之中的3個(gè)開關(guān)反向器且可以使能第二和第四驅(qū)動(dòng)部112和122中的每個(gè)的4個(gè)開關(guān)反向器之中的1個(gè)開關(guān)反向器。
      [0035]第一混合單元110產(chǎn)生第一混合信號(hào)MIX1,相比于一般情況A該第一混合信號(hào)MIX1具有較晚的上升時(shí)間和較早的下降時(shí)間。因此,第一混合信號(hào)MIX1具有比一般情況A短的占空比失真,其中一般情況的占空比可以當(dāng)作基準(zhǔn)。由于第二混合單元120對(duì)第一和第二時(shí)鐘CLK1和CLK2的反向信號(hào)CLK1B和CLK2B執(zhí)行相位混合操作,因此第二混合單元120可以產(chǎn)生具有與第一混合信號(hào)MIX1相反的占空比失真的第二混合信號(hào)MIX2。于是,第二混合信號(hào)MIX2具有比一般情況A長的占空比失真。輸出單元130以1:1的比例來混合第一和第二混合信號(hào)MIX1和MIX2,且產(chǎn)生輸出信號(hào)CLK0。因此,輸出信號(hào)CLK0可以是具有與一般情況A相同的占空比的信號(hào)。第一和第二混合單元110和120可以抵消因處理特性而發(fā)生的占空比失真。
      [0036]圖6是示意性示出依照本發(fā)明的實(shí)施例的相位混合電路2的配置的圖。在圖6中,相位混合電路2可以具有與圖4的相位混合電路1相同或?qū)嵸|(zhì)上相似的配置。相位混合電路2可以包括第一驅(qū)動(dòng)部211、第二驅(qū)動(dòng)部212、第一補(bǔ)償驅(qū)動(dòng)部221、第二補(bǔ)償驅(qū)動(dòng)部222、反向驅(qū)動(dòng)部223、輸出單元230、反向輸入單元240、以及延遲單元250。然而,第一驅(qū)動(dòng)部211和第二驅(qū)動(dòng)部212可以接收控制信號(hào)C0DE〈1: 2n>之中的奇數(shù)編號(hào)的碼C0DE〈1: 2η_1> (η是等于或大于2的整數(shù)),且第一補(bǔ)償驅(qū)動(dòng)部221和第二補(bǔ)償驅(qū)動(dòng)部222可以接收控制信號(hào)C0DE〈 1: 2η>之中的偶數(shù)編號(hào)的碼C0DE〈2: 2η>。
      [0037]假設(shè)第一和第二驅(qū)動(dòng)部221和212及第一和第二補(bǔ)償驅(qū)動(dòng)部221和222中的每個(gè)包括8個(gè)開關(guān)反向器,由于第一和第二驅(qū)動(dòng)部211和212接收奇數(shù)編號(hào)的碼C0DE〈1: 2n_l>,因此最多只可以使能第一和第二驅(qū)動(dòng)部211和212的8個(gè)開關(guān)反向器之中的4個(gè)開關(guān)反向器。同樣地,由于第一和第二補(bǔ)償驅(qū)動(dòng)部221和222接收偶數(shù)編號(hào)的碼C0DE〈2:2n>,因此最多只可以使能第一和第二補(bǔ)償驅(qū)動(dòng)部221和222的8個(gè)開關(guān)反向器之中的4個(gè)開關(guān)反向器。
      [0038]如果控制信號(hào)C0DE<l:2n>被輸入為邏輯電平Η、H、L、L、L、L、L和L而以1:3的比例來混合第一和第二時(shí)鐘CLK1和CLK2的相位,則可以使能第一驅(qū)動(dòng)部211的其中1個(gè)開關(guān)反向器,且可以使能第二驅(qū)動(dòng)部212的其中3個(gè)開關(guān)反向器。同樣地,可以使能第一補(bǔ)償驅(qū)動(dòng)部221的其中1個(gè)開關(guān)反向器,且可以使能第二補(bǔ)償驅(qū)動(dòng)部222的其中3個(gè)開關(guān)反向器。因此,隨著以1:3的比例混合第一和第二時(shí)鐘CLK1和CLK2的相位而產(chǎn)生第一混合信號(hào)MIX1,且隨著以1:3的比例來混合第一和第二時(shí)鐘CLK1和CLK2的反向信號(hào)CLK1B和CLK2B的相位而產(chǎn)生第二混合信號(hào)MIX2。由于第一和第二混合信號(hào)MIX1和MIX2由輸出單元230以1:1的比例來混合,因此最后可以產(chǎn)生其中第一和第二時(shí)鐘CLK1和CLK2的相位以1:3的比例混合的輸出信號(hào)CLK0。
      [0039]在另一種情況下,如果控制信號(hào)C0DE〈l:2n>被輸入為邏輯電平Η、Η、H、L、L、L、L和L而以3:5的比例來混合第一和第二時(shí)鐘CLK1和CLK2的相位,則可以使能第一驅(qū)動(dòng)部211的其中2個(gè)開關(guān)反向器,且可以使能第二驅(qū)動(dòng)部212的其中2個(gè)開關(guān)反向器。因此,隨著以1:1的比例來混合第一和第二時(shí)鐘CLK1和CLK2的相位而可以產(chǎn)生第一混合信號(hào)MIX1。響應(yīng)于控制信號(hào)C0DE〈1: 2n>,可以使能第一補(bǔ)償驅(qū)動(dòng)部221中的其中1個(gè)開關(guān)反向器,且可以使能第二補(bǔ)償驅(qū)動(dòng)部222中的其中3個(gè)開關(guān)反向器。因此,隨著以1:3的比例來混合反向信號(hào)CLK1B和CLK2B的相位而可以產(chǎn)生第二混合信號(hào)MIX2。由于第一和第二混合信號(hào)MIX1和MIX2由輸出單元230以1:1的比例來混合,因此通過以1.5:2.5的比例混合的第一和第二時(shí)鐘CLK1和CLK2的相位來產(chǎn)生輸出信號(hào)CLK0。由于相位混合電路2可以使用相同控制信號(hào)C0DE〈l:2n>用一半開關(guān)反向器來操作,因此可以進(jìn)一步減少用于混合第一和第二時(shí)鐘CLK1和CLK2的相位的電流消耗。
      [0040]圖7是示出依照本發(fā)明的另一實(shí)施例的延遲鎖定回路3的配置的框圖。在圖7中,延遲鎖定回路3可以包括輸入時(shí)鐘產(chǎn)生單元310、第一延遲線320、第一相位混合單元330、第二延遲線340、以及第二相位混合單元350。輸入時(shí)鐘產(chǎn)生單元310可以被配置成接收輸入時(shí)鐘ICLK且從輸入時(shí)鐘ICLK產(chǎn)生第一和第二時(shí)鐘CLKI和CLKQ。輸入時(shí)鐘產(chǎn)生單元310可以產(chǎn)生可能具有預(yù)定相位差的第一和第二時(shí)鐘CLKI和CLKQ。在本發(fā)明的實(shí)施例中,預(yù)定相位差可以等于或小于90°。隨著半導(dǎo)體裝置的操作加速,操作時(shí)鐘的頻率會(huì)顯著地增加。因此,如果只對(duì)一個(gè)時(shí)鐘執(zhí)行延遲鎖定操作,則可能以不精確的方式來產(chǎn)生多相位時(shí)鐘的相位。然而,延遲鎖定回路3可以通過經(jīng)由輸入時(shí)鐘產(chǎn)生單元310產(chǎn)生具有預(yù)定相位差的第一和第二時(shí)鐘CLKI和CLKQ、且接著對(duì)第一和第二時(shí)鐘CLKI和CLKQ中的每個(gè)執(zhí)行延遲鎖定操作來精確地產(chǎn)生具有期望相位的多相位時(shí)鐘。
      [0041 ] 第一延遲線320被配置成響應(yīng)于延遲控制信號(hào)CC0DE〈1:m>而延遲第一時(shí)鐘CLKI,且產(chǎn)生第一和第二延遲時(shí)鐘CLKI1和CLKI2。第一相位混合單元330被配置成接收第一和第二延遲時(shí)鐘CLKI1和CLKI2以及響應(yīng)于控制信號(hào)C0DE〈l:n>而對(duì)第一和第二延遲時(shí)鐘CLKI1和CLKI2執(zhí)行相位混合操作。第一相位混合單元330通過混合第一和第二延遲時(shí)鐘CLKI1和CLKI2的相位來產(chǎn)生第一混合時(shí)鐘MCLKI。第一相位混合單元330可以通過混合第一和第二延遲時(shí)鐘CLKI1和CLKI2的相位以及混合第一和第二延遲時(shí)鐘CLKI1和CLKI2的反向信號(hào)的相位來產(chǎn)生第一混合時(shí)鐘MCLKI。第一相位混合單元330在配置和操作方面可以與圖4和圖6所示的相位混合電路1和2相同或?qū)嵸|(zhì)上相似。
      [0042]第二延遲線340可以被配置成響應(yīng)于延遲控制信號(hào)CC0DE〈l:m>而將第二時(shí)鐘CLKQ延遲,且產(chǎn)生第三和第四延遲時(shí)鐘CLKQ1和CLKQ2。第二相位混合單元350被配置成接收第三和第四延遲時(shí)鐘CLKQ1和CLKQ2以及響應(yīng)于控制信號(hào)C0DE〈1:n>而對(duì)第三和第四延遲時(shí)鐘CLKQ1和CLKQ2執(zhí)行相位混合操作。第二相位混合單元350通過混合第三和第四延遲時(shí)鐘CLKQ1和CLKQ2的相位來產(chǎn)生第二混合時(shí)鐘MCLKQ。第二相位混合單元350可以通過混合第三和第四延遲時(shí)鐘CLKQ1和CLKQ2的相位以及混合第三和第四延遲時(shí)鐘CLKQ1和CLKQ2的反向信號(hào)的相位來產(chǎn)生第二混合時(shí)鐘MCLKQ。第二相位混合單元350在配置和操作方面可以與圖4和圖6所示的相位混合電路1和2相同或?qū)嵸|(zhì)上相似。
      [0043]延遲鎖定回路3可以通過使用粗略延遲或精細(xì)延遲來延遲時(shí)鐘的相位。第一和第二延遲線320和340可以構(gòu)成粗略延遲,且第一和第二相位混合單元330和350可以構(gòu)成精細(xì)延遲。因?yàn)榈谝缓偷诙辔换旌蠁卧?30和350不只對(duì)各延遲時(shí)鐘CLKI1、CLKI2、CLKQ1和CLKQ2、而且對(duì)各延遲時(shí)鐘CLKI1、CLKI2、CLKQ1和CLKQ2的反向信號(hào)執(zhí)行相位混合操作,因此校正第一和第二混合時(shí)鐘MCLKI和MCLKQ的占空比是可能的。因此,第一和第二相位混合單元330和350不只用作精細(xì)延遲,而且執(zhí)行占空校正電路的功能。
      [0044]延遲鎖定回路3還可以包括延遲復(fù)制部360、相位比較單元370、延遲線控制單元380、以及多相位時(shí)鐘產(chǎn)生單元390。延遲復(fù)制部360被配置成將第一混合時(shí)鐘MCLKI延遲預(yù)定延遲量以及輸出反饋時(shí)鐘FCLK??梢酝ㄟ^對(duì)時(shí)鐘的傳輸路徑建模來獲取延遲復(fù)制部360的預(yù)定延遲量。相位比較單元370可以被配置成比較輸入時(shí)鐘ICLK與反饋時(shí)鐘FCLK的相位且產(chǎn)生相位比較信號(hào)COM。延遲線控制單元380可以被配置成基于相位比較信號(hào)COM來產(chǎn)生延遲控制信號(hào)CC0DE〈l:m>和控制信號(hào)C0DE〈l:n>。
      [0045]多相位時(shí)鐘產(chǎn)生單元390被配置成接收第一和第二混合時(shí)鐘MCLKI和MCLKQ,且產(chǎn)生多個(gè)多相位時(shí)鐘CLKDLL1至CLKDLL4。多相位時(shí)鐘產(chǎn)生單元390可以基于第一和第二混合時(shí)鐘MCLKI和MCLKQ來產(chǎn)生彼此具有90°的相位差的多個(gè)多相位時(shí)鐘CLKDLL1至CLKDLL4。多相位時(shí)鐘產(chǎn)生單元390可以另外包括占空校正部且可以執(zhí)行占空校正功能來校正第一和第二混合時(shí)鐘MCLKI和MCLKQ之間的占空比。
      [0046]圖8是示意地示出依照本發(fā)明的實(shí)施例的半導(dǎo)體系統(tǒng)4的配置的框圖。在圖8中,半導(dǎo)體系統(tǒng)4包括主機(jī)410、存儲(chǔ)器420、以及控制器430。主機(jī)410可以提供命令、地址、數(shù)據(jù)等以存取存儲(chǔ)器420。存儲(chǔ)器420可以基于命令和地址來儲(chǔ)存或輸出數(shù)據(jù)??刂破?30中繼主機(jī)410與存儲(chǔ)器420之間的通信。
      [0047]主機(jī)410、存儲(chǔ)器420以及控制器430可以基于時(shí)鐘CLK來操作。因此,為了使主機(jī)410、存儲(chǔ)器420以及控制器430在它們之間執(zhí)行精確數(shù)據(jù)通信,必須控制時(shí)鐘CLK的相位或精確地校正占空比。為此目的,圖4和圖6所示的相位混合電路1和2以及圖7所示的延遲鎖定回路可以設(shè)置于主機(jī)410、存儲(chǔ)器420以及控制器430中的至少一種中。再者,依照本發(fā)明的實(shí)施例的相位混合電路1和2并不限于圖示說明,而是可以適用于使用時(shí)鐘或混合信號(hào)的相位的所有半導(dǎo)體裝置。
      [0048]盡管上面已說明了某些實(shí)施例,但本領(lǐng)域技術(shù)人員將了解所說明的實(shí)施例僅僅是舉例。因此,本文所述的相位混合電路、以及包括相位混合電路的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)不應(yīng)基于所述實(shí)施例而受限。反而,本文所述的相位混合電路、以及包括相位混合電路的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)應(yīng)僅依據(jù)結(jié)合上面說明和附圖時(shí)遵循的權(quán)利要求限制。
      [0049]通過以上實(shí)施例可以看出,本申請(qǐng)?zhí)峁┝艘韵碌募夹g(shù)方案。
      [0050]技術(shù)方案1.一種相位混合電路,包括:
      [0051]第一混合單元,其被配置成以預(yù)定比例來混合第一時(shí)鐘與第二時(shí)鐘的相位,且產(chǎn)生第一混合信號(hào);
      [0052]第二混合單元,其被配置成以所述預(yù)定比例來混合所述第一時(shí)鐘的反向信號(hào)的相位與所述第二時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第二混合信號(hào);以及
      [0053]輸出單兀,其被配置成基于所述第一混合信號(hào)和所述第二混合信號(hào)來產(chǎn)生輸出信號(hào)。
      [0054]技術(shù)方案2.如技術(shù)方案1所述的相位混合電路,其中所述第一混合單元包括:
      [0055]第一驅(qū)動(dòng)部,其被配置成響應(yīng)于控制信號(hào)而改變所述第一時(shí)鐘的相位;以及
      [0056]第二驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第二時(shí)鐘的相位,
      [0057]其中所述第一混合信號(hào)從所述第一驅(qū)動(dòng)部和所述第二驅(qū)動(dòng)部的輸出產(chǎn)生。
      [0058]技術(shù)方案3.如技術(shù)方案1所述的相位混合電路,其中所述第二混合單元包括:
      [0059]第三驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第一時(shí)鐘的反向信號(hào)的相位,
      [0060]第四驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第二時(shí)鐘的反向信號(hào)的相位,
      [0061]反向驅(qū)動(dòng)部,其被配置成接收所述第三驅(qū)動(dòng)部和所述第四驅(qū)動(dòng)部的輸出,且產(chǎn)生所述第二混合信號(hào)。
      [0062]技術(shù)方案4.如技術(shù)方案3所述的相位混合電路,還包括:
      [0063]反向輸入單元,其被配置成接收所述第一時(shí)鐘和所述第二時(shí)鐘,且產(chǎn)生所述第一時(shí)鐘的反向信號(hào)和所述第二時(shí)鐘的反向信號(hào)。
      [0064]技術(shù)方案5.如技術(shù)方案4所述的相位混合電路,還包括:
      [0065]延遲單元,其被配置成延遲所述第一混合信號(hào)。
      [0066]技術(shù)方案6.如技術(shù)方案1所述的相位混合電路,其中:
      [0067]所述第一混合單元被配置成產(chǎn)生具有比基準(zhǔn)占空比短的占空比的所述第一混合信號(hào);
      [0068]所述第二混合單元被配置成產(chǎn)生具有比所述基準(zhǔn)占空比長的占空比的所述第二混合信號(hào);
      [0069]所述輸出單元被配置成產(chǎn)生具有與所述基準(zhǔn)占空比相同的占空比的輸出信號(hào)。
      [0070]技術(shù)方案7.—種相位混合電路,包括:
      [0071]第一驅(qū)動(dòng)部,其被配置成響應(yīng)于控制信號(hào)而改變第一時(shí)鐘的相位;
      [0072]第一補(bǔ)償驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第一時(shí)鐘的反向信號(hào)的相位;
      [0073]第二驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變第二時(shí)鐘的相位;以及
      [0074]第二補(bǔ)償驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第二時(shí)鐘的反向信號(hào)的相位,其中輸出信號(hào)基于所述第一驅(qū)動(dòng)部和所述第二驅(qū)動(dòng)部以及所述第一補(bǔ)償驅(qū)動(dòng)部和所述第二補(bǔ)償驅(qū)動(dòng)部的輸出來產(chǎn)生。
      [0075]技術(shù)方案8.如技術(shù)方案7所述的相位混合電路,還包括:
      [0076]反向輸入單元,其被配置成將所述第一時(shí)鐘和所述第二時(shí)鐘反向,且產(chǎn)生所述第一時(shí)鐘和所述第二時(shí)鐘的反向信號(hào)。
      [0077]技術(shù)方案9.如技術(shù)方案7所述的相位混合電路,還包括:
      [0078]反向驅(qū)動(dòng)部,其被配置成接收所述第一補(bǔ)償驅(qū)動(dòng)部和所述第二補(bǔ)償驅(qū)動(dòng)部的輸出,且產(chǎn)生第二混合信號(hào),以及
      [0079]輸出單元,其被配置成接收從所述第一驅(qū)動(dòng)部和所述第二驅(qū)動(dòng)部的輸出產(chǎn)生的第一混合信號(hào)和所述第二混合信號(hào),且產(chǎn)生所述輸出信號(hào)。
      [0080]技術(shù)方案10.如技術(shù)方案9所述的相位混合電路,還包括:
      [0081 ] 延遲單元,其被配置成延遲所述第一混合信號(hào)。
      [0082]技術(shù)方案11.一種半導(dǎo)體裝置,其包括:
      [0083]輸入時(shí)鐘產(chǎn)生單元,其被配置成接收輸入時(shí)鐘,且產(chǎn)生具有預(yù)定相位差的第一時(shí)鐘和第二時(shí)鐘;
      [0084]第一延遲線,其被配置成響應(yīng)于延遲控制信號(hào)而延遲所述第一時(shí)鐘并產(chǎn)生第一延遲時(shí)鐘和第二延遲時(shí)鐘;
      [0085]第一相位混合單元,其被配置成:響應(yīng)于控制信號(hào)而混合所述第一延遲時(shí)鐘與所述第二延遲時(shí)鐘的相位并且混合所述第一延遲時(shí)鐘與所述第二延遲時(shí)鐘的反向信號(hào)的相位,以產(chǎn)生第一混合時(shí)鐘;
      [0086]第二延遲線,其被配置成響應(yīng)于所述延遲控制信號(hào)而延遲所述第二時(shí)鐘并產(chǎn)生第三延遲時(shí)鐘和第四延遲時(shí)鐘;
      [0087]第二相位混合單元,其被配置成響應(yīng)于所述控制信號(hào)而混合所述第三延遲時(shí)鐘與所述第四延遲時(shí)鐘的相位并混合所述第三延遲時(shí)鐘與所述第四延遲時(shí)鐘的反向信號(hào)的相位,以產(chǎn)生第二混合時(shí)鐘;以及
      [0088]多相位時(shí)鐘產(chǎn)生單元,其被配置成校正所述第一混合時(shí)鐘和所述第二混合時(shí)鐘的占空比,且產(chǎn)生多相位時(shí)鐘。
      [0089]技術(shù)方案12.如技術(shù)方案11所述的半導(dǎo)體裝置,其中所述預(yù)定相位差等于或小于90。。
      [0090]技術(shù)方案13.如技術(shù)方案11所述的半導(dǎo)體裝置,還包括:
      [0091]延遲復(fù)制部,其被配置成延遲所述第一混合時(shí)鐘并產(chǎn)生反饋時(shí)鐘;
      [0092]相位比較單元,其被配置成比較所述輸入時(shí)鐘與所述反饋時(shí)鐘的相位并產(chǎn)生相位比較信號(hào);以及
      [0093]延遲線控制單元,其被配置成基于所述相位比較信號(hào)來產(chǎn)生所述延遲控制信號(hào)和所述控制信號(hào)。
      [0094]技術(shù)方案14.如技術(shù)方案11所述的半導(dǎo)體裝置,其中所述第一相位混合單元包括:
      [0095]第一混合單元,其被配置成以預(yù)定比例來混合所述第一延遲時(shí)鐘與所述第二延遲時(shí)鐘的相位,且產(chǎn)生第一混合信號(hào);
      [0096]第二混合單元,其被配置成以所述預(yù)定比例來混合所述第一延遲時(shí)鐘的反向信號(hào)的相位與所述第二延遲時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第二混合信號(hào);以及
      [0097]第一輸出單元,其被配置成基于所述第一混合信號(hào)和所述第二混合信號(hào)來產(chǎn)生所述第一混合時(shí)鐘。
      [0098]技術(shù)方案15.如技術(shù)方案14所述的半導(dǎo)體裝置,其中所述第一混合單元包括:
      [0099]第一驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第一延遲時(shí)鐘的相位;以及
      [0100]第二驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第二延遲時(shí)鐘的相位,
      [0101]其中所述第一混合信號(hào)從所述第一驅(qū)動(dòng)部和所述第二驅(qū)動(dòng)部的輸出產(chǎn)生。
      [0102]技術(shù)方案16.如技術(shù)方案15所述的半導(dǎo)體裝置,其中所述第二混合單元包括:
      [0103]第一補(bǔ)償驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第一延遲時(shí)鐘的反向信號(hào)的相位;
      [0104]第二補(bǔ)償驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第二延遲時(shí)鐘的反向信號(hào)的相位;以及
      [0105]第一反向驅(qū)動(dòng)部,其被配置成接收所述第一補(bǔ)償驅(qū)動(dòng)部和所述第二補(bǔ)償驅(qū)動(dòng)部的輸出,且產(chǎn)生所述第二混合信號(hào)。
      [0106]技術(shù)方案17.如技術(shù)方案11所述的半導(dǎo)體裝置,其中所述第二相位混合單元包括:
      [0107]第三混合單元,其被配置成以預(yù)定比例來混合所述第三延遲時(shí)鐘與所述第四延遲時(shí)鐘的相位,且產(chǎn)生第三混合信號(hào);
      [0108]第四混合單元,其被配置成以所述預(yù)定比例來混合所述第三延遲時(shí)鐘的反向信號(hào)的相位與所述第四延遲時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第四混合信號(hào);以及
      [0109]第二輸出單元,其被配置成基于所述第三混合信號(hào)和所述第四混合信號(hào)來產(chǎn)生所述第二混合時(shí)鐘。
      [0110]技術(shù)方案18.如技術(shù)方案17所述的半導(dǎo)體裝置,其中所述第三混合單元包括:
      [0111]第三驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第三延遲時(shí)鐘的相位;以及
      [0112]第四驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第四延遲時(shí)鐘的相位,
      [0113]其中所述第三混合信號(hào)從所述第三驅(qū)動(dòng)部和所述第四驅(qū)動(dòng)部的輸出產(chǎn)生。
      [0114]技術(shù)方案19.如技術(shù)方案18所述的半導(dǎo)體裝置,其中所述第四混合單元包括:
      [0115]第三補(bǔ)償驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第三延遲時(shí)鐘的反向信號(hào)的相位;
      [0116]第四補(bǔ)償驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第四延遲時(shí)鐘的反向信號(hào)的相位;以及
      [0117]第二反向驅(qū)動(dòng)部,其被配置成接收所述第三補(bǔ)償驅(qū)動(dòng)部和所述第四補(bǔ)償驅(qū)動(dòng)部的輸出,且產(chǎn)生所述第四混合信號(hào)。
      【權(quán)利要求】
      1.一種相位混合電路,包括: 第一混合單元,其被配置成以預(yù)定比例來混合第一時(shí)鐘與第二時(shí)鐘的相位,且產(chǎn)生第一混合信號(hào); 第二混合單元,其被配置成以所述預(yù)定比例來混合所述第一時(shí)鐘的反向信號(hào)的相位與所述第二時(shí)鐘的反向信號(hào)的相位,且產(chǎn)生第二混合信號(hào);以及 輸出單元,其被配置成基于所述第一混合信號(hào)和所述第二混合信號(hào)來產(chǎn)生輸出信號(hào)。
      2.如權(quán)利要求1所述的相位混合電路,其中所述第一混合單元包括: 第一驅(qū)動(dòng)部,其被配置成響應(yīng)于控制信號(hào)而改變所述第一時(shí)鐘的相位;以及 第二驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第二時(shí)鐘的相位, 其中所述第一混合信號(hào)從所述第一驅(qū)動(dòng)部和所述第二驅(qū)動(dòng)部的輸出產(chǎn)生。
      3.如權(quán)利要求1所述的相位混合電路,其中所述第二混合單元包括: 第三驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第一時(shí)鐘的反向信號(hào)的相位, 第四驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第二時(shí)鐘的反向信號(hào)的相位, 反向驅(qū)動(dòng)部,其被配置成接收所述第三驅(qū)動(dòng)部和所述第四驅(qū)動(dòng)部的輸出,且產(chǎn)生所述第二混合信號(hào)。
      4.如權(quán)利要求3所述的相位混合電路,還包括: 反向輸入單元,其被配置成接收所述第一時(shí)鐘和所述第二時(shí)鐘,且產(chǎn)生所述第一時(shí)鐘的反向信號(hào)和所述第二時(shí)鐘的反向信號(hào)。
      5.如權(quán)利要求4所述的相位混合電路,還包括: 延遲單元,其被配置成延遲所述第一混合信號(hào)。
      6.如權(quán)利要求1所述的相位混合電路,其中: 所述第一混合單元被配置成產(chǎn)生具有比基準(zhǔn)占空比短的占空比的所述第一混合信號(hào); 所述第二混合單元被配置成產(chǎn)生具有比所述基準(zhǔn)占空比長的占空比的所述第二混合信號(hào); 所述輸出單元被配置成產(chǎn)生具有與所述基準(zhǔn)占空比相同的占空比的輸出信號(hào)。
      7.—種相位混合電路,包括: 第一驅(qū)動(dòng)部,其被配置成響應(yīng)于控制信號(hào)而改變第一時(shí)鐘的相位; 第一補(bǔ)償驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第一時(shí)鐘的反向信號(hào)的相位; 第二驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變第二時(shí)鐘的相位;以及第二補(bǔ)償驅(qū)動(dòng)部,其被配置成響應(yīng)于所述控制信號(hào)而改變所述第二時(shí)鐘的反向信號(hào)的相位,其中輸出信號(hào)基于所述第一驅(qū)動(dòng)部和所述第二驅(qū)動(dòng)部以及所述第一補(bǔ)償驅(qū)動(dòng)部和所述第二補(bǔ)償驅(qū)動(dòng)部的輸出來產(chǎn)生。
      8.如權(quán)利要求7所述的相位混合電路,還包括: 反向輸入單元,其被配置成將所述第一時(shí)鐘和所述第二時(shí)鐘反向,且產(chǎn)生所述第一時(shí)鐘和所述第二時(shí)鐘的反向信號(hào)。
      9.如權(quán)利要求7所述的相位混合電路,還包括: 反向驅(qū)動(dòng)部,其被配置成接收所述第一補(bǔ)償驅(qū)動(dòng)部和所述第二補(bǔ)償驅(qū)動(dòng)部的輸出,且產(chǎn)生第二混合信號(hào),以及 輸出單元,其被配置成接收從所述第一驅(qū)動(dòng)部和所述第二驅(qū)動(dòng)部的輸出產(chǎn)生的第一混合信號(hào)和所述第二混合信號(hào),且產(chǎn)生所述輸出信號(hào)。
      10.如權(quán)利要求9所述的相位混合電路,還包括: 延遲單元,其被配置成延遲所述第一混合信號(hào)。
      【文檔編號(hào)】H03K3/02GK104426503SQ201410024957
      【公開日】2015年3月18日 申請(qǐng)日期:2014年1月20日 優(yōu)先權(quán)日:2013年8月20日
      【發(fā)明者】張?jiān)跁F, 金龍珠, 權(quán)大韓, 車吉鎬 申請(qǐng)人:愛思開海力士有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1