具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路的制作方法
【專利摘要】本發(fā)明公開了一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，包括寄存器、譯碼器、鎖存器、電流源陣列及輸出電路，該數(shù)模轉(zhuǎn)換電路以互補的形式雙端輸出，由多路差分輸出電流源并聯(lián)構(gòu)成該電流源陣列，該譯碼器根據(jù)該數(shù)模轉(zhuǎn)換電路輸入數(shù)據(jù)的不同控制該電流源陣列每個電流源選通開關(guān)的狀態(tài)，進而控制輸出電流流向差分輸出A端或B端，使輸出值與輸入數(shù)據(jù)一一對應，該輸出電路連接該電流源陣列的差分輸出，將該電流源陣列的輸出經(jīng)一次或多次電流鏡鏡像后連接負載，本發(fā)明可以有效地降低DAC的輸出端電流毛刺，并且可以在不修改電路整體結(jié)構(gòu)的情況下與其他電流源結(jié)構(gòu)直接融合并一起使用。
【專利說明】具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電流舵型數(shù)模轉(zhuǎn)換電路，特別是涉及一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路。
【背景技術(shù)】
[0002]隨著數(shù)字電視技術(shù)的快速發(fā)展，高速、較高分辨率的DAC (Digital to analogconverter，數(shù)模轉(zhuǎn)換器)變得必不可少。其中，電流舵型DAC以其速度快、線性度高、效率高等諸多優(yōu)點在高清電視、數(shù)字電視機頂盒等視頻系統(tǒng)中得到廣泛應用。
[0003]電流舵型DAC的基本結(jié)構(gòu)如圖1所示，電流舵型DAC (Current Steering DAC)由寄存器、譯碼器、鎖存器和電流源陣列等模塊構(gòu)成，輸入數(shù)據(jù)經(jīng)寄存器和譯碼器并由時鐘同步后輸入電流源陣列，選擇控制每個電流單元的開關(guān)，使電流單元的輸出流向IA端或者IB端，進而驅(qū)動外部負載。
[0004]對于電流源陣列，常用的單位電流源電路如圖2所示。VB為偏置電壓，常用Ml作鏡像基準電流，M2和M3為MOS開關(guān)，SffA和SWB為譯碼器輸出的互補控制信號，保證在同一時間里M2和M3只有一個導通，進而選擇電流源的電流流向IOA或者IOB直接用于驅(qū)動外部負載。
[0005]上述電流結(jié)構(gòu)簡單，但是SWA和SWB在變化的過程中，由于寄生電容耦合作用等會引起與IOA及IOB相連的負載中產(chǎn)生大的電流毛刺，這往往對整個DAC的動態(tài)參數(shù)和靜態(tài)參數(shù)都會有影響，因此尋求新穎的電路結(jié)構(gòu)變得很有必要。

【發(fā)明內(nèi)容】

[0006]為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，其可以有效地降低DAC的輸出端電流毛刺，并且可以在不修改電路整體結(jié)構(gòu)的情況下與其他電流源結(jié)構(gòu)直接融合并一起使用。
[0007]為達上述及其它目的，本發(fā)明提出一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，包括寄存器、譯碼器、鎖存器、電流源陣列，該數(shù)模轉(zhuǎn)換電路還包括一輸出電路，該數(shù)模轉(zhuǎn)換電路以互補的形式雙端輸出，由多路差分輸出電流源并聯(lián)構(gòu)成該電流源陣列，該譯碼器根據(jù)該數(shù)模轉(zhuǎn)換電路輸入數(shù)據(jù)的不同控制該電流源陣列每個電流源選通開關(guān)的狀態(tài)，進而控制輸出電流流向差分輸出A端或B端,使輸出值與輸入數(shù)據(jù) 對應,該輸出電路連接該電流源陣列的差分輸出，將該電流源陣列的輸出經(jīng)一次或多次電流鏡鏡像后連接負載。
[0008]進一步地，該輸出電路包括兩個1:m的電流鏡電路，分別接于該電流源陣列的差分輸出端。
[0009]進一步地，每個1:m的電流鏡電路包括第一 PMOS管、第二 PMOS管、第三PMOS管以及第四PMOS管，該第一 PMOS管漏極接該電流源陣列的輸出，其源極與該第二 PMOS管漏極相接，該第三PMOS管漏極輸出接負載，其源極與該第四PMOS管漏極相接，該第四PMOS管源極與該第二 PMOS管源極連接至電源正端，該第一 PMOS管柵極與該第三PMOS管柵極相連，并接偏置電壓，該第二 PMOS管柵極、該第四PMOS管柵極與該第一 PMOS管漏極相連，并接該電流源陣列輸出。
[0010]進一步地，該輸出電路包括兩個1:k的電流鏡電路以及兩個1:m的電流鏡電路，每個1:k的電流鏡電路的基準連接于該電流鏡陣列的差分輸出端，每個1:m的電流鏡電路的基準分別連接于對應的1:k的電流鏡電路的鏡像輸出端，各1:m的電流鏡電路的鏡像輸出端連接負載。
[0011]進一步地，每個1:k的電流鏡電路包括第一 NMOS管、第二 NMOS管、第三NMOS管以及第四NMOS管，該第一 NMOS管漏極接該電流源陣列的輸出，其源極與該第二 NMOS管漏極相接，該第三NMOS管漏極輸出接1:m的電流鏡電路，其源極與該第四NMOS管漏極相接，該第四NMOS管源極與該第二 NMOS管源極連接至電源負端，該第一 NMOS管柵極與該第三NMOS管柵極相連，該第二 NMOS管柵極、該第四NMOS管柵極與該第一 NMOS管漏極相連，并接該電流源陣列輸出。
[0012]進一步地，每個1:m的電流鏡電路包括第一 PMOS管、第二 PMOS管、第三PMOS管以及第四PMOS管，該第一 PMOS管漏極接該第三NMOS管漏極，其源極與該第二 PMOS管漏極相接，該第三PMOS管漏極輸出接負載，其源極與該第四PMOS管漏極相接，該第四PMOS管源極與該第二 PMOS管源極相連，該第一 PMOS管柵極與該第三PMOS管柵極相連，并接偏置電壓，該第二 PMOS管柵極與該第四PMOS管柵極相連，并接該第三NMOS管漏極。
[0013]進一步地，該電流源陣列為NMOS型電流源陣列，由η個完全相同的單位電流源并聯(lián)而成，每個單位電流源包括6個NMOS管，NMOS管(Ml-1)和NMOS管(Μ2-1)構(gòu)成cascode(共源-共柵或共射-共基)電流鏡，NMOS管(M3-1)和NMOS管(M4-1)為選通開關(guān)，其源極接NMOS管(Ml-1)和NMOS管(M2-1)構(gòu)成的cascode電流鏡，柵極分別接譯碼器的輸出SWBl和SWAl，由譯碼器的輸出SWAl和SWBl決定電流源中的電流流向支路A或支路B，NMOS管(M5-1)和NMOS (M6-1)源極和漏極均被短接，其柵極分別接譯碼器的輸出SWAl和SWBl，源極分別接選通開關(guān)(M3-1)和選通開關(guān)(M4-1)的漏極，漏極接該輸出電路，分別輸出該電流源陣列的差分輸出。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路由多路差分輸出電流源并聯(lián)構(gòu)成電流源陣列，通過譯碼器根據(jù)DAC輸入數(shù)據(jù)的不同控制每個電流源選通開關(guān)的狀態(tài)，進而控制輸出電流流向差分輸出A端或B端，使輸出值與輸入數(shù)據(jù)一一對應，并將電流源陣列的輸出經(jīng)輸出電路的電流鏡隔離后再輸出，實現(xiàn)了有效降低DAC的輸出端電流毛刺的目的，并且本發(fā)明可以在不修改電路整體結(jié)構(gòu)的情況下與其他電流源結(jié)構(gòu)直接融合并一起使用。
【專利附圖】

【附圖說明】
[0015]圖1為現(xiàn)有技術(shù)之電流舵型DAC的結(jié)構(gòu)框圖；
[0016]圖2為現(xiàn)有技術(shù)之電流舵型DAC的單位電流源的電路示意圖；
[0017]圖3為本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路的架構(gòu)示意圖；
[0018]圖4為本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路之第一較佳實施例的電流源陣列33及輸出電路34的電路示意圖；
[0019]圖5為本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路之第二較佳實施例的電流源陣列33及輸出電路34的電路示意圖。
[0020]圖6為本發(fā)明對比傳統(tǒng)電路的一個仿真結(jié)果對比示意圖。
【具體實施方式】
[0021]以下通過特定的具體實例并結(jié)合【專利附圖】

【附圖說明】本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同的具體實例加以施行或應用，本說明書中的各項細節(jié)亦可基于不同觀點與應用，在不背離本發(fā)明的精神下進行各種修飾與變更。
[0022]圖3為本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路的架構(gòu)示意圖。如圖3所示，本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，包括寄存器30、譯碼器31、鎖存器32、電流源陣列33以及輸出電路34，該電流舵型數(shù)模轉(zhuǎn)換電路以互補的形式雙端輸出，電路由多路差分輸出電流源并聯(lián)構(gòu)成電流源陣列33，譯碼器31根據(jù)DAC輸入數(shù)據(jù)的不同控制每個電流源選通開關(guān)的狀態(tài)，進而控制輸出電流流向差分輸出A端或B端，使輸出值與輸入數(shù)據(jù)一一對應，即數(shù)模轉(zhuǎn)換電路的輸入數(shù)據(jù)(數(shù)字信號)經(jīng)寄存器30和譯碼器31并由時鐘同步后輸入電流源陣列33，選擇控制電流源陣列每個電流單元的開關(guān)，進而控制輸出電流流向差分輸出A端或B端，使輸出值與輸入數(shù)據(jù)一一對應；輸出電路34連接電流源陣列33的差分輸出，將電流源陣列33的輸出經(jīng)一次或多次電流鏡鏡像后連接負載。在本發(fā)明較佳實施例中，電流源陣列33包括NMOS型電流源陣列和PMOS型電流源陣列兩種結(jié)構(gòu)。
[0023]圖4為本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路之第一較佳實施例的電流源陣列33及輸出電路34的電路示意圖。在本發(fā)明第一較佳實施例中，電流源陣列33為NMOS型電流源陣列，它由η個完全相同的單位電流源并聯(lián)而成，這里單位電流源結(jié)構(gòu)并不唯一，在此僅以圖中結(jié)構(gòu)進行圖示。每個單位電流源都通過一個包括NMOS管Ml、Μ2和M3的雙基準電路產(chǎn)生鏡像輸出電流，該電流鏡電路的鏡像電流基準為Iref，以NMOS管Ml-1—Μ6-1構(gòu)成的一個單位電流源為例，SWAl和SWBl為譯碼器的輸出信號。其中NMOS管Ml-1和NMOS管Μ2-1構(gòu)成基于Ml — M3的雙基準cascode電流鏡；NM0S管M3-1和NMOS管M4-1為選通開關(guān)，其源極接NMOS管Ml-1和NMOS管M2-1構(gòu)成cascode電流鏡，柵極分別接譯碼器的輸出SWBl和SWAl，由譯碼器的輸出SWAl和SWBl決定電流源中的電流流向支路A或支路B ；NM0S管M5-1和M6-1的源極和漏極均被短接，其柵極分別接譯碼器的輸出SWAl和SWBl，源極分別接選通開關(guān)M3-1和M4-1的漏極，漏極接輸出電路34，分別輸出電流源陣列33的差分輸出IA和IB，M5-1和M6-1用于減小開關(guān)耦合作用引起的輸出電流毛刺，例如，若前一時刻SWAl = I而SWBl = O時，M5-1導通而M3-1截止，漏源短路的M5-1以寄存電容的形式存儲若干電荷，若當前時刻SWAl = O而SWBl = 1，則M5-1截止而M3-1導通，漏源短路的M5-1所形成的寄存電容上存儲的電荷經(jīng)M3-1放電，該放電電流可以補充M3-1導通引起的電流突變，反之在M5-1截止而M3-1導通需要轉(zhuǎn)變?yōu)镸5-1導通而M3-1截止時，截止的漏源短路的M5-1轉(zhuǎn)換為導通時的充電電流吸收M3-1導通轉(zhuǎn)換為截止時的電流突變，如此在A、B節(jié)點的電流毛刺會減小。IA和IB為電流源陣列的差分輸出。輸出電路34包括兩個部分，分別為PMOS管M4 — M7 (依次為第一至第四PMOS管)及PMOS管M8—M11構(gòu)成的電流鏡，VBias為偏置電壓。這里，因為DAC為差分輸出，兩部分的電路結(jié)構(gòu)完全相同；同時，電流鏡的比例為1:m，可以有效地降低電路的功耗。其中，m為大于等于I的整數(shù)。電路輸出IOA和IOB用于連接負載。在此需說明的是，雖然本發(fā)明第一較佳實施例中的電流源陣列為NMOS型電流源陣列，但本領(lǐng)域技術(shù)人員不難根據(jù)此電流源陣列得出對應的PMOS型電流源陣列，本發(fā)明在此不予贅述。
[0024]圖5為本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路之第二較佳實施例的電流源陣列33及輸出電路34的電路示意圖。在本發(fā)明第二較佳實施例中，電流源陣列33為由PMOS管構(gòu)成的電流源陣列，這里單位電流源結(jié)構(gòu)也不唯一，僅以圖中所示為例。SffA和SWB為譯碼器輸出的開關(guān)控制信號，IA和IB為電流源陣列33的并聯(lián)輸出。MOS管M2—M9和MOS管MlO—M17為DAC的差分輸出電路34，這兩部分電路完全相同，其中，M2—M5 (依次為第一至第四NMOS管)與MlO — M13為NMOS管，構(gòu)成1:k的電流鏡電路分別連接于電流鏡陣列33的差分輸出端，M6-M9 (依次為第一至第四NMOS管)與M14 — M17為PMOS管，構(gòu)成1:m的電流鏡電路分別連接于兩個1:k的電流鏡電路，I:m的電流鏡電路輸出IOA和IOB用于連接負載，VBias為偏置電壓。工作中，電流IA和IB分別經(jīng)1:k和1:m兩次電流鏡鏡像后連接負載。其中k和m均為大于等于I的整數(shù)。
[0025]對比傳統(tǒng)DAC結(jié)構(gòu)，在本發(fā)明中，電流源陣列的輸出經(jīng)電流鏡隔離后可以對輸出端的電流毛刺起到有效的抑制作用。圖6為本發(fā)明對比傳統(tǒng)電路的一個仿真結(jié)果對比示意圖，通過對比可見，本發(fā)明之具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路對電流毛刺起到有效的抑制作用。
[0026]綜上所述，本發(fā)明一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路由多路差分輸出電流源并聯(lián)構(gòu)成電流源陣列，通過譯碼器根據(jù)DAC輸入數(shù)據(jù)的不同控制每個電流源選通開關(guān)的狀態(tài)，進而控制輸出電流流向差分輸出A端或B端，使輸出值與輸入數(shù)據(jù)一一對應，并將電流源陣列的輸出經(jīng)輸出電路的電流鏡隔離后再輸出，實現(xiàn)了有效降低DAC的輸出端電流毛刺的目的，并且本發(fā)明可以在不修改電路整體結(jié)構(gòu)的情況下與其他電流源結(jié)構(gòu)直接融合并一起使用。
[0027]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與改變。因此，本發(fā)明的權(quán)利保護范圍，應如權(quán)利要求書所列。
【權(quán)利要求】
1.一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，包括寄存器、譯碼器、鎖存器、電流源陣列，其特征在于:該數(shù)模轉(zhuǎn)換電路還包括一輸出電路，該數(shù)模轉(zhuǎn)換電路以互補的形式雙端輸出，由多路差分輸出電流源并聯(lián)構(gòu)成該電流源陣列，該譯碼器根據(jù)該數(shù)模轉(zhuǎn)換電路輸入數(shù)據(jù)的不同控制該電流源陣列每個電流源選通開關(guān)的狀態(tài)，進而控制輸出電流流向差分輸出A端或B端,使輸出值與輸入數(shù)據(jù) 對應,該輸出電路連接該電流源陣列的差分輸出，將該電流源陣列的輸出經(jīng)一次或多次電流鏡鏡像后連接負載。
2.如權(quán)利要求1所述的一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，其特征在于:該輸出電路包括兩個1:m的電流鏡電路，分別接于該電流源陣列的差分輸出端。
3.如權(quán)利要求2所述的一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，其特征在于:每個1:m的電流鏡電路包括第一 PMOS管、第二 PMOS管、第三PMOS管以及第四PMOS管，該第一PMOS管漏極接該電流源陣列的輸出，其源極與該第二PMOS管漏極相接，該第三PMOS管漏極輸出接負載，其源極與該第四PMOS管漏極相接，該第四PMOS管源極與該第二 PMOS管源極連接至電源正端，該第一 PMOS管柵極與該第三PMOS管柵極相連，并接偏置電壓，該第二 PMOS管柵極、該第四PMOS管柵極與該第一 PMOS管漏極相連，并接該電流源陣列輸出。
4.如權(quán)利要求1所述的一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，其特征在于:該輸出電路包括兩個1:k的電流鏡電路以及兩個1:m的電流鏡電路，每個1:k的電流鏡電路的基準連接于該電流鏡陣列的差分輸出端，每個1:m的電流鏡電路的基準分別連接于對應的1:k的電流鏡電路的鏡像輸出端，各1:m的電流鏡電路的鏡像輸出端連接負載。
5.如權(quán)利要求4所述的一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，其特征在于:每個1:k的電流鏡電路包括第一 NMOS管、第二 NMOS管、第三匪OS管以及第四NMOS管，該第一 NMOS管漏極接該電流源陣列的輸出，其源極與該第二 NMOS管漏極相接，該第三NMOS管漏極輸出接1:m的電流鏡電路，其源極與該第四NMOS管漏極相接，該第四NMOS管源極與該第二 NMOS管源極連接至電源負端，該第一 NMOS管柵極與該第三NMOS管柵極相連，該第二 NMOS管柵極、該第四NMOS管柵極與該第一 NMOS管漏極相連，并接該電流源陣列輸出。
6.如權(quán)利要求5所述的一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，其特征在于:每個1:m的電流鏡電路包括第一 PMOS管、第二 PMOS管、第三PMOS管以及第四PMOS管，該第一 PMOS管漏極接該第三NMOS管漏極，其源極與該第二 PMOS管漏極相接，該第三PMOS管漏極輸出接負載，其源極與該第四PMOS管漏極相接，該第四PMOS管源極與該第二 PMOS管源極相連，該第一 PMOS管柵極與該第三PMOS管柵極相連，并接偏置電壓，該第二 PMOS管柵極與該第四PMOS管柵極相連，并接該第三NMOS管漏極。
7.如權(quán)利要求1所述的一種具有毛刺抑制能力的電流舵型數(shù)模轉(zhuǎn)換電路，其特征在于:該電流源陣列為NMOS型電流源陣列，由η個完全相同的單位電流源并聯(lián)而成，每個單位電流源包括6個NMOS管，NMOS管(Ml-1)和NMOS管(Μ2-1)構(gòu)成cascode電流鏡，NMOS管(M3-1)和NMOS管(M4-1)為選通開關(guān)，其源極接NMOS管(M1-1)和NMOS管(M2-1)構(gòu)成的cascode電流鏡，柵極分別接譯碼器的輸出(SWB1和SWA1)，由譯碼器的輸出SWAl和SWBl決定電流源中的電流流向支路A或支路B，NMOS管(M5-1)和NMOS (M6-1)源極和漏極均被短接，其柵極分別接譯碼器的輸出(SWA1和SWBl)，源極分別接選通開關(guān)(M3-1)和選通開關(guān)(M4-1)的漏極，漏極接該輸出電路，分別輸出該電流源陣列的差分輸出。
【文檔編號】H03M1/66GK103840832SQ201410060641
【公開日】2014年6月4日 申請日期:2014年2月21日 優(yōu)先權(quán)日:2014年2月21日
【發(fā)明者】王志利, 張寧, 謝加雄 申請人:上海華力微電子有限公司