用于識(shí)別相關(guān)的方法【專(zhuān)利摘要】本發(fā)明涉及用于識(shí)別相關(guān)的方法。提出一種用于識(shí)別第一環(huán)形振蕩器（100）與第二環(huán)形振蕩器（102）的相關(guān)的方法和一種用于執(zhí)行該方法的裝置。在所述方法中將關(guān)聯(lián)的組合與時(shí)間上在先的關(guān)聯(lián)進(jìn)行比較。【專(zhuān)利說(shuō)明】用于識(shí)別相關(guān)的方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明涉及一種用于識(shí)別至少兩個(gè)環(huán)形振蕩器的相關(guān)的方法和一種用于執(zhí)行所提出的方法的裝置。所考察的環(huán)形振蕩器在此用作為隨機(jī)發(fā)生器?！?br>背景技術(shù)：
】[0002]對(duì)于許多應(yīng)用來(lái)說(shuō)需要被稱(chēng)為隨機(jī)元件的結(jié)果的隨機(jī)數(shù)。為了產(chǎn)生隨機(jī)數(shù)采用所謂的隨機(jī)發(fā)生器。隨機(jī)發(fā)生器是提供隨機(jī)數(shù)序列的方法。隨機(jī)數(shù)的決定性標(biāo)準(zhǔn)是，生成的結(jié)果是否能夠被看作為與較早的結(jié)果無(wú)關(guān)。[0003]例如對(duì)于密碼方法來(lái)說(shuō)需要隨機(jī)數(shù)。這些隨機(jī)數(shù)被用于為加密方法生成密鑰。隨機(jī)發(fā)生器或隨機(jī)數(shù)發(fā)生器(RandomNumberGenerator,RNG)例如被用于為對(duì)稱(chēng)加密方法和ECC(ellipticalcurvecryptography,橢圓曲線(xiàn)密碼學(xué))中的協(xié)議握手產(chǎn)生主密鑰,其防止性能分析攻擊和通過(guò)記錄弓I起的攻擊(重放攻擊(replayattack))。[0004]存在兩種基本類(lèi)型的RNG，即用于高吞吐量和低安全等級(jí)的偽隨機(jī)數(shù)發(fā)生器。通常在PRNG中輸入秘密值，并且每個(gè)輸入值將總是得出相同的輸出系列。但是良好的PRNG將輸出顯現(xiàn)為隨機(jī)的并且將經(jīng)受住大多數(shù)測(cè)試的數(shù)列。[0005]對(duì)用于密碼方法的密鑰提出了在隨機(jī)特性方面的高要求。因此，例如通過(guò)LFRS(linearfeedbackshiftregister,線(xiàn)性反饋移位寄存器)代表的偽隨機(jī)數(shù)發(fā)生器(pseudorandomnumbergenerator,PRNG)不適于此目的。僅僅真隨機(jī)數(shù)發(fā)生器或TRNG(truerandomnumbergenerator)滿(mǎn)足所提出的要求。在該真隨機(jī)數(shù)發(fā)生器或TRNG情況下利用自然噪聲過(guò)程來(lái)獲得不可預(yù)測(cè)的結(jié)果。常見(jiàn)的是如下噪聲發(fā)生器，其利用電阻或半導(dǎo)體的熱噪聲或勢(shì)壘、例如Pn結(jié)處的散粒(Schrot)噪聲。另一可能性是利用同位素的放射性衰變。[0006]盡管“經(jīng)典的”方法使用模擬元件、諸如電阻作為噪聲源，但是在不久的過(guò)去常常采用數(shù)字元件、諸如反相器。所述數(shù)字元件具有電路布局方面的較少花費(fèi)的優(yōu)點(diǎn)，因?yàn)槠渥鳛闃?biāo)準(zhǔn)元件存在。此外也可以在可自由編程的電路、諸如FPGA中采用這樣的電路。[0007]例如已知采用是電子振蕩器電路的環(huán)形振蕩器。在所述環(huán)形振蕩器情況下奇數(shù)數(shù)目的反相器互連成環(huán)，由此形成具有自然頻率的振蕩。所述自然頻率在此取決于環(huán)中的反相器數(shù)目、反相器特性、互連的條件(也即線(xiàn)路電容、運(yùn)行電壓和溫度)。由于反相器的噪聲形成相對(duì)于理想振蕩器頻率的隨機(jī)相移，該隨機(jī)相移被用作對(duì)于TRNG的隨機(jī)過(guò)程。要注意的是，環(huán)形振蕩器自主振蕩并且不需要諸如電容器或者線(xiàn)圈的外部部件。[0008]環(huán)形振蕩器的輸出通常被壓縮或者經(jīng)歷后處理，以便使熵緊密或成束并且消除每種傾向(偏置)。[0009]在利用隨機(jī)(Zufall)時(shí)的問(wèn)題通過(guò)如下方式形成，即必須盡可能在預(yù)期的理想的邊沿附近對(duì)環(huán)形振蕩器采樣，以便獲得隨機(jī)的采樣值。為此在出版物BockH.，BucciM.,LuzziR.:AnOffset-compensatedOsciIlator-basedRandomBitSourceforSecurityApplicat1ns,CHES2005中展示出一種如何通過(guò)釆樣時(shí)間點(diǎn)的規(guī)則移位(geregelteVerschieben)總是在振蕩器邊沿的附近進(jìn)行采樣的可能性。[0010]從印刷品EPI686458BI中已知一種用于借助于環(huán)形振蕩器來(lái)產(chǎn)生隨機(jī)數(shù)的方法，其中提供第一和第二信號(hào)，其中通過(guò)第二信號(hào)觸發(fā)地對(duì)第一信號(hào)進(jìn)行采樣。在所述方法中，多次采樣環(huán)形振蕩器，其中總是僅僅利用非反相延遲、也即偶數(shù)數(shù)目的反相器作為延遲元件。在此，振蕩器環(huán)從起始點(diǎn)開(kāi)始總是在偶數(shù)數(shù)目的反相器之后同時(shí)或互相延遲地被采樣。由此可以放棄采樣時(shí)間點(diǎn)的移位；替代于此地分析多重采樣信號(hào)。[0011]在Bucci,M.和Luzzi,R.的出版物“DesignofTestableRandomBitGenerators”(CHES2005)中提出了一種方法,利用該方法可以確定出隨機(jī)源的影響。借此可以預(yù)防攻擊。但是，隨機(jī)值和確定性的值之間的直接區(qū)分因此是不可能的。[0012]另一可能性通過(guò)使用多個(gè)環(huán)形振蕩器來(lái)給出。這例如在Sunar，B.等人的出版物:AproveableSecureTrueRandomNumberGeneratorwithBuiltInToleranceAttacks,IEEETrans,onComputers,1/2007中論述。在此彼此關(guān)聯(lián)(verkniipfen)和分析多個(gè)環(huán)形振蕩器的米樣值。[0013]在此問(wèn)題是，例如通過(guò)來(lái)自外部的影響可能發(fā)生環(huán)形振蕩器的相關(guān)，使得所獲得的結(jié)果不具有期望尺度的熵。[0014]該問(wèn)題通過(guò)下面闡述的本發(fā)明來(lái)解決，其中重點(diǎn)放在FPGA中的實(shí)施上。[0015]所有基于高品質(zhì)ASIC的TRNG都專(zhuān)門(mén)為客戶(hù)設(shè)計(jì)，這意味著門(mén)電路手工放置和連接。這對(duì)于開(kāi)發(fā)者來(lái)說(shuō)能夠確保TRNG的許多期望的特性。否則頻率和抖動(dòng)(Jitter)不能被遵守。尤其是，隨機(jī)輸出的品質(zhì)必須要高。開(kāi)發(fā)了許多統(tǒng)計(jì)測(cè)試，以便對(duì)此進(jìn)行檢驗(yàn)。在此情況下要注意的是，根據(jù)設(shè)計(jì)可以強(qiáng)烈改變TRNG的效率。實(shí)時(shí)檢驗(yàn)ASIC上的TRNG的質(zhì)量的測(cè)試迄今為止還不存在。[0016]測(cè)試電路可以檢測(cè)特別類(lèi)型的誤差攻擊。這尤其是在FPGA的情況下是重要的。注入的誤差可以不僅暫時(shí)改變FPGA的功能性，而且還可以改變LUT的SRAM中的所存儲(chǔ)的比特，這可以持久地改變總的FPGA配置。LUT的SRAM尤其是相對(duì)于照射敏感。LUT是查找表(lookuptable)，在其中根據(jù)輸入比特存放函數(shù)值。所述表存放在靜態(tài)RAM(SRAM)中。[0017]此外已知將RC濾波器添加到供給線(xiàn)路中以防止頻率注入攻擊。但是這在FPGA情況下是不可能的。【
發(fā)明內(nèi)容】[0018]以此背景，提出一種具有權(quán)利要求1的特征的方法和一種根據(jù)權(quán)利要求7的裝置。另外的實(shí)施由從屬權(quán)利要求和說(shuō)明書(shū)中得出。在利用兩個(gè)振蕩器來(lái)執(zhí)行的方法情況下，這兩個(gè)振蕩器應(yīng)當(dāng)利用相似的頻率工作并且必要時(shí)被相似地構(gòu)建。[0019]因此提出一種用于TRNG的自測(cè)試，該自測(cè)試結(jié)合FPGA-TRNG的綜合來(lái)處理問(wèn)題以及提供對(duì)于外部攻擊的較高程度的安全性。所述方法、至少在幾個(gè)實(shí)施中的優(yōu)點(diǎn)是:提出一種新的TRNG設(shè)計(jì)，其在構(gòu)型中包括分別具有三個(gè)采樣點(diǎn)的兩個(gè)環(huán)形振蕩器。這允許檢測(cè)注入誤差(Injekt1nsfehler)或者瞬時(shí)誤差。利用輕微的修改，可以檢測(cè)由FPGA綜合引起的路由問(wèn)題。[0020]使用兩個(gè)環(huán)形振蕩器和對(duì)其輸出進(jìn)行比較使得能夠檢驗(yàn)兩個(gè)振蕩器是否相關(guān)。這尤其是適用于在FPGA中采用。可以檢驗(yàn)振蕩器是否彼此有關(guān)。這例如可以在兩個(gè)振蕩器直接并排放置時(shí)或者當(dāng)任何人利用頻率注入攻擊來(lái)操縱電路時(shí)發(fā)生。在A(yíng)SIC上可以將RC濾波器添加在能量供給線(xiàn)路上，在FPGA上這是不可能的。[0021]具有少量附加花費(fèi)的附加測(cè)試能夠?qū)崿F(xiàn)TRNG輸出的質(zhì)量的實(shí)時(shí)測(cè)試。當(dāng)檢測(cè)到質(zhì)量誤差時(shí)，可以對(duì)TRNG輸出去活。當(dāng)開(kāi)發(fā)者剛好優(yōu)化設(shè)計(jì)時(shí),頻率可以實(shí)時(shí)地被改變。[0022]環(huán)形振蕩器采樣電路的可配置性使得開(kāi)發(fā)者能夠適配TRNG的質(zhì)量和工作能力，同時(shí)同樣能夠?qū)崿F(xiàn)鑒于多個(gè)不同類(lèi)型和不同代的FPGA來(lái)測(cè)試TRNG設(shè)計(jì)。[0023]所提出的用于TRNG設(shè)計(jì)的裝置包括兩個(gè)獨(dú)立控制的環(huán)形振蕩器，所述環(huán)形振蕩器使得用戶(hù)能夠在具有少量功率消耗的模式中工作，在該模式中僅僅一個(gè)環(huán)形振蕩器是激活的。在該運(yùn)行模式中仍然保證在相對(duì)于攻擊的安全性方面的高工作能力。[0024]利用所提出的方法可以確保，與采樣頻率無(wú)關(guān)地總是有一個(gè)最小墑是可用的。這可以歸因于，在沒(méi)有彼此相關(guān)的情況下至少一個(gè)振蕩器也不與其他基準(zhǔn)時(shí)鐘、例如系統(tǒng)時(shí)鐘或者頻率注入時(shí)鐘相關(guān)。[0025]所提出的方法使得能夠陳述墑的尺度并且因此允許識(shí)別是否已存在環(huán)形振蕩器的相關(guān)。為此可以預(yù)先給定閾值，在達(dá)到所述閾值時(shí)或在低于或超過(guò)所述閾值時(shí)確定出相關(guān)。[0026]本發(fā)明的另外的優(yōu)點(diǎn)和構(gòu)型由說(shuō)明書(shū)和附圖得出。[0027]不言而喻，前面提到的和后面仍要闡述的特征不僅可以以分別說(shuō)明的組合、而且可以以其他組合或者單獨(dú)地使用，而不脫離本發(fā)明的范圍?！緦?zhuān)利附圖】【附圖說(shuō)明】[0028]圖1示出用于執(zhí)行所提出的方法的環(huán)形振蕩器的實(shí)施。[0029]圖2示出用于利用兩個(gè)環(huán)形振蕩器來(lái)執(zhí)行所述方法的裝置?！揪唧w實(shí)施方式】[0030]本發(fā)明根據(jù)實(shí)施方式在附圖中示意性示出并且在下面參照附圖詳盡地予以描述。[0031]圖1示出用于執(zhí)行所述方法的環(huán)形振蕩器的實(shí)施，該環(huán)形振蕩器總體上用附圖標(biāo)記10來(lái)表示。環(huán)形振蕩器10具有一個(gè)NAND構(gòu)件14和八個(gè)反相器18并且因此具有九個(gè)反相元件。因此環(huán)形振蕩器10擁有奇數(shù)數(shù)目的反相元件和三個(gè)抽頭或采樣點(diǎn)。[0032]環(huán)形振蕩器10可以利用第一輸入端20來(lái)開(kāi)始和停止。此外，圖示示出第一采樣點(diǎn)22、第二采樣點(diǎn)24和第三采樣點(diǎn)26。采樣速率經(jīng)由第二輸入端28被預(yù)先給定。這意味著，從第一采樣點(diǎn)22開(kāi)始總是在奇數(shù)數(shù)目的反相元件之后進(jìn)行采樣。但是這對(duì)于所提出的方法來(lái)說(shuō)不一定是必要的。[0033]第一米樣點(diǎn)22利用第一觸發(fā)器30被米樣,得出米樣值slO。第二米樣點(diǎn)24利用第二觸發(fā)器32被采樣，得出采樣值sll。第三采樣點(diǎn)26利用第三觸發(fā)器34被采樣，得出采樣值sl2。給第一觸發(fā)器30分配另外的第四觸發(fā)器40。這履行存儲(chǔ)器功能并且輸出值slO’，該值slO’在時(shí)間上在值slO之前，也就是slO和slO’是第一采樣點(diǎn)22的在時(shí)間上相繼的采樣值。對(duì)應(yīng)地，給第二觸發(fā)器32分配輸出sll’的第五觸發(fā)器42，并且給第三觸發(fā)器34分配輸出sl2’的第六觸發(fā)器44。觸發(fā)器40、42和44適于分辨觸發(fā)器30、32和34的準(zhǔn)穩(wěn)狀態(tài)。準(zhǔn)穩(wěn)狀態(tài)通過(guò)以下方式形成，即在采樣點(diǎn)22、24或26的邊沿期間在輸入端28處進(jìn)行信號(hào)的轉(zhuǎn)換。觸發(fā)器30、32和34于是需要特定的時(shí)間，直至達(dá)到穩(wěn)定的最終狀態(tài)。該時(shí)間在本示例中通過(guò)如下方式來(lái)保證，即在輸入端28處的信號(hào)的接下來(lái)的有效邊沿時(shí)觸發(fā)器30、32和34的在此期間穩(wěn)定的值才被接管到觸發(fā)器40、42和44中。[0034]原則上因此可以由例如九個(gè)反相器18構(gòu)建環(huán)形振蕩器10。在此，這些反相器18之一可以被NAND元件14代替，以便能夠停止(anhalten)環(huán)形振蕩器10?？商鎿Q地,該NAND元件14也可以被NOR元件代替。[0035]環(huán)形振蕩器10的值在所示實(shí)施的情況下在三個(gè)不同反相器處同時(shí)被存儲(chǔ)在各一個(gè)觸發(fā)器(FF)30,32,34中。這些抽頭應(yīng)當(dāng)盡可能相同地分布在環(huán)形振蕩器10的元件上。因此對(duì)于環(huán)形振蕩器10中的九個(gè)反相級(jí)的情況，分別在三個(gè)反相元件之后設(shè)置抽頭或采樣點(diǎn)22、24、26。如已經(jīng)提到的，但是這對(duì)于所提出的方法不是必要的。也可能的是，在偶數(shù)數(shù)目的反相元件之后再次設(shè)置抽頭。[0036]環(huán)形振蕩器10中的反相器級(jí)的數(shù)目確定振蕩器的頻率并且因此應(yīng)當(dāng)被選擇為使得觸發(fā)器可以存儲(chǔ)相應(yīng)的信號(hào)值。當(dāng)使用盡可能高的振蕩器頻率時(shí)，在采樣時(shí)處于邊沿的附近的概率較高。因此在振蕩器環(huán)中選擇盡可能少數(shù)目的反相器，但是選得如此多，使得觸發(fā)器對(duì)于所實(shí)現(xiàn)的頻率是能工作的。對(duì)于ISOnm技術(shù)，模擬地對(duì)于具有9個(gè)反相器18的環(huán)形振蕩器12確定大約IGHz的頻率。觸發(fā)器可以存儲(chǔ)該頻率時(shí)的信號(hào)值，如被證明的那樣。[0037]所提出的方法可以利用對(duì)應(yīng)于圖1的環(huán)形振蕩器10來(lái)執(zhí)行，該環(huán)形振蕩器10具有奇數(shù)數(shù)目的反相元件，其中在環(huán)形振蕩器的至少兩個(gè)采樣點(diǎn)處截取值，并且其中在至少兩個(gè)直接相繼的采樣點(diǎn)之間分別有奇數(shù)數(shù)目的反相元件。[0038]對(duì)于環(huán)形振蕩器10，可以確定出與系統(tǒng)時(shí)鐘以及因此與由此獲得的采樣時(shí)鐘的相關(guān)。即使分頻器的約數(shù)(Teiler)值能被振蕩器環(huán)中的反相元件的數(shù)目除盡，在此也不是所有相關(guān)都能通過(guò)sl0、sll、sl2與slO’、sll’、sl2’的比較來(lái)確定。在此可能出現(xiàn)，分別在任意或恒定數(shù)目的采樣之后總是又在振蕩器循環(huán)中的相同位置處進(jìn)行采樣。如果該數(shù)目不同時(shí)是振蕩器中的反相元件的數(shù)目的約數(shù)，則通過(guò)前述比較不得到對(duì)于當(dāng)前相關(guān)的提示。于是盡管如此，當(dāng)將所有采樣都與當(dāng)前樣本比較時(shí)可以確定出相關(guān)。但是這是非常耗費(fèi)的。[0039]當(dāng)在FPGA中使用環(huán)形振蕩器的情況下，不存在例如通過(guò)由電阻引起振蕩器運(yùn)行電壓的降低影響頻率的可能性。因此尤其是對(duì)于FPGA建議使用兩個(gè)環(huán)形振蕩器，這兩個(gè)環(huán)形振蕩器互相監(jiān)視并且其輸出端被彼此關(guān)聯(lián)。這兩個(gè)振蕩器的相關(guān)可以被識(shí)別，但是不一定能被阻止。在此可能引起到兩個(gè)振蕩器之間的耦合的相關(guān)、到與系統(tǒng)時(shí)鐘的共同相關(guān)的相關(guān)或者引起攻擊。認(rèn)為，由于兩個(gè)FPGA振蕩器中的不同的線(xiàn)路延遲而存在多樣性，該多樣性保證邊緣上(marginal)不同的頻率。但是這在A(yíng)SIC中更難保證。如果兩者的頻率變得恰好相同，則識(shí)別到攻擊。[0040]圖2示出用于執(zhí)行所述方法的裝置的實(shí)施，所述裝置具有第一環(huán)形振蕩器100和第二環(huán)形振蕩器102。第一環(huán)形振蕩器100包括NAND構(gòu)件120和作為反相元件的兩個(gè)反相器122。在這些反相元件之間分別設(shè)置采樣點(diǎn)124。所述采樣點(diǎn)分別與觸發(fā)器126連接。對(duì)應(yīng)地，第二環(huán)形振蕩器102具有NAND構(gòu)件130和兩個(gè)反相器132，其具有三個(gè)采樣點(diǎn)134。采樣點(diǎn)134又與觸發(fā)器136連接。[0041]觸發(fā)器126和136設(shè)置在可配置的采樣單元150中，該采樣單元此外包括用于測(cè)試和比特組合的單元152。采樣單元150與馮紐曼(Von-Neumann)編碼器160連接,該馮紐曼編碼器可以包括附加的XOR壓縮器。馮紐曼編碼器160輸出隨機(jī)比特作為輸出162。該馮紐曼編碼器用于校正O和I在隨機(jī)比特中的不等分布(偏置)。此外設(shè)置用于系統(tǒng)時(shí)鐘的輸入端164和用于誤差顯不的輸出端166。[0042]所示裝置利用兩個(gè)環(huán)形振蕩器100和102實(shí)現(xiàn)真隨機(jī)數(shù)發(fā)生器(TRNG)。[0043]TRNG的基本結(jié)構(gòu)因此在圖2中示出。在此可以容易地識(shí)別出兩個(gè)獨(dú)立的環(huán)形振蕩器100和102。根據(jù)所使用的FPGA，這些環(huán)形振蕩器100和102在10MHz處運(yùn)行，并且一旦這些環(huán)形振蕩器被激活，其頻率和相位就彼此漂移開(kāi)。為了為此給環(huán)形振蕩器100和102足夠的時(shí)間，采樣的數(shù)據(jù)不應(yīng)當(dāng)從環(huán)形振蕩器100和102被輸出給用于第一千次振蕩的輸出端。一旦初始化階段結(jié)束，采樣電路開(kāi)始在三個(gè)采樣點(diǎn)處在定義的頻率時(shí)對(duì)環(huán)形振蕩器100和102進(jìn)行采樣。所述采樣頻率是可編程的并且可以針對(duì)每個(gè)設(shè)計(jì)和FPGA被調(diào)整。在每次采樣之后，測(cè)試器152中的測(cè)試電路對(duì)兩個(gè)環(huán)形振蕩器的關(guān)于最后的采樣的輸出進(jìn)行比較，以便識(shí)別可能的攻擊或者質(zhì)量誤差。這在下面詳細(xì)描述。[0044]如果當(dāng)前隨機(jī)比特組正常，則每個(gè)環(huán)形振蕩器的三次采樣被組合成兩個(gè)數(shù)據(jù)鏈并且被發(fā)送給馮紐曼編碼器160中的后處理單元。在一個(gè)可能的實(shí)施情況下使用XOR壓縮器來(lái)提高每比特的墑。如果兩個(gè)環(huán)形振蕩器100和102是激活的，則兩個(gè)隨機(jī)數(shù)據(jù)鏈可以被組合并且給馮紐曼編碼器160，以便去除隨機(jī)輸出的每個(gè)偏置。該單元的輸出是隨機(jī)的32比特?cái)?shù)，其可以由在FPGA上的其他部件使用。當(dāng)需要相對(duì)于誤差注入攻擊更穩(wěn)健的后處理時(shí)，可以使用附加的設(shè)備。[0045]在下面闡述每個(gè)環(huán)形振蕩器100或102可以如何檢測(cè)誤差注入。誤差例如在于，采樣寄存器之一中的值翻轉(zhuǎn)。這可能利用激光器或者弱放射性材料或粒子流實(shí)現(xiàn)。這樣的誤差例如在高于海平面的大的高度時(shí)出現(xiàn)。對(duì)于攻擊者來(lái)說(shuō)，這樣的攻擊不足夠精確。所述攻擊更可能依賴(lài)于大量誤差注入的統(tǒng)計(jì)學(xué)參量。[0046]在所提出的具有兩個(gè)環(huán)形振蕩器的裝置情況下一所述環(huán)形振蕩器分別包括三個(gè)反相元件，在表1中詳述的以下?tīng)顟B(tài)或采樣值是可能的?！緳?quán)利要求】1.用于識(shí)別第一環(huán)形振蕩器(10，100)與第二環(huán)形振蕩器(10，102)的相關(guān)的方法，其中能夠?qū)⒌谝画h(huán)形振蕩器(10，100)的輸出端處的值與第二環(huán)形振蕩器(10，102)的輸出端處的值關(guān)聯(lián)，使得通過(guò)每次關(guān)聯(lián)形成第一環(huán)形振蕩器(10，100)的值和第二環(huán)形振蕩器(10，102)的值的組合，其中基于對(duì)一個(gè)組合與至少一個(gè)時(shí)間上在先的組合的比較來(lái)進(jìn)行識(shí)別。2.根據(jù)權(quán)利要求1所述的方法，其中定義具有表區(qū)的表，其中通過(guò)地址參照表區(qū)，其中在每次關(guān)聯(lián)時(shí)第一環(huán)形振蕩器(10，100)的值確定地址，在分配給該地址的表區(qū)中寫(xiě)入第二環(huán)形振蕩器(10，102)的值，其中根據(jù)對(duì)寫(xiě)入到表區(qū)中的值與先前的值的比較來(lái)識(shí)別相關(guān)。3.根據(jù)權(quán)利要求1所述的方法，其中按連續(xù)順序定義環(huán)形振蕩器狀態(tài)并且因此給每個(gè)環(huán)形振蕩器(10，100,102)的輸出端處的每個(gè)可能值分配通過(guò)數(shù)代表的狀態(tài)，其中在每次關(guān)聯(lián)時(shí)形成兩個(gè)環(huán)形振蕩器(10，100，102)的狀態(tài)之間的差并且對(duì)在關(guān)聯(lián)時(shí)的所述差與在至少一個(gè)先前的關(guān)聯(lián)時(shí)的差進(jìn)行比較。4.根據(jù)權(quán)利要求1至3之一所述的方法，所述方法在FPGA中進(jìn)行。5.根據(jù)權(quán)利要求1至4之一所述的方法，其中根據(jù)比較結(jié)果遞增警告計(jì)數(shù)器。6.根據(jù)權(quán)利要求5所述的方法，其中在超過(guò)預(yù)先給定的閾時(shí)通過(guò)警告計(jì)數(shù)器輸出誤差信號(hào)。7.用于識(shí)別第一環(huán)形振蕩器(10，100)與第二環(huán)形振蕩器(10，102)的相關(guān)的裝置，尤其是用于執(zhí)行根據(jù)權(quán)利要求1至6之一所述的方法，其中能夠?qū)⒌谝画h(huán)形振蕩器(10，100)的輸出端處的值與第二環(huán)形振蕩器(10，102)的輸出端處的值關(guān)聯(lián)，使得通過(guò)每次關(guān)聯(lián)形成第一環(huán)形振蕩器(10，100)的值和第二環(huán)形振蕩器(10，102)的值的組合，其中設(shè)置構(gòu)造為基于對(duì)一個(gè)組合與至少一個(gè)時(shí)間上在先的組合的比較來(lái)識(shí)別相關(guān)的單元。8.根據(jù)權(quán)利要求7所述的裝置，所述裝置實(shí)現(xiàn)在FPGA中。9.根據(jù)權(quán)利要求7或8所述的裝置，所述裝置包括存儲(chǔ)單元，在所述存儲(chǔ)單元中存放具有表區(qū)的表，其中通過(guò)地址參照表區(qū)，其中在每次關(guān)聯(lián)時(shí)第一環(huán)形振蕩器(10，100)的值確定地址，在分配給該地址的表區(qū)中寫(xiě)入第二環(huán)形振蕩器(10，102)的值，其中根據(jù)對(duì)寫(xiě)入到表區(qū)中的值與先前的值的比較來(lái)識(shí)別相關(guān)。10.根據(jù)權(quán)利要求7至9之一所述的裝置，所述裝置被設(shè)計(jì)用于按連續(xù)順序定義環(huán)形振蕩器狀態(tài)并且因此給每個(gè)環(huán)形振蕩器(10，100,102)的輸出端處的每個(gè)可能值分配通過(guò)數(shù)代表的狀態(tài)，其中在每次關(guān)聯(lián)時(shí)形成兩個(gè)環(huán)形振蕩器(10，100,102)的狀態(tài)之間的差并且對(duì)在關(guān)聯(lián)時(shí)的所述差與在至少一個(gè)先前的關(guān)聯(lián)時(shí)的差進(jìn)行比較。【文檔編號(hào)】H03H17/02GK104049936SQ201410087477【公開(kāi)日】2014年9月17日申請(qǐng)日期:2014年3月11日優(yōu)先權(quán)日:2013年3月12日【發(fā)明者】M.劉易斯,E.貝爾申請(qǐng)人:羅伯特·博世有限公司