用于模擬數(shù)字轉(zhuǎn)換器校準的系統(tǒng)、方法及記錄介質(zhì)的制作方法
【專利摘要】本發(fā)明涉及用于模擬數(shù)字轉(zhuǎn)換器校準的系統(tǒng)、方法及記錄介質(zhì)。本發(fā)明公開一種用于模擬數(shù)字轉(zhuǎn)換器(ADC)的校準系統(tǒng)，所述校準系統(tǒng)包括接收模擬輸入并將所述模擬輸入轉(zhuǎn)換成數(shù)字多比特數(shù)據(jù)的內(nèi)部ADC。所述校準系統(tǒng)還包括混洗所述內(nèi)部ADC的比較器的基準值的基準混洗電路。另外，所述校準系統(tǒng)包括校準所述內(nèi)部ADC的所述比較器的校準電路。所述校準系統(tǒng)包括基于所述數(shù)字多比特數(shù)據(jù)來測量振幅的數(shù)字塊。此外，所述校準系統(tǒng)包括基于所述數(shù)字塊的輸出來控制所述校準電路的校準邏輯。
【專利說明】用于模擬數(shù)字轉(zhuǎn)換器校準的系統(tǒng)、方法及記錄介質(zhì)
[0001]相關(guān)申請的交叉引用
[0002]根據(jù)35USC§ 119(e)的規(guī)定，本申請要求于2013年3月15日提交的美國臨時申請序列號 61/789，939 “ANALOG TO DIGITAL CONVERTER (ADC) FLASH CALIBRAT1N” 的優(yōu)先權(quán)，所述申請的全文通過引用并入本文中。

【技術(shù)領(lǐng)域】
[0003]本公開總體涉及模擬數(shù)字轉(zhuǎn)換器(ADC)的領(lǐng)域，并且更確切地說，涉及校正ADC中的比較器非理想性。

【背景技術(shù)】
[0004]閃速ADC包括一系列比較器，用來將模擬輸入電壓與一系列基準電壓進行比較。ADC的輸出對應(yīng)于最接近但不超過輸入電壓的基準電壓。然而，制造缺陷如偏移可能導(dǎo)致比較器實際上將模擬輸入電壓與不同于與所述比較器相關(guān)聯(lián)的標稱基準電壓的值進行比較。因此，為了彌補這些缺陷，向比較器施加校正。
[0005]此前，已努力在Λ ZADC中提供偏移校正，所述Λ ZADC包括連接至內(nèi)部閃速ADC的環(huán)路濾波器。為此，使ADC的各個塊脫機，并執(zhí)行DC校準方案。具體來說，首先使ADC中的比較器從環(huán)路濾波器斷開。然后，將靜態(tài)輸入(通常是共模的)施加到輸入端并且作為比較器的基準電壓。從最低值到最高值來掃過比較器的校準代碼，直到觸發(fā)比較器的輸出。觸發(fā)比較器的輸出的代碼指示比較器的偏移的估計值。然后對閃速ADC中的每個比較器重復(fù)所述程序。使用所指示的校準修整代碼將比較器重新連接至環(huán)路濾波器來進行正常操作。
[0006]在Λ SADC中，過采樣率(OSR)通常被設(shè)計成大于10以使得熱噪聲支配來自后端閃速比較器的量化噪聲。因此，來自后端閃速ADC的量化噪聲是噪聲預(yù)算的顯著部分。尤其是，量化噪聲有可能接近與熱噪聲相同的同一等級。在這種情況下，模擬表明，在不校準閃速ADC的情況下，大多數(shù)Λ SADC將無法滿足噪聲規(guī)范。由于閃速ADC中的比較器偏移，量化噪聲本身是過程相關(guān)的并且由閃速ADC的分辨率來設(shè)置。

【專利附圖】

【附圖說明】
[0007]為了提供對本公開及其特征和優(yōu)點的更為完整的了解，參考以下結(jié)合附圖進行的描述，在附圖中相同的參考數(shù)字表示相同部分，其中:
[0008]圖1是示出根據(jù)本公開的一個實施方案的用于閃速校準技術(shù)的系統(tǒng)的簡化框圖；
[0009]圖2是示出根據(jù)本公開的一個實施方案的閃速ADC的簡化框圖；
[0010]圖3示出根據(jù)本公開的一個實施方案的未校準的ADC和已校準的ADC的快速傅立葉變換(FFT)頻譜；
[0011]圖4是不出根據(jù)本公開的一個實施方案的ADC的RMS輸出與帶內(nèi)量化噪聲的曲線圖；
[0012]圖5是示出根據(jù)本公開的一個實施方案的RMS計的平方和實行方案的簡化框圖；并且
[0013]圖6是示出與本公開的一個實施方案相關(guān)聯(lián)的可能操作的簡化流程圖。

【發(fā)明內(nèi)容】

[0014]在一個實施例中提供一種用于Λ Σ (三角積分)模擬數(shù)字轉(zhuǎn)換器(ADC)的校準系統(tǒng)，并且所述校準系統(tǒng)包括:內(nèi)部ADC，其接收模擬輸入并將所述模擬輸入轉(zhuǎn)換成數(shù)字多比特數(shù)據(jù)；基準混洗電路，其混洗所述內(nèi)部ADC的比較器的基準值；校準電路，其校準所述內(nèi)部ADC的所述比較器；數(shù)字塊，其基于所述數(shù)字多比特數(shù)據(jù)來測量振幅；以及校準邏輯，其被配置來基于所述數(shù)字塊的輸出來控制所述校準電路。
[0015]在一個實行方案中，校準混洗方案被實行為確保比較器中的一個或多個隨著時間的推移經(jīng)歷轉(zhuǎn)變的多個方案，并且所述方案包括數(shù)據(jù)加權(quán)平均(DWA)方案、跳步法方案(leap-frogging scheme)以及交換方案之一。在另一實行方案中，校準電路調(diào)整內(nèi)部ADC的比較器的偏移。另外，數(shù)字塊可以結(jié)合功率計來實行，所述功率計可通過計算絕對值和以及計算平方和之一來估計輸出功率。此外，校準邏輯可以在嵌入式可編程微處理器上實行。此外，校準邏輯可以實行為包括自定義邏輯的芯片上體系結(jié)構(gòu)。另外，校準邏輯可以用隨機游走算法、模擬退火算法以及遺傳算法之一來實行。
[0016]在另一實施例中 ，提供一種用于Λ Σ (三角積分)模擬數(shù)字轉(zhuǎn)換器(ADC)的校準系統(tǒng)，并且所述校準系統(tǒng)包括:內(nèi)部ADC，其接收模擬輸入并將所述模擬輸入轉(zhuǎn)換成數(shù)字多比特數(shù)據(jù)；數(shù)字塊，其基于所述數(shù)字多比特數(shù)據(jù)來測量振幅；以及校準邏輯，其被配置來基于所述數(shù)字塊的輸出來控制所述內(nèi)部ADC的校準電路。內(nèi)部ADC還接收訓(xùn)練信號，其中所述信號的統(tǒng)計數(shù)據(jù)是先驗已知的并且導(dǎo)致內(nèi)部ADC的狀態(tài)隨著時間的推移經(jīng)歷轉(zhuǎn)變。在一個實行方案中，訓(xùn)練信號是關(guān)于Λ SADC全尺度(full-scale)具有大功率的正弦波形。在另一實行方案中，訓(xùn)練信號是關(guān)于△ SADC全尺度具有大功率的隨機噪聲。

【具體實施方式】
[0017]圖1是示出根據(jù)本公開的一個實施方案的用于閃速校準技術(shù)的系統(tǒng)10的簡化框圖。系統(tǒng)10包括Λ 2ADC12、均方根(RMS)功率計18以及校準邏輯20。Λ ZADC12向RMS功率計18輸出17級數(shù)字數(shù)據(jù)。在一個實施方案中，RMS功率計18向校準邏輯20輸出RMS值和平均值兩者。
[0018]Δ XADC12包括環(huán)路濾波器14和閃速ADC16。將所述17級數(shù)字數(shù)據(jù)在內(nèi)部從閃速ADC16反饋到回環(huán)路濾波器14。此外，閃速ADC16從校準邏輯20接收偏移控制值反饋。
[0019]圖2是示出根據(jù)本公開的一個實施方案的閃速ADC16的簡化框圖。閃速ADC16包括開關(guān)矩陣24、混洗邏輯26以及比較器28a至28c。閃速ADC16具有N+1個輸出電平，其中N表示比較器的數(shù)目。在上文所討論的實施方案中，ADC具有17個輸出電平并且具有16個比較器。閃速ADC16向RMS功率計18輸出數(shù)字值，所述數(shù)字值對應(yīng)于到閃速ADC16的模擬輸入。閃速ADC16從校準邏輯20接收數(shù)字校準代碼，所述數(shù)字校準代碼驅(qū)動比較器28a至28c內(nèi)的模擬電路，所述模擬電路調(diào)整這些比較器的偏移。
[0020]在典型的閃速ADC中，基準電壓直接連接至比較器。因此，當沒有模擬輸入施加至Vin時，到閃速ADC16的輸入是非常小的、隨時間變化的類噪聲信號，所述信號導(dǎo)致相同的幾個比較器輸出隨著時間的推移而轉(zhuǎn)變。只有這些比較器轉(zhuǎn)變，因為沒有足夠的變化來導(dǎo)致具有非常高的或非常低的基準的比較器改變其輸出。
[0021]因此，在閃速ADC16中，開關(guān)矩陣24混洗與基準電壓的連接，這樣使得每個比較器28a至28c最終將獲得不同的基準電壓。例如，如果開關(guān)矩陣24最初向比較器28a施加Refl、向比較器28b施加Ref2并且向比較器28c施加Ref3，那么開關(guān)矩陣稍后將向比較器28b施加Ref 1、向比較器28c施加Ref 2并且向比較器28a施加Ref 3。在Λ Σ ADC的一個實施方案中，閃速ADC16中的開關(guān)矩陣24在每個時鐘周期期間以部分隨機的方式混洗與基準電壓的連接。
[0022]因此，閃速基準混洗方案確保每個比較器隨著時間的推移經(jīng)歷轉(zhuǎn)變，即使到閃速ADC的輸入是非常小的、隨時間變化的信號。通過這些轉(zhuǎn)變，可以在不向ASADC12的輸入端施加訓(xùn)練信號的情況下校準比較器28a至28c。確保一個或多個比較器隨著時間的推移經(jīng)歷轉(zhuǎn)變的其它方案包括數(shù)據(jù)加權(quán)平均(DWA)方案、跳步法方案、交換方案以及隨機選擇。
[0023]在一個實施方案中，校準邏輯20是在可編程微處理器中實行。在另一實施方案中，校準邏輯20是實行為包括自定義邏輯的芯片上體系結(jié)構(gòu)。在又一實施方案中，校準邏輯20是實行為芯片外體系結(jié)構(gòu)。校準邏輯是處理裝置的一個例子。校準邏輯20經(jīng)由數(shù)字通信接口與閃速ADC16和RMS計18的校準硬件接合。
[0024]環(huán)路濾波器14的輸出包含輸入信號和系統(tǒng)固有的噪聲。因此,為了使輸入信號的特性與測量結(jié)果去耦， 斷開環(huán)路濾波器14的輸入端。在這個方案中，到閃速ADC16的輸入是全尺度信號的一小部分，因為所述輸入僅由熱噪聲和量化噪聲組成。然后，對△ Σ轉(zhuǎn)換器12的輸出進行FFT并且得到帶內(nèi)分格(bin)的功率。因為比較器的偏移引入白噪聲，所以可以通過使從O到fs/2的整個FFT頻譜的功率最小化來優(yōu)化由偏移造成的帶內(nèi)噪聲，如圖3中所示出。圖3示出未校準的ADC與已校準的ADC的快速傅立葉變換(FFT)頻譜。按照Parseval定理，可以用時域RMS功率計來計算整個FFT頻譜的功率。因此，圖1中的RMS計18產(chǎn)生閃速ADC16輸出的RMS和平均值。平均輸出提供了在校準邏輯中通過以下公式從RMS中移除直流分量(DC component)的選項，
[0025]E (χ-u) 2=E (X2) -2uE (x) +U2=E (x2) -U2
[0026]其中E()是期望運算，并且u是X的平均值。
[0027]校準邏輯20調(diào)整校準代碼，以使得ADC16的RMS輸出(具有或沒有DC分量)得以最小化。圖4是示出ADC的RMS輸出與帶內(nèi)量化噪聲的曲線圖。圖4示出ADC16RMS輸出與帶內(nèi)量化噪聲之間的模擬相關(guān)性。所述模擬包括用于比較器偏移、基準混洗以及熱噪聲的模型。
[0028]RMS計18應(yīng)當收集大量樣本。使用大量樣本以使得噪聲中固有的方差不影響測量準確度。在一個實施方案中，RMS計18對ADC的每個信道的數(shù)字ADC樣本值的平方以及(非平方)數(shù)字ADC值的總和兩者進行累加。

【權(quán)利要求】
1.一種用于模擬數(shù)字轉(zhuǎn)換器(ADC)的校準系統(tǒng)，其包括: 噪聲源； 內(nèi)部ADC，其從所述噪 聲源接收模擬輸入并將所述模擬輸入轉(zhuǎn)換成數(shù)字多比特數(shù)據(jù)； 基準混洗電路，其混洗所述內(nèi)部ADC的比較器的基準值； 校準電路，其校準所述內(nèi)部ADC的所述比較器； 數(shù)字塊，其基于所述數(shù)字多比特數(shù)據(jù)來測量振幅；以及 校準邏輯，其被配置來基于所述數(shù)字塊的輸出來控制所述校準電路。
2.如權(quán)利要求1所述的校準系統(tǒng)，其中校準混洗方案被實行為確保所述比較器中的一個或多個隨著時間的推移經(jīng)歷轉(zhuǎn)變的多個方案，并且所述方案包括數(shù)據(jù)加權(quán)平均(DWA)方案、跳步法方案以及交換方案之一。
3.如權(quán)利要求1所述的校準系統(tǒng)，其中所述校準電路調(diào)整所述內(nèi)部ADC的所述比較器的偏移。
4.如權(quán)利要求1所述的校準系統(tǒng)，其中所述數(shù)字塊是結(jié)合功率計來實行，所述功率計通過計算絕對值和以及計算平方和之一來估計輸出功率。
5.如權(quán)利要求1所述的校準系統(tǒng)，其中所述校準邏輯是在嵌入式可編程微處理器上實行。
6.如權(quán)利要求1所述的校準系統(tǒng)，其中所述校準邏輯被實行為包括自定義邏輯的芯片上體系結(jié)構(gòu)。
7.如權(quán)利要求1所述的校準系統(tǒng)，其中所述校準邏輯是用隨機游走算法、模擬退火算法以及遺傳算法之一來實行。
8.一種用于模擬數(shù)字轉(zhuǎn)換器(ADC)的校準方法，所述方法包括: 在內(nèi)部ADC處從噪聲源接收模擬輸入； 用所述內(nèi)部ADC將所述模擬輸入轉(zhuǎn)換成數(shù)字多比特數(shù)據(jù)； 混洗所述內(nèi)部ADC的比較器的基準值； 基于所述數(shù)字多比特數(shù)據(jù)來測量振幅；以及 用校準邏輯基于所述振幅來校準所述內(nèi)部ADC的所述比較器。
9.如權(quán)利要求8所述的校準方法，其中校準混洗方案被實行為確保所述比較器中的一個或多個隨著時間的推移經(jīng)歷轉(zhuǎn)變的多個方案，并且所述方案包括數(shù)據(jù)加權(quán)平均(DWA)方案、跳步法方案以及交換方案之一。
10.如權(quán)利要求8所述的校準方法，其中所述校準調(diào)整所述內(nèi)部ADC的所述比較器的偏移。
11.如權(quán)利要求8所述的校準方法，其中所述測量是結(jié)合功率計來實行，所述功率計通過計算絕對值和以及計算平方和之一來估計輸出功率。
12.如權(quán)利要求8所述的校準方法，其中所述校準邏輯是在嵌入式可編程微處理器上實行或者被實行為包括自定義邏輯的芯片上體系結(jié)構(gòu)。
13.如權(quán)利要求8所述的校準方法，其中所述校準邏輯是用隨機游走算法、模擬退火算法以及遺傳算法之一來實行。
14.編碼在一個或多個有形介質(zhì)中的邏輯，其包括用于執(zhí)行的代碼并且在由處理器執(zhí)行時可操作來執(zhí)行多個操作，所述操作包括:基于振幅來校準ADC的比較器，所述振幅是基于數(shù)字多比特數(shù)據(jù)來測得的，其中所述內(nèi)部ADC的所述比較器的基準值被混洗。
15.如權(quán)利要求14所述的邏輯，其中所述校準調(diào)整所述ADC的所述比較器的偏移。
16.如權(quán)利要求14所述的邏輯，其中所述處理器被實行為嵌入式可編程微處理器或者被實行為包括自定義邏輯的芯片上體系結(jié)構(gòu)。
17.如權(quán)利要求14所述的邏輯，其中所述校準是用隨機游走算法、模擬退火算法以及遺傳算法之一來實行。
18.一種用于模擬數(shù)字轉(zhuǎn)換器(ADC)的校準系統(tǒng)，其包括: 噪聲源； 內(nèi)部ADC，其從所述噪聲源接收模擬輸入并將所述模擬輸入轉(zhuǎn)換成數(shù)字多比特數(shù)據(jù)，其中所述內(nèi)部ADC還接收訓(xùn)練信號，其中所述信號的統(tǒng)計數(shù)據(jù)是先驗已知的并導(dǎo)致所述內(nèi)部ADC的狀態(tài)隨著時間的推移經(jīng)歷轉(zhuǎn)變； 數(shù)字塊，其基于所述數(shù)字多比特數(shù)據(jù)來測量振幅；以及 校準邏輯，其被配置來基于所述數(shù)字塊的輸出來控制所述內(nèi)部ADC的校準電路。
19.如權(quán)利要求18所述的校準系統(tǒng)，其中所述訓(xùn)練信號是關(guān)于ASADC全尺度具有大功率的正弦波形。
20.如權(quán)利要求18所述的校準系統(tǒng)，其中所述訓(xùn)練信號是關(guān)于ASADC全尺度具有大功率的隨機噪聲。
【文檔編號】H03M1/10GK104052477SQ201410094032
【公開日】2014年9月17日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】李棹, S·巴爾, K·G·加爾德, D·阿爾德雷德, C·邁爾, T·C·考德威爾, D·J·邁克勞瑞恩, V·考茲羅夫 申請人:亞德諾半導(dǎo)體技術(shù)公司