差分信號的共模電平重置電路的制作方法
【專利摘要】本發(fā)明公開了一種差分信號的共模電平重置電路，包括依次連接的源極跟隨電路、電壓-電流轉(zhuǎn)換電路、電流輸出電路和共模重置電路。本發(fā)明可以實現(xiàn)輸出共模點的電平重置，達到下一級輸入共模點的要求，同時保持較高的差分線性。通過PMOS管的源極跟隨器電路使輸入共模點提高VTH，再通過連接為跟隨形式的NMOS組成電壓-電流轉(zhuǎn)換電路，把輸入電壓線性轉(zhuǎn)換為電流信號，最后經(jīng)過鏡像電流傳輸?shù)诫娏鬏敵鲭娐?，電流輸出電路的共模電平通過共模重置電路進行重置，最終輸出電平VOUT的共模電平與VREF一致。本發(fā)明實現(xiàn)了差分信號共模電平的重置，最大限度保持了信號的差分線性，適于幅度中等的差分信號的共模電平重置。
【專利說明】差分信號的共模電平重置電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種差分信號的共模電平重置電路，特別針對集成電路中模塊電路之間互聯(lián)的電平轉(zhuǎn)換。
【背景技術(shù)】
[0002]集成電路在近些年發(fā)展迅速，工藝制程和集成度迅速提高，集成電路的種類和數(shù)量越來越多，功能越來越強大，其中模擬電路種類和功能始終呈上升趨勢。模擬集成電路中差分信號是常用的小信號處理、傳輸模式，利用其對成性，可以有效降低干擾。
[0003]集成電路中，差分MOS對管是常見的處理差分信號的方式，當采用NMOS和PMOS做差分對管時，最佳共模電壓可能不同，另外電壓/電流、高阻/低阻等不同的信號處理方式需求的共模電壓也不相同，因此為了追求最佳的性能、功耗、面積等因素時，不同模塊電路的差分信號的共模電壓可能存在不同。
[0004]在集成電路中，當輸出模塊電路的共模電壓與下一級輸入電路要求的共模電壓不一致時，一般情況不能直接級聯(lián)，否則可能不能正常工作，或者出現(xiàn)異常功耗等問題，因此需要電平重置電路實現(xiàn)共模電壓的轉(zhuǎn)移。共模轉(zhuǎn)移電路有很多種，通過二極管或者連接為二極管形式的MOS器件結(jié)合電阻都能實現(xiàn)電平的轉(zhuǎn)移，但是其驅(qū)動能力有時不能滿足下級的需要，而且電平轉(zhuǎn)移以VT為基本單位，不能靈活調(diào)節(jié)任意的共模偏置電壓。
[0005]有時對共模偏置電壓的電平轉(zhuǎn)移的要求比較苛刻，比如具備一定的隔離度、輸入電阻盡可能高(達兆歐姆量級)、輸出具備一定的帶負載能力，同時不能出現(xiàn)失真，這就對電平轉(zhuǎn)移電路的設(shè)計提出的較高的要求，要綜合考慮線性、功耗、轉(zhuǎn)換速度等特性。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的以上問題，提供一種差分信號的共模電平重置電路，實現(xiàn)了差分信號共模電平的重置，最大限度保持了信號的差分線性，尤其適于幅度中等的差分信號的共模電平重置。
[0007]為實現(xiàn)上述技術(shù)目的，達到上述技術(shù)效果，本發(fā)明通過以下技術(shù)方案實現(xiàn):
一種差分信號的共模電平重置電路，包括依次連接的源極跟隨電路、電壓-電流轉(zhuǎn)換
電路、電流輸出電路和共模重置電路。
[0008]進一步的，所述源極跟隨電路采用PMOS源極串接電阻，PMOS柵極直接連接輸入信號，PMOS漏極連接地、源極通過電阻連接到電源。
[0009]進一步的，所述電壓-電流轉(zhuǎn)換電路采用NMOS的源極跟隨電路，NMOS源極通過電阻接地、漏極電路連接?xùn)怕┒探拥腜MOS做負載。
[0010]進一步的，所述電流輸出電路采用高阻的漏極輸出，MOS的柵極和與其相連的同類MOS組成電流鏡電路。
[0011]進一步的，所述共模重置電路與輸出級構(gòu)成共模電平的負反饋電路，用兩個相同的電阻獲取輸出級的共模電平，用PMOS差分對管實現(xiàn)共模電平與VREF的比較，調(diào)節(jié)電流通過柵漏短接的NMOS提供給輸出級NMOS的偏置。
[0012]優(yōu)選的，所述共模重置電路還具備自身的偏置電路，所述偏置電路由電阻和一組PMOS電流鏡組成。
[0013]本發(fā)明的有益效果是:
1、本發(fā)明可以實現(xiàn)輸出共模點的電平重置，達到下一級輸入共模點的要求，同時保持較高的差分線性。通過PMOS管的源極跟隨器電路使輸入共模點提高VTH，再通過連接為跟隨形式的NMOS組成電壓-電流轉(zhuǎn)換電路，把輸入電壓線性轉(zhuǎn)換為電流信號，最后經(jīng)過鏡像電流傳輸?shù)诫娏鬏敵鲭娐?，電流輸出電路的共模電平通過共模重置電路進行重置，最終輸出電平VOUT的共模電平與VREF —致。本發(fā)明實現(xiàn)了差分信號共模電平的重置，最大限度保持了信號的差分線性，適于幅度中等的差分信號的共模電平重置。
[0014]2、源極跟隨電路具備較好的電壓跟隨特性，采用PMOS做源極跟隨器件，具備極高的輸入電阻，增益近似為1，具備較好的線性，輸出源極通過電阻連接到電源，電阻提供了正常工作的偏置和恒定的負載。電壓信號從PMOS的柵極輸入，同相、等幅的電壓從源極輸出，此源極跟隨電路起兩個主要功能，一是隔離作用，二是提高共模電平VT，保證下級電路正常工作。
[0015]3、電壓-電流轉(zhuǎn)換電路采用源極跟隨的NMOS做輸入，NMOS的源極電壓跟隨柵極電壓，電壓降低VT，因此NMOS的源極電壓與上一級源跟隨電路的輸入電壓Vin完全一致，這樣流經(jīng)源極電阻的電流就是Vin/R，實現(xiàn)了輸入電壓的電壓-電流轉(zhuǎn)換，線性轉(zhuǎn)換的電流進入連接為電流鏡輸入的PM0S。
[0016]4、輸出電路采用高阻的漏極輸出形式，其中MOS的柵極和與其相連的同類MOS組成電流鏡電路，這樣上級電壓-電流轉(zhuǎn)換后的電流通過輸出電路輸出，由于下級的兩個串接電阻做負載，因此在此處轉(zhuǎn)換為電壓信號。
[0017]5、共模重置電路可以對輸出電路的共模點進行重置，其核心原理是共模電平的負反饋電路，用兩個相同的電阻獲取輸出級的共模電平，同時作為輸出電流的負載，用PMOS差分對管實現(xiàn)共模電平與VREF的比較，調(diào)節(jié)電流通過柵漏短接的NMOS提供給輸出級NMOS的偏置。當輸出共模電平高于VREF時，P8導(dǎo)通加強電流增大，N5電流也加大，輸出電路NMOS上的下拉電流加大，降低輸出共模電平，反之，增加輸出共模電平，最終輸出電平VOUT的共模電平與VREF—致。共模重置電路還具備自身的偏置電路，由電阻和一組PMOS電流鏡組成。
[0018]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細說明如后。本發(fā)明的【具體實施方式】由以下實施例及其附圖詳細給出。
【專利附圖】

【附圖說明】
[0019]此處所說明的附圖用來提供對本發(fā)明的進一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當限定。在附圖中:
圖1為差分信號的共模電平重置電路圖；
圖2為源極跟隨電路；
圖3為電壓-電流轉(zhuǎn)換電路； 圖4為電流輸出電路；
圖5為共模重置電路。
【具體實施方式】
[0020]下面將參考附圖并結(jié)合實施例，來詳細說明本發(fā)明。
[0021]參照圖1所示，一種差分信號的共模電平重置電路，包括依次連接的源極跟隨電路1、電壓-電流轉(zhuǎn)換電路2、電流輸出電路3和共模重置電路4。
[0022]參照圖2所示，所述源極跟隨電路I采用一對PMOS管P1、P2，PU P2柵極直接連接輸入信號，漏極連接地，源極分別通過電阻R1、R2連接到電源。源極跟隨電路I在實施過程中必須具備較好的電壓跟隨特性，因此其中的源極跟隨器件PMOS必須采取足夠的尺寸，其等效跨導(dǎo)值要遠大于其源極負載電阻的倒數(shù)，而且PMOS的襯底連接源極，另外為了保持較好的對稱性，其中正、負兩個支路上的器件參數(shù)完全一致。
[0023]參照圖3所示，所述電壓-電流轉(zhuǎn)換電路2采用一對NMOS管N1、N2，N1、N2源極分別通過電阻R3、R4接地，漏極電路連接?xùn)怕┒探拥囊粚MOS管P3、P4做負載。電壓-電流轉(zhuǎn)換電路2采用源極跟隨的NMOS做輸入，由于工藝限制，沒有深N井NMOS器件時，可采用普通NMOS器件，此時襯底不能接源極，可以接地。同樣為了保證良好的電壓跟隨特性，NMOS的寬長比必須足夠大，等效跨導(dǎo)值也遠大于其源極負載電阻的倒數(shù)，其漏極連輸出的是電壓轉(zhuǎn)換的電流，連接入電流鏡輸入的PMOS，PMOS的過驅(qū)動電壓在0.1-0.2V之間，可以根據(jù)尺寸進行調(diào)節(jié)。
[0024]參照圖4所示，所述電流輸出電路3采用高阻的漏極輸出形式，NMOS管N3、N4的柵極與所述共模重置電路4中的NMOS管N5的柵極相連，PMOS管P5、P6的柵極分別與所述電壓-電流轉(zhuǎn)換電路2中的P4、P3的柵極相連，這樣上級電壓-電流轉(zhuǎn)換后的電流通過輸出電路輸出，由于下級的兩個串接電阻做負載，因此在此處轉(zhuǎn)換為電壓信號。電流鏡電流的比例可以是1:1，也可以根據(jù)需要進行調(diào)整。
[0025]參照圖5所示，所述共模重置電路4與輸出級構(gòu)成共模電平的負反饋電路，共模重置電路4可以對輸出電路的共模點進行重置，用兩個相同的電阻獲取輸出級的共模電平，用PMOS差分對管P9、P10實現(xiàn)共模電平與VREF的比較，電阻的阻值可以與電壓_電流轉(zhuǎn)換的源極負載電阻相同，此時整體電路增益為1，可以根據(jù)增益需要適當此處電阻的阻值和輸出電路中電流鏡的比例。VREF由下級電路提供，可適當加電容濾波電路。調(diào)節(jié)電流通過柵漏短接的NMOS提供給輸出級NMOS的偏置。
[0026]所述共模重置電路4還具備自身的偏置電路，所述偏置電路由電阻和一組PMOS電流鏡組成。為保證較低的功耗，可以取百K歐姆級別的電阻。偏置電阻的選取也決定N5和N4/N3組成的電流鏡的電流比例，一般情況下，要保證N3、N4的電流與P5、P6的共模電流基本相當，同時為了實現(xiàn)較高的共模電壓精度，P7、P8兩個PMOS器件的尺寸要合適，可以通過電路仿真決定。
[0027]本發(fā)明可以實現(xiàn)輸出共模點的電平重置，達到下一級輸入共模點的要求，同時保持較高的差分線性。通過PMOS管的源極跟隨器電路I使輸入共模點提高VTH，再通過連接為跟隨形式的NMOS組成電壓-電流轉(zhuǎn)換電路2，把輸入電壓線性轉(zhuǎn)換為電流信號，最后經(jīng)過鏡像電流傳輸?shù)诫娏鬏敵鲭娐?，電流輸出電路3的共模電平通過共模重置電路進行重置，最終輸出電平VOUT的共模電平與VREF—致。本發(fā)明實現(xiàn)了差分信號共模電平的重置，最大限度保持了信號的差分線性，適于幅度中等的差分信號的共模電平重置。
[0028] 以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種差分信號的共模電平重置電路，其特征在于:包括依次連接的源極跟隨電路(1)、電壓-電流轉(zhuǎn)換電路(2)、電流輸出電路(3 )和共模重置電路(4 )。
2.根據(jù)權(quán)利要求1所述的共模電平重置電路，其特征在于:所述源極跟隨電路(I)采用PMOS源極串接電阻，PMOS柵極直接連接輸入信號，PMOS漏極連接地、源極通過電阻連接至Ij電源。
3.根據(jù)權(quán)利要求1所述的共模電平重置電路，其特征在于:所述電壓-電流轉(zhuǎn)換電路(2)采用NMOS的源極跟隨電路，NMOS源極通過電阻接地、漏極電路連接?xùn)怕┒探拥腜MOS做負載。
4.根據(jù)權(quán)利要求1所述的共模電平重置電路，其特征在于:所述電流輸出電路(3)采用高阻的漏極輸出，MOS的柵極和與其相連的同類MOS組成電流鏡電路。
5.根據(jù)權(quán)利要求1所述的共模電平重置電路，其特征在于:所述共模重置電路(4)與輸出級構(gòu)成共模電平的負反饋電路，用兩個相同的電阻獲取輸出級的共模電平，用PMOS差分對管實現(xiàn)共模電平與VREF的比較，調(diào)節(jié)電流通過柵漏短接的NMOS提供給輸出級NMOS的偏置。
6.根據(jù)權(quán)利要求1所述的共模電平重置電路，其特征在于:所述共模重置電路(4)還具備自身的偏置電路，所述偏置電路由電阻和一組PMOS電流鏡組成。
【文檔編號】H03F3/45GK103888093SQ201410153587
【公開日】2014年6月25日 申請日期:2014年4月17日 優(yōu)先權(quán)日:2014年4月17日
【發(fā)明者】杜占坤, 杜大勇 申請人:蘇州坤信微電子科技有限公司