用于改進(jìn)電子電路中的信號(hào)通信的裝置及相關(guān)方法
【專利摘要】用于改進(jìn)電子電路中的信號(hào)通信的裝置及相關(guān)方法。一種裝置包括微控制器單元(MCU)。該MCU包括耦合到MCU輸入端的緩沖器和模擬比較器。該MCU適于選擇性地確定從緩沖器的輸出信號(hào)或從模擬比較器的輸出信號(hào)施加到MCU輸入端的數(shù)字信號(hào)的邏輯值。
【專利說(shuō)明】用于改進(jìn)電子電路中的信號(hào)通信的裝置及相關(guān)方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]該專利申請(qǐng)是2012年12月30日提交的美國(guó)專利申請(qǐng)13/731，080的部分繼續(xù)申請(qǐng)(CIP)，其要求2012年6月30日提交的美國(guó)臨時(shí)專利申請(qǐng)61/666，837的優(yōu)先權(quán)。前述申請(qǐng)通過(guò)弓I用整體合并于此以用于所有目的。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明總體涉及電子電路中的信息(如信號(hào))通信，并且更具體地涉及用于改進(jìn)具有不同水平和/或存在噪聲的信號(hào)通信的裝置及相關(guān)方法。

【背景技術(shù)】
[0004]數(shù)字電子產(chǎn)品已經(jīng)擴(kuò)散到了以前使用模擬信號(hào)通信的應(yīng)用領(lǐng)域。例如，不是傳送來(lái)自換能器的模擬信號(hào)，設(shè)計(jì)者有時(shí)將該信號(hào)數(shù)字化，并將得到的數(shù)字信號(hào)傳送到另一電路，例如處理器、微控制器單元(MCU)等。類似地，不是用模擬信號(hào)驅(qū)動(dòng)換能器，人們可以在某些情況下使用數(shù)字信號(hào)。根據(jù)需要，換能器中的電子電路處理和使用數(shù)字信號(hào)。
[0005]數(shù)字信號(hào)通信的激增也引起了一些考慮因素。在單個(gè)系統(tǒng)或子系統(tǒng)中的電路或有時(shí)甚至在同一系統(tǒng)或子系統(tǒng)中的電路可以使用不同的電源電壓。類似地，電路可以使用不同的數(shù)字邏輯系列或不同的電壓水平。此外，噪聲和干擾有時(shí)會(huì)使得更難以正確地進(jìn)行數(shù)字信號(hào)通信。例如，在存在噪聲的情況下，數(shù)字邏輯I信號(hào)可能會(huì)受到損壞，從而導(dǎo)致接收電路把它解釋為邏輯O信號(hào)，或者甚至是不確定的信號(hào)。


【發(fā)明內(nèi)容】

[0006]本申請(qǐng)描述了用于接收數(shù)字信號(hào)、傳輸數(shù)字信號(hào)和調(diào)節(jié)這些信號(hào)的各種電路和相關(guān)方法。根據(jù)一個(gè)示例性實(shí)施例，一種裝置包括微控制器單元(MCU)。該MCU包括被耦合到MCU輸入端的緩沖器和模擬比較器。該MCU適于選擇性地確定從緩沖器的輸出信號(hào)或從模擬比較器的輸出信號(hào)施加到MCU輸入端的數(shù)字信號(hào)的邏輯值。
[0007]在一個(gè)優(yōu)選示例中，緩沖器包括施密特觸發(fā)器。
[0008]在一個(gè)優(yōu)選示例中，模擬比較器具有耦合到參考電壓的輸入端。
[0009]在一個(gè)優(yōu)選示例中，參考電壓具有對(duì)應(yīng)于數(shù)字邏輯電平的值。
[0010]在一個(gè)優(yōu)選示例中，緩沖器的輸出端被耦合到多路復(fù)用器的第一輸入端，模擬比較器的輸出端被耦合到多路復(fù)用器的第二輸入端。
[0011]在一個(gè)優(yōu)選示例中，多路復(fù)用器的輸出端適于選擇性地提供調(diào)制的數(shù)字信號(hào)。
[0012]在一個(gè)優(yōu)選示例中，該裝置還包括適于提供數(shù)字信號(hào)到MCU的發(fā)射電路，其中發(fā)射電路和MCU位于不同的電源域中。
[0013]根據(jù)另一個(gè)示例性實(shí)施例，一種裝置包括MCU。該MCU包括耦合到MCU的輸出端的緩沖器和數(shù)模轉(zhuǎn)換器(DAC)。該MCU適于選擇性地使用緩沖器的輸出信號(hào)或DAC的輸出信號(hào)來(lái)提供具有規(guī)定邏輯值的數(shù)字信號(hào)到MCU的輸出端。
[0014]在一個(gè)優(yōu)選示例中，DAC的輸入端被選擇性地耦合到第一寄存器的輸出端和第二寄存器的輸出端。
[0015]在一個(gè)優(yōu)選示例中，第一寄存器包括對(duì)應(yīng)于數(shù)字邏輯O值的一組比特值。
[0016]在一個(gè)優(yōu)選示例中，第二寄存器包括對(duì)應(yīng)于數(shù)字邏輯I值的一組比特值。
[0017]在一個(gè)優(yōu)選示例中，DAC的輸入端基于數(shù)字信號(hào)的邏輯值被選擇性地耦合到第一寄存器的輸出端和第二寄存器的輸出端。
[0018]在一個(gè)優(yōu)選示例中，該裝置還包括多路復(fù)用器(MUX)，該MUX具有被耦合以分別接收第一和第二寄存器的輸出的第一和第二輸入端，該MUX還具有被I禹合以從MCU中的電路接收數(shù)字信號(hào)的選擇輸入端。
[0019]在一個(gè)優(yōu)選示例中，該裝置還包括適于從MCU接收數(shù)字信號(hào)的接收電路，其中接收電路和MCU位于不同的電源域中。
[0020]根據(jù)又一示例性實(shí)施例，一種使用集成電路(IC)進(jìn)行數(shù)字信號(hào)通信的方法包括在IC的輸入端接收數(shù)字信號(hào)。該方法還包括用緩沖器處理數(shù)字信號(hào)，并用模擬比較器或模數(shù)轉(zhuǎn)換器(ADC)處理數(shù)字信號(hào)。該方法進(jìn)一步包括從緩沖器的輸出信號(hào)或從模擬比較器或ADC的輸出信號(hào)選擇性地確定數(shù)字信號(hào)的邏輯值。
[0021]在一個(gè)優(yōu)選示例中，用緩沖器處理第一數(shù)字信號(hào)還包括使用施密特觸發(fā)器。
[0022]在一個(gè)優(yōu)選示例中，用模擬比較器處理第一數(shù)字信號(hào)還包括使用具有對(duì)應(yīng)于邏輯值的電平的參考電壓。
[0023]在一個(gè)優(yōu)選示例中,用ADC處理第一數(shù)字信號(hào)還包括使用幅值比較功能。
[0024]在一個(gè)優(yōu)選示例中，該方法還包括:使用數(shù)模轉(zhuǎn)換器從分別對(duì)應(yīng)于邏輯值O和I的一組輸入信號(hào)選擇性地產(chǎn)生輸出信號(hào)，第二數(shù)字信號(hào)具有規(guī)定電平；以及將DAC的輸出信號(hào)作為第二數(shù)字信號(hào)提供給IC外部的電路。
[0025]在一個(gè)優(yōu)選示例中，從具有與IC的電源域不同的電源域的電路接收第一數(shù)字信號(hào)。

【專利附圖】

【附圖說(shuō)明】
[0026]附圖僅示出了示例性實(shí)施例，因此不應(yīng)被認(rèn)為是限制其范圍。本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，公開(kāi)的概念適合于其他等效的實(shí)施例。在附圖中，多于一個(gè)附圖中使用的相同附圖標(biāo)記指代相同、相似或等同的功能、組件或塊。
[0027]圖1示出了根據(jù)一個(gè)示例性實(shí)施例用于在集成電路(IC)中接收數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。
[0028]圖2示出了根據(jù)另一示例性實(shí)施例用于在IC中接收數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。
[0029]圖3示出了根據(jù)另一示例性實(shí)施例用于在IC中通過(guò)使用模數(shù)轉(zhuǎn)換器(ADC)接收數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。
[0030]圖4示出了根據(jù)一個(gè)示例性實(shí)施例用于通過(guò)IC發(fā)送數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。
[0031]圖5示出了根據(jù)另一示例性實(shí)施例用于通過(guò)IC發(fā)送數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。

【具體實(shí)施方式】
[0032]所公開(kāi)的概念整體上涉及電子電路中和/或電子電路之間的改進(jìn)的信號(hào)通信，所述電子電路包括系統(tǒng)、組裝件、子系統(tǒng)、系統(tǒng)、模塊、集成電路(IC)等。更具體地，本發(fā)明提供了一種用于非理想信號(hào)如具有不同的電壓電平和/或供電水平的數(shù)字信號(hào)的通信、存在噪聲或干擾的數(shù)字信號(hào)的通信等的裝置和技術(shù)。
[0033]例如，與板外組件進(jìn)行通信的MCU經(jīng)常會(huì)不得不適應(yīng)不良形成的數(shù)字信號(hào)。按鈕、軸編碼器以及一些其它電路在從一個(gè)邏輯電平轉(zhuǎn)換到另一個(gè)邏輯電平時(shí)可能會(huì)產(chǎn)生若干脈沖。在工業(yè)環(huán)境中使用的MCU往往承受相當(dāng)大量的電氣噪聲，尤其是在輸入線上，其中大的去耦電容是不切實(shí)際的。
[0034]MCU的數(shù)字輸入端可以使用期望的協(xié)議或設(shè)備(例如，12C、UART等)或數(shù)字換能器或傳感器輸出通過(guò)路由經(jīng)過(guò)電敵對(duì)環(huán)境的相對(duì)長(zhǎng)導(dǎo)體而被耦合到發(fā)射設(shè)備。這些接口也可能受到發(fā)送單元和接收單元之間的地面(例如，共模)差異的困擾。
[0035]此外，遠(yuǎn)程設(shè)備可能從不同于MCU的電源電壓操作，其導(dǎo)致邏輯電平的不匹配。通常，使用電平轉(zhuǎn)換器來(lái)調(diào)節(jié)這些信號(hào)。
[0036]存在用于噪聲抑制的一些常規(guī)技術(shù)。示例包括使用滯后作用、外部或內(nèi)部模擬低通濾波、硬件數(shù)字濾波和軟件數(shù)字濾波。如在下面詳細(xì)描述，所公開(kāi)的概念提供了優(yōu)于常規(guī)方法的優(yōu)勢(shì)。
[0037]使用滯后作用往往需要使用施密特(Schmitt)觸發(fā)器。例如，通用輸入/輸出(GP1)的輸入緩沖器可以包含施密特觸發(fā)器以提供滯后作用，這有助于防止信號(hào)上的電壓噪聲產(chǎn)生多個(gè)邊沿。但是，利用滯后作用對(duì)具有超過(guò)滯后窗口的電壓偏移的信號(hào)沒(méi)有什么清理作用。
[0038]一些噪聲管理方案使用模擬或數(shù)字低通濾波。濾波可以防止高頻電壓噪聲導(dǎo)致產(chǎn)生多個(gè)輸出脈沖作為穿過(guò)邏輯開(kāi)關(guān)點(diǎn)的緩慢轉(zhuǎn)變輸入信號(hào)，而且還可以去除窄的大幅值噪聲尖峰(其可以被認(rèn)為是時(shí)域噪聲)。
[0039]低通濾波的隱含假設(shè)是感興趣信號(hào)與MCU時(shí)鐘速率和數(shù)字延遲相比相對(duì)較慢。這種假設(shè)對(duì)一些質(zhì)量最差的MCU輸入信號(hào)是真實(shí)的20，因?yàn)樗鼈兪褂幂^慢的傳統(tǒng)硬件(如12C、RS-232、人的手指按鈕)，而芯片上的數(shù)字信號(hào)已經(jīng)變得更快。
[0040]—些IC在數(shù)字輸入引腳上具有可選的電阻器電容器(RC)低通濾波。在一些應(yīng)用如去抖動(dòng)中，約100毫秒的典型期望時(shí)間常數(shù)是相對(duì)大的，這可能使得芯片上的實(shí)施方式由于電阻器和電容器的大物理尺寸而變得昂貴。
[0041]對(duì)于數(shù)字硬件濾波，存在若干方法來(lái)對(duì)數(shù)字輸入信號(hào)進(jìn)行濾波，例如組合來(lái)自移位寄存器的多個(gè)級(jí)的輸出，以確保在輸出被切換前輸入在若干內(nèi)部時(shí)鐘周期內(nèi)保持在一個(gè)邏輯電平。使用此類濾波器將引入額外的延遲，并且也可能使用相對(duì)大量的資源。
[0042]最后，對(duì)于軟件濾波，軟件環(huán)(或定時(shí)器/軟件的組合)可以被用來(lái)對(duì)輸入信號(hào)進(jìn)行濾波。此類技術(shù)的使用引入了軟件(和硬件，如果使用的話)的開(kāi)銷。此外，一個(gè)模塊中的軟件錯(cuò)誤可能導(dǎo)致輸入程序不能正常運(yùn)行(如“掛起”)。
[0043]雖然該說(shuō)明書可能涉及MCU或其它特定的設(shè)備，但所公開(kāi)的概念可以應(yīng)用于各種電子電路或器件。一般來(lái)說(shuō)，這些概念可以應(yīng)用于由一個(gè)部件、電路、系統(tǒng)、子系統(tǒng)、模塊、組件等發(fā)送信號(hào)并由另一個(gè)部件、電路、系統(tǒng)、子系統(tǒng)、模塊、組件等接收信號(hào)的情況。
[0044]本發(fā)明的一個(gè)方面涉及接收數(shù)字信號(hào)?？梢允褂酶鞣N電路接收和調(diào)制數(shù)字信號(hào)以提供上述功能，如各種邏輯電平與系列、不同的電源域等的調(diào)適。
[0045]圖1示出了用于在IClO中接收數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。在示例性實(shí)施例中，IClO (無(wú)論是在圖1中還是在其它附圖及其描述中)可以構(gòu)成MCU，或者包括MCU電路。然而，如本領(lǐng)域技術(shù)人員所理解，所公開(kāi)的概念可以根據(jù)需要通過(guò)作出適當(dāng)?shù)男薷?如果有的話)而被應(yīng)用到各種IC中。
[0046]參考圖1，發(fā)射電路(TX) 13經(jīng)由鏈路13A提供數(shù)字信號(hào)至IClO。IClO包括接收電路(RX) 16。接收電路16包括比較器22，用于處理經(jīng)由鏈路13A接收的數(shù)字信號(hào)。
[0047]比較器22被用于調(diào)節(jié)數(shù)字信號(hào)，例如量化或確定其電平，適應(yīng)不同的電源電壓，提供電平轉(zhuǎn)換等。數(shù)字信號(hào)被施加到比較器22的一個(gè)輸入端。參考電壓Vref被施加到比較器22的另一輸入端。在示例性實(shí)施例中，比較器22可以是模擬比較器(而不是數(shù)字幅值比較器)。
[0048]通過(guò)調(diào)整、設(shè)定、編程、選擇或優(yōu)化施加到比較器22的基準(zhǔn)電壓(Vref)，可以調(diào)整在比較器22將輸入信號(hào)識(shí)別或限定為數(shù)字邏輯O或數(shù)字邏輯I信號(hào)時(shí)的輸入信號(hào)電平?；鶞?zhǔn)信號(hào)電平的選擇依賴于許多因素。這些因素包括:(a)為給定數(shù)字邏輯協(xié)議或系列指定的相應(yīng)邏輯O和邏輯I信號(hào)電平；(b)鏈路13A上的噪聲的預(yù)期水平；和/或(c)發(fā)射電路13和IClO (更具體地，接收電路16)各自的電源電壓，即在兩個(gè)或更多個(gè)不同電源域中使用的電壓。
[0049]圖1中電路結(jié)構(gòu)的各種替代實(shí)施例是可能的和可預(yù)期的。例如，在一些實(shí)施例中，比較器22可以具有滯后作用。在一些實(shí)施例中，滯后作用可以是例如通過(guò)使用可編程施密特觸發(fā)器可編程的。
[0050]作為另一個(gè)示例，在一些實(shí)施例中，比較器22可以具有可編程的速度或轉(zhuǎn)換速率。在一些實(shí)施例中，比較器22可以是能夠接收單端信號(hào)，而在其它實(shí)施例中，它可以是能夠接收差分信號(hào)。作為又一實(shí)例，在一些實(shí)施例中，比較器22可以是能夠接收單端和差分信號(hào)。
[0051]IClO可以任選地包括寄存器19。寄存器19被耦合以便從接收電路16的輸出端16A(比較器22的輸出端)接收數(shù)字信號(hào)。這種結(jié)構(gòu)在來(lái)自發(fā)射電路13的數(shù)字信號(hào)使用串行通信協(xié)議的情況下可能是有利的。
[0052]通過(guò)將連續(xù)接收位施加到寄存器19，該信號(hào)可以被轉(zhuǎn)換成模擬信號(hào)。該模擬信號(hào)可以被提供到寄存器19的輸出端19A以便被IClO中的其他電路(未示出)使用。IClO可以包括定時(shí)或同步或解碼電路(未示出)以適應(yīng)來(lái)自發(fā)射電路13的串行數(shù)字信息，這針對(duì)給定的實(shí)施方式而定。
[0053]作為又一種替代示例，可以使用多于一個(gè)比較器以適應(yīng)若干數(shù)字信號(hào)。換句話說(shuō)，通過(guò)將每個(gè)數(shù)字輸入信號(hào)并行施加到各自的比較器，可以同時(shí)處理若干數(shù)字信號(hào)。在一些實(shí)施例中，寄存器19可以與多個(gè)比較器一起使用，以接收數(shù)字輸入信號(hào)的各個(gè)位，并通過(guò)輸出端19A產(chǎn)生模擬信號(hào)。
[0054]一些IC可能包括靈活的混合信號(hào)接口模塊(MSIB)或電路。示例包括2012年12月 30 日提交的名為“Apparatus for Mixed Signal Interface Circuitry and AssociatedMethods ”的共同待決的美國(guó)專利申請(qǐng)US13/731，080中描述的IC和電路結(jié)構(gòu)，該申請(qǐng)通過(guò)引用合并于此以用于所有目的。圖2示出根據(jù)另一示例性實(shí)施例的用于在IC中接收數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。
[0055]具體地，圖2中的電路結(jié)構(gòu)可以有利地與一個(gè)或多個(gè)MSIB —起使用(雖然根據(jù)需要它可以與其它的電路或電路結(jié)構(gòu)一起使用)。通過(guò)使用MSIB中已經(jīng)可用(或以其他方式在IC中可用或包括在IC中)的電路，該電路結(jié)構(gòu)可以提供用于接收數(shù)字信號(hào)的靈活機(jī)制。
[0056]如在美國(guó)專利申請(qǐng)US13/731，080中所述，MSIB可以包括施密特觸發(fā)緩沖器30、多路復(fù)用器(MUX36)和比較器22。如下所述，通過(guò)使用開(kāi)關(guān)33和MUX36，可以適用兩種操作模式。
[0057]具體地，在一種操作模式中，MSIB可以提供正常GPIB或輸入/輸出功能。在這種模式下，開(kāi)關(guān)33是打開(kāi)的。因此，通過(guò)IClO的引腳42接收到的輸入信號(hào)被施加到施密特觸發(fā)緩沖器30的輸入端。緩沖器30的輸出端驅(qū)動(dòng)MUX36的一個(gè)輸入端。模式控制信號(hào)39可以被用來(lái)將緩沖器30的輸出送到MUX36的輸出端。
[0058]比較器22在該模式下不影響MUX36的輸出。相反，在引腳42處接收的信號(hào)被送到MUX36的輸出端。MUX36的輸出可以被讀取以獲得提供給引腳42的信號(hào)。
[0059]在另一種操作模式下，提供給引腳42的數(shù)字信號(hào)可以如上面結(jié)合圖1所描述的那樣被處理。參照?qǐng)D2，在這種操作模式，開(kāi)關(guān)33是關(guān)閉的。因此，在引腳42處接收的數(shù)字信號(hào)被提供給比較器22的一個(gè)輸入端。
[0060]比較器22的另一個(gè)輸入端被耦合到參考電壓Vref。如上所述，比較器22可以限定或分解施加至引腳42的數(shù)字信號(hào)(例如，無(wú)論其具有邏輯O或邏輯I值)。如上所述，通過(guò)使用合適的電源電壓，比較器22也可以提供期望的電平轉(zhuǎn)換。
[0061]比較器22的輸出端驅(qū)動(dòng)MUX36的一個(gè)輸入端。通過(guò)使用模式控制信號(hào)39,比較器22的輸出信號(hào)可以被選擇作為MUX36的輸出信號(hào)。各種替代方案都是可以預(yù)期和可能的，例如，如上所述(例如滯后作用、速度和回轉(zhuǎn)控制等)。
[0062]MUX36的輸出可以被提供給可選的交叉開(kāi)關(guān)或路由電路45,其提供一種將信號(hào)輸送到IClO中的各種電路的機(jī)制。MUX36的輸出也可以被提供給寄存器48。寄存器48可以保持被IClO內(nèi)部的(或外部的，通過(guò)使用一個(gè)或多個(gè)引腳)任何電路使用的輸入信號(hào)的值，并且還將使得能夠通過(guò)處理器讀取信號(hào)。
[0063]可以使用ADC來(lái)調(diào)節(jié)提供給IClO的數(shù)字信號(hào)，而不是使用比較器，例如比較器22。具體地，具有幅值比較器特征的ADC可以被用于調(diào)節(jié)數(shù)字信號(hào)。幅值比較器提供單個(gè)數(shù)字輸出，其指示ADC輸出信號(hào)是高于還是低于預(yù)定數(shù)字閾值。例如，ADC可以確定輸入數(shù)字信號(hào)的值，即輸入數(shù)字信號(hào)是否具有邏輯O值或邏輯I值，類似于上面關(guān)于比較器22所述的功能。
[0064]圖3示出用于使用ADC接收數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。類似于圖1，發(fā)射電路13通過(guò)鏈路13A向IClO提供數(shù)字信號(hào)。IClO包括接收電路16。接收電路16包括用于處理通過(guò)鏈路13A接收的數(shù)字信號(hào)的ADC50。
[0065]數(shù)字信號(hào)被施加到ADC50的輸入端。如上所述，ADC50包括幅值比較器功能。因此，ADC50的幅值比較器功能為ADC50提供了確定來(lái)輸入信號(hào)是否高于或低于預(yù)定閾值的機(jī)制。
[0066]通過(guò)調(diào)整、設(shè)置、編程、選擇或優(yōu)化比較器的電平，可以調(diào)節(jié)當(dāng)ADC50識(shí)別或限定輸入信號(hào)為數(shù)字邏輯O或數(shù)字邏輯I信號(hào)時(shí)的輸入信號(hào)電平。電平的選擇依賴于許多因素。這些因素包括:(i)為給定數(shù)字邏輯協(xié)議或系列指定的相應(yīng)邏輯O和邏輯I信號(hào)電平；(?)鏈路13A上的噪聲的預(yù)期水平；和/或(iii)發(fā)射電路13和IClO (更具體地，接收電路16)各自的電源電壓，即在兩個(gè)或更多個(gè)不同電源域中使用的電壓。
[0067]ADC50可以通過(guò)輸出端50A提供中斷信號(hào)。中斷信號(hào)可以表示或指示輸入信號(hào)高于或低于由如上所述的預(yù)定或規(guī)定的數(shù)字電平所定義的閾值。IC1內(nèi)的其他電路53可以接收中斷信號(hào)并基于中斷信號(hào)行事，例如根據(jù)需要讀取和/或使用輸入數(shù)字信號(hào)。
[0068]圖3中的電路結(jié)構(gòu)的各種替代示例都是可能的和可預(yù)期的，如以上結(jié)合圖1所描述。此外，在一些實(shí)施例中，可以向ADC的數(shù)字包封件添加特征以延長(zhǎng)ADC50的硬件數(shù)據(jù)濾波能力。
[0069]例如，ADC50中的累加器(未顯示)可以在每次累加后執(zhí)行右移位。此操作將實(shí)現(xiàn)簡(jiǎn)單的移動(dòng)平均算法，即 ACC (n) = ADC (n) /2+ADC (η-1) /4+ADC (η_2) /8+...，其中 ACC (η)表不累加器中的第η個(gè)值，ADC (η)表不第η個(gè)ADC輸出，依此類推。
[0070]通過(guò)這種性質(zhì)，移動(dòng)平均值傾向于排除或降低(或“抵消”)噪聲。因此，如上所述，通過(guò)使用移動(dòng)平均技術(shù)，可以實(shí)現(xiàn)濾波以便幫助接收和調(diào)節(jié)輸入數(shù)字信號(hào)。不同于使用移動(dòng)平均值，其他濾波方案也是可能的，并且可以用在其他實(shí)施例中，這取決于各種因素，例如本領(lǐng)域技術(shù)人員所理解的可用的硬件、設(shè)計(jì)和性能規(guī)格等。
[0071]本發(fā)明的另一個(gè)方面涉及發(fā)送數(shù)字信號(hào)?？梢允褂酶鞣N電路來(lái)調(diào)節(jié)和發(fā)送數(shù)字信號(hào)以提供上述功能，如適應(yīng)各種邏輯電平及系列、不同的電源域等。
[0072]例如，在某些情況下，來(lái)自IC的輸出數(shù)字信號(hào)可能不匹配接收裝置的規(guī)格。該不匹配可能由邏輯電平的差異造成。例如，通過(guò)將由3.3V電源供能的MCU接到5V的12C總線，這種情況可能出現(xiàn)。該特定情況可以通過(guò)使用5V容限的GP1焊盤和外部電阻器來(lái)解決。但是可能出現(xiàn)其他情況，其中不匹配可能需要使用額外的電路。
[0073]本發(fā)明考慮的電路和技術(shù)將允許IC適應(yīng)接收裝置如換能器或其他電路或外圍設(shè)備的規(guī)格。因此，在示例性實(shí)施例中，IC將具有產(chǎn)生任意邏輯電平的數(shù)字輸出信號(hào)的能力。
[0074]圖4示出根據(jù)一個(gè)示例性實(shí)施例用于通過(guò)IC發(fā)送數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。IClO通過(guò)集成或包含在IClO中的發(fā)射電路65提供數(shù)字信號(hào)。接收電路(RX) 62通過(guò)鏈路65Α從IClO接收數(shù)字信號(hào)。
[0075]IClO中的發(fā)射電路65包括DAC71、MUX74和一對(duì)寄存器77和80。IClO還包括源68(如電路、電路塊、子系統(tǒng)等)，其提供或包括旨在傳送給接收電路62的數(shù)字信息。
[0076]源68提供數(shù)字信號(hào)給發(fā)射電路65作為MUX控制信號(hào)68Α。如在下面詳細(xì)描述,依賴于數(shù)字信號(hào)的值，MUX74提供適當(dāng)?shù)臄?shù)字字(digital word)或一組比特給DAC71。
[0077]DAC71通過(guò)鏈路65A提供數(shù)字信號(hào)給接收電路62。雖然DAC通常用于將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，但DAC71接受數(shù)字信號(hào)并提供適當(dāng)水平的輸出信號(hào)，其構(gòu)成被發(fā)送到接收電路62的數(shù)字信號(hào)。
[0078]寄存器77和80分別包含關(guān)于邏輯O (如邏輯低)和邏輯I (如邏輯高)電平的信息。更具體地，寄存器77包括代表邏輯O值的數(shù)字字或一組數(shù)字比特。換句話說(shuō)，當(dāng)被DAC71轉(zhuǎn)換時(shí)，寄存器77中的比特組導(dǎo)致對(duì)應(yīng)于邏輯O電平的電壓出現(xiàn)在DAC71的輸出端處。
[0079]類似地，寄存器80包括代表邏輯I值的數(shù)字字或一組數(shù)字比特。當(dāng)被DAC71轉(zhuǎn)換時(shí)，寄存器80中的比特組導(dǎo)致對(duì)應(yīng)于邏輯I電平的電壓出現(xiàn)在DAC71的輸出端處。
[0080]MUX74選擇性地向DAC71提供存在于寄存器77的輸出端的數(shù)值或存在于寄存器80的輸出端的數(shù)值。更具體地，響應(yīng)于MUX控制或選擇信號(hào)68A，MUX74選擇由寄存器77提供的比特組或由寄存器80提供的比特組作為其輸出信號(hào)。
[0081]通過(guò)調(diào)整、設(shè)定、編程、選擇或優(yōu)化由寄存器77和80存儲(chǔ)或提供的比特組，可以調(diào)節(jié)DAC71提供給接收電路62的數(shù)字信號(hào)。存儲(chǔ)在寄存器77和80中或者由寄存器77和80提供的數(shù)值的選擇依賴于許多因素。這些因素包括:(a)為給定數(shù)字邏輯協(xié)議或系列指定的相應(yīng)邏輯O和邏輯I信號(hào)電平；(b)鏈路56A上的噪聲的預(yù)期水平；和/或(c)接收電路62和IClO (更具體地，發(fā)射電路65)各自的電源電壓，即在兩個(gè)或更多個(gè)不同電源域中使用的電壓。
[0082]圖4中的電路結(jié)構(gòu)的各種替代示例是可能的和可預(yù)期的。例如，在一些實(shí)施例中，DAC71可以是能夠提供單端和差分信號(hào)。
[0083]作為另一種替代方案，可以使用多于一個(gè)DAC71以適應(yīng)于若干數(shù)字信號(hào)。換句話說(shuō)，通過(guò)將每個(gè)數(shù)字輸入信號(hào)并行地施加到各個(gè)DAC，可以在同一時(shí)間處理若干數(shù)字信號(hào)。
[0084]如上所述,某些IC可以包括靈活的混合信號(hào)接口模塊(MSIB)或電路。示例包括在上文引用的共同待決的美國(guó)專利申請(qǐng)US13/731，080中描述的IC和電路結(jié)構(gòu)。上述的一般概念可以被應(yīng)用于此類1C。
[0085]圖5示出了根據(jù)另一示例性實(shí)施例用于在IC中發(fā)送數(shù)字信號(hào)的電路結(jié)構(gòu)的框圖。具體地說(shuō)，圖5中的電路結(jié)構(gòu)可以有利地與一個(gè)或多個(gè)MSIB —起使用(雖然根據(jù)需要它可以與其它電路或電路結(jié)構(gòu)一起使用)。通過(guò)使用MSIB中已經(jīng)可用的電路(或以其他方式可用或包括在IC中)，該電路結(jié)構(gòu)可以提供用于發(fā)送數(shù)字信號(hào)的靈活機(jī)制。
[0086]如在美國(guó)專利申請(qǐng)US13/731，080中所述，MSIB可以包括ADC和DAC。此外，一個(gè)或多個(gè)MSIB可以包括在ADC和電壓比較器中使用的窗口比較寄存器(或者可以被修改以添加此類寄存器)。該寄存器可以被用在電路中以調(diào)節(jié)并發(fā)送數(shù)字信號(hào)，即實(shí)現(xiàn)發(fā)射電路。
[0087]具體地說(shuō)，參照?qǐng)D5，MSIB25包括開(kāi)關(guān)99、DAC71、MUX74、寄存器77和80以及MUX90。如下所述，可以適用兩種操作模式。
[0088]在一種操作模式中，MSIB25可以提供正常GPIB或輸入/輸出功能。在這種模式中，開(kāi)關(guān)99斷開(kāi)并且開(kāi)關(guān)98閉合。數(shù)字信號(hào)可以通過(guò)路由電路45來(lái)提供，它提供了傳送信號(hào)去到/來(lái)自IClO中的各種電路等的信號(hào)的機(jī)制。路由電路45驅(qū)動(dòng)MUX90的一個(gè)輸入端。
[0089]寄存器48驅(qū)動(dòng)MUX90的另一個(gè)輸入端。寄存器48可以保持要由MSIB25最終發(fā)送的數(shù)字信號(hào)的值。響應(yīng)于選擇信號(hào)93，MUX90在其輸出端90A提供來(lái)自寄存器48或路由電路45的信號(hào)之一。
[0090]MUX90的輸出端90A驅(qū)動(dòng)緩沖器96。緩沖器96的輸出端驅(qū)動(dòng)IClO的引腳42。如前所述，在正常GP1操作模式下，開(kāi)關(guān)99是斷開(kāi)的。因此，DAC71不驅(qū)動(dòng)引腳42。
[0091]在另一種操作模式中，MSIB25調(diào)節(jié)或處理MUX90的輸出信號(hào)，之后將所得到的數(shù)字信號(hào)提供給引腳42。在這種操作模式下，開(kāi)關(guān)98斷開(kāi)并且開(kāi)關(guān)99閉合。
[0092]類似于圖4的布置，寄存器77和80驅(qū)動(dòng)MUX74的相應(yīng)輸入端。寄存器77和80執(zhí)行類似于如上所述它們?cè)趫D4的電路中執(zhí)行的功能。
[0093]MUX90的輸出信號(hào)驅(qū)動(dòng)MUX74的選擇輸入端。如果選擇信號(hào)具有邏輯O值，則MUX74將寄存器77的輸出送到DAC71的輸入端。在另一方面，如果選擇信號(hào)具有邏輯I值，則MUX74將寄存器80的輸出送到DAC71的輸入端。因此，DAC71的輸入具有和MUX90的輸出相同的邏輯值，即期望經(jīng)由IClO的引腳42發(fā)送的信號(hào)。
[0094]DAC71經(jīng)由開(kāi)關(guān)99提供要發(fā)送到引腳42的數(shù)字信號(hào)。如上所述，雖然DAC通常用于將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，DAC71接收數(shù)字信號(hào)并提供具有合適電平的輸出信號(hào)，該輸出信號(hào)構(gòu)成經(jīng)由引腳42發(fā)送的數(shù)字信號(hào)。
[0095]在一些實(shí)施例中，寄存器77和80 (參見(jiàn)圖4-5)有14位。但是，如本領(lǐng)域技術(shù)人員所理解，根據(jù)需要也可以使用其他位數(shù)，這取決于諸如針對(duì)給定實(shí)施方式的設(shè)計(jì)和性能規(guī)范等因素。
[0096]在一些實(shí)施例中，上述用于發(fā)送和接收數(shù)字信號(hào)的電路可以用來(lái)實(shí)施通用異步收發(fā)器(UART)。例如，使用圖1-3中的電路，可以在IClO中實(shí)施用于接收數(shù)字信號(hào)的電路結(jié)構(gòu)。類似地，使用圖4-5中的電路，可以在IClO中實(shí)施用于發(fā)送信號(hào)的電路結(jié)構(gòu)。
[0097]以這種方式實(shí)現(xiàn)的UART電路提供很少或沒(méi)有處理器和/或固件開(kāi)銷的優(yōu)點(diǎn)。信號(hào)發(fā)送和/或接收可以在沒(méi)有處理器干預(yù)的情況下發(fā)生，從而減少或消除任何處理器瓶頸。此外，IClO中的其他電路可以處理UART中的發(fā)射和接收電路，一旦建立起來(lái)，像任何其他電路那樣，需要很少或沒(méi)有固件開(kāi)銷。
[0098]參照附圖，本領(lǐng)域的普通技術(shù)人員將會(huì)注意到，示出的各種模塊可以主要描繪概念性的功能和信號(hào)流。實(shí)際電路實(shí)施方式可能包含或可能不包含各種功能模塊的獨(dú)立可識(shí)別硬件，并且可能會(huì)或可能不會(huì)使用所示的特定電路10。例如，可以根據(jù)需要將各種模塊的功能集成到一個(gè)電路模塊中。此外，可以根據(jù)需要在若干模塊中實(shí)現(xiàn)單塊的功能。電路實(shí)施方式的選擇取決于各種因素，如針對(duì)給定實(shí)施方式的特定設(shè)計(jì)和性能規(guī)范。除了在此描述的那些實(shí)施例外，其它修改和替代實(shí)施例對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的。因此，本說(shuō)明書教導(dǎo)了本領(lǐng)域技術(shù)人員實(shí)施所公開(kāi)的概念的方式，并且應(yīng)該解釋為僅是說(shuō)明性的。
[0099]示出和描述的形式和實(shí)施例應(yīng)被視為說(shuō)明性的實(shí)施例。本領(lǐng)域技術(shù)人員可以在不脫離本文件中所公開(kāi)的概念的范圍內(nèi)對(duì)部件的形狀、尺寸和布置做出各種變化。例如，本領(lǐng)域技術(shù)人員可以使用等同的元件取代此處說(shuō)明和描述的元件。此外，本領(lǐng)域技術(shù)人員可以獨(dú)立于使用其它特征而使用所公開(kāi)的概念的某些特征，而不脫離所公開(kāi)的概念的范圍。
【權(quán)利要求】
1.一種裝置，包括:微控制器單元即MCU，所述MCU包括耦合到所述MCU的輸入端的緩沖器和模擬比較器，其中所述MCU適于選擇性地確定從所述緩沖器的輸出信號(hào)或從所述模擬比較器的輸出信號(hào)施加到所述MCU的輸入端的數(shù)字信號(hào)的邏輯值。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述緩沖器包括施密特觸發(fā)器。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述模擬比較器具有耦合到參考電壓的輸入端。
4.根據(jù)權(quán)利要求3所述的裝置，其中所述參考電壓具有對(duì)應(yīng)于數(shù)字邏輯電平的值。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述緩沖器的輸出端耦合到多路復(fù)用器的第一輸入端，并且所述模擬比較器的輸出端耦合到所述多路復(fù)用器的第二輸入端。
6.根據(jù)權(quán)利要求5所述的裝置，其中所述多路復(fù)用器的輸出端適于選擇性地提供調(diào)制的數(shù)字信號(hào)。
7.根據(jù)權(quán)利要求1所述的裝置，還包括適于向所述MCU提供所述數(shù)字信號(hào)的發(fā)射電路，其中所述發(fā)射電路和所述MCU位于不同的電源域中。
8.一種裝置，包括: 微控制器單元即MCU，所述MCU包括耦合到所述MCU的輸出端的緩沖器和數(shù)模轉(zhuǎn)換器即DAC，其中所述MCU適于選擇性地使用所述緩沖器的輸出信號(hào)或所述DAC的輸出信號(hào)來(lái)提供具有規(guī)定邏輯值的數(shù)字信號(hào)給所述MCU的所述輸出端。
9.根據(jù)權(quán)利要求8所述的裝置，其中所述DAC的輸入端選擇性地耦合到第一寄存器的輸出端和第二寄存器的輸出端。
10.根據(jù)權(quán)利要求9所述的裝置，其中所述第一寄存器包括與數(shù)字邏輯0值對(duì)應(yīng)的一組比特值。
【文檔編號(hào)】H03M1/66GK104393873SQ201410163443
【公開(kāi)日】2015年3月4日 申請(qǐng)日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月14日
【發(fā)明者】A·L·維斯特維克 申請(qǐng)人:硅實(shí)驗(yàn)室公司