高q值可調(diào)諧差分式有源電感的制作方法
【專利摘要】本發(fā)明提供一種高Q值可調(diào)諧差分式有源電感，涉及射頻集成電路【技術(shù)領(lǐng)域】，以解決現(xiàn)有差分有源電感實部損耗比較大、Q值不高的問題；該發(fā)明包括電源、輸入輸出端、偏置電路和差分Cascode基本結(jié)構(gòu)，還包括有源電阻反饋網(wǎng)絡(luò)，它由無源電阻Rf和PMOS晶體管Mp3并聯(lián)構(gòu)成，并且所述有源電阻反饋網(wǎng)絡(luò)的兩端和差分Cascode結(jié)構(gòu)中的Mn1、Mn2管的漏極相連接；所述差分Cascode結(jié)構(gòu)由Mn1、Mn2、Mn3和Mn4晶體管構(gòu)成，且Mn1、Mn2晶體管和Mn3、Mn4晶體管分別以交叉耦合對的形式相連接，并且Mn3、Mn4晶體管的漏極與Mn1、Mn2晶體管的源極接在一起；本發(fā)明通過對有源反饋電阻網(wǎng)絡(luò)和偏置電路的調(diào)諧，可實現(xiàn)對差分式有源電感的電感值和Q值的可調(diào)諧性。
【專利說明】高Q值可調(diào)諧差分式有源電感
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及射頻集成電路【技術(shù)領(lǐng)域】，尤其是涉及一種高Q值可調(diào)諧差分式有源電感。
【背景技術(shù)】
[0002]電感廣泛應(yīng)用于無線收發(fā)機中的各個射頻集成電路模塊，例如濾波器、低噪聲放大器、壓控振蕩器等。在這些電路模塊設(shè)計中，為了實現(xiàn)模塊的全集成，人們通常使用片上螺旋電感。但片上螺旋電感存在著Q值低，面積大、制作成本高、不利于集成、電感值不可調(diào)諧等缺陷。
[0003]隨著集成電路器件特征尺寸的不斷減小，集成電路越來越向著高速、微型、可調(diào)諧方向發(fā)展，片上螺旋電感的上述缺點顯得愈發(fā)明顯，成為阻礙射頻電路模塊集成化的屏障。為此，人們提出采用有源器件構(gòu)成有源電感來替代片上螺旋電感以解決這些問題。
[0004]與單端有源電感比，在雙端差分有源電感中，由于采用了具有良好線性度和較強共模噪聲抑制能力的差分電路拓撲，所以，采用差分結(jié)構(gòu)的有源電感電路具有一定優(yōu)勢。然而，傳統(tǒng)的差分有源電感存在實部損耗較大，Q值不高的問題，影響了它在電路中的應(yīng)用。
[0005]因此，本發(fā)明的目標是提出一種新的電路拓撲結(jié)構(gòu)以提高差分有源電感Q值，并實現(xiàn)可調(diào)性。

【發(fā)明內(nèi)容】

[0006]針對傳統(tǒng)差分有源電感的上述問題，本發(fā)明提出一種新型差分式有源電感電路拓撲，減小電阻損耗，使其具有高的Q值，同時實現(xiàn)電感值和Q值的可調(diào)諧性。
[0007]—種高Q值可調(diào)諧差分式有源電感，其特征在于:包括電源、輸入輸出端、偏置電路和由共源極連接的Mn3、Mn4晶體管和共柵極連接的Mnl、Mn2晶體管組成的差分Cascode結(jié)構(gòu)，還包括有源電阻反饋網(wǎng)絡(luò)，所述有源電阻反饋網(wǎng)絡(luò)由Mp3晶體管和無源電阻Rf并聯(lián)構(gòu)成，并且所述有源電阻反饋網(wǎng)絡(luò)的兩端分別與所述Mnl、Mn2晶體管的漏極相連接；
所述差分Cascode結(jié)構(gòu)包括四只NMOS晶體管Mnl、Mn2、Mn3和Mn4,共源極連接的Mn3和Mn4晶體管的柵極分別與Mn4、Mn3管的漏極相連接，構(gòu)成一交叉耦合對；共柵極連接的Mnl、Mn2晶體管的柵極分別與Mn2、Mnl管的漏極相連接，構(gòu)成另一交叉耦合對；所述Mn3、Mn4晶體管的漏極分別和Mnl、Mn2晶體管的源極相連接,形成差分Cascode結(jié)構(gòu)；
所述偏置電路包括兩個NMOS晶體管Mn5、Mn6和兩個的PMOS晶體管Mpl、Mp2,所述的Mn5和Mn6晶體管作為偏置電流源，其漏極分別與所述Mn3、Mn4晶體管的源極相連接，為差分Cascode結(jié)構(gòu)提供偏置電流；
所述PMOS晶體管Mpl、Mp2的漏極與Mnl、Mn2晶體管的漏極相連接；所述Mp3晶體管被偏置在三極管區(qū)，Mp3晶體管的源、漏極分別與無源電阻Rf兩端連接，形成有源電阻反饋網(wǎng)絡(luò)；所述有源電阻反饋網(wǎng)絡(luò)的兩端分別與M1^Mn2晶體管的漏極相連接。
[0008] 所述偏置電路包括一個為有源電感提供偏置電流的電流源和一個提供偏置電壓的電壓源，所述電流源由兩個NMOS晶體管Mn5、Mn6構(gòu)成，其為有源電感電路提供偏置電流；所述電壓源由兩個偏置在三極管區(qū)的PMOS晶體管Mpl、Mp2構(gòu)成，為所述Mnl、Mn2晶體管提供合適的漏極電壓。
[0009] 調(diào)節(jié)所述偏置電路中PMOS晶體管和NMOS晶體管的柵極電壓，可以改變有源電感電路中的偏置電壓和偏置電流值，從而實現(xiàn)對等效電感值和Q值的調(diào)節(jié)。
[0010]調(diào)節(jié)所述Mp3晶體管的柵極電壓，來改變有源電阻反饋網(wǎng)絡(luò)的阻值，實現(xiàn)對電路等效電感值和Q值的調(diào)節(jié)。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
[0012]本發(fā)明以差分Cascode結(jié)構(gòu)為基本電路單元，采用有源電阻反饋網(wǎng)絡(luò)，通過部分抵消有源電感的實部損耗，提高了 Q值。進一步地，通過對有源電阻反饋網(wǎng)絡(luò)和偏置電路的調(diào)諧，實現(xiàn)了對有源電感感值和Q值的調(diào)諧。
[0013]以下將結(jié)合附圖和實施對本發(fā)明作進一步詳細說明，該實施例僅用于解釋本發(fā)明。并不對本發(fā)明的保護范圍構(gòu)成限制。
【專利附圖】

【附圖說明】
[0014]圖1是本發(fā)明的結(jié)構(gòu)示意圖；
[0015]圖2是本發(fā)明的整體電路拓撲示意圖；
[0016]圖3是本發(fā)明中有源電阻反饋網(wǎng)絡(luò)拓撲示意圖；
[0017]圖4是本發(fā)明的小信號電路圖；
[0018]圖5是本發(fā)明有源電感的等效電路；
[0019]圖6是本發(fā)明在三種不同偏置條件下電感值L隨頻率的變化曲線；
[0020]圖7是本發(fā)明在三種不同偏置條件下Q值隨頻率的變化曲線。
[0021]主要元件符號說明:
[0022]1-輸入輸出端 2-有源電阻反饋網(wǎng)絡(luò) 3-差分Cascode結(jié)構(gòu)
[0023]4-電源5-偏置電路V1-柵極電壓
[0024]V2-柵極電壓 Vtune-柵極電壓Cp-并聯(lián)電容
[0025]Rs-串聯(lián)電阻 Leq-等效電感Rp-并聯(lián)電阻
[0026]Rf-有源電阻反饋網(wǎng)絡(luò)電阻值
【具體實施方式】
[0027]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，下面結(jié)合附圖與實例對本發(fā)明作進一步詳細說明。但所舉實例不作為對本發(fā)明的限定。
[0028]如圖1和圖2所示，本發(fā)明的實施例包括輸入輸出端1、差分Cascode結(jié)構(gòu)3和偏置電路5，Cascode結(jié)構(gòu)3包括共源極連接的Mn3、Mn4晶體管和共柵極連接的Mnl、Mn2晶體管，其中，還包括有源電阻反饋網(wǎng)絡(luò)2和電源4，有源電阻反饋網(wǎng)絡(luò)2由無源電阻Rf和PMOS管Mp3并聯(lián)構(gòu)成，并且有源電阻反饋網(wǎng)絡(luò)兩端分別與Mnl、Mn2晶體管的漏極相連接。
[0029]本發(fā)明采用的偏置電路5結(jié)構(gòu)如圖2虛線框所示，PMOS晶體管Mpl、Mp2被偏置在三極管區(qū)，作為電阻使用，為Mnl、Mn2晶體管提供漏極電壓。NMOS晶體管Mn5、Mn6被偏置在飽和區(qū)，作為電流源使用，為差分Cascode結(jié)構(gòu)提供偏置電流。通過調(diào)諧V1和V2,可以分別改變Mnl> Mn2晶體管的漏極電壓和差分Cascode結(jié)構(gòu)的偏置電流，由此可以改變有源電感的等效電感值和Q值，從而實現(xiàn)對有源電感感值和Q值的調(diào)諧。
[0030]本發(fā)明創(chuàng)新采用有源電阻反饋網(wǎng)絡(luò)3結(jié)構(gòu)，如圖3所示，包括PMOS晶體管Mp3和無源電阻Rf，通過調(diào)諧Mp3晶體管的柵極電壓，有源電阻反饋網(wǎng)絡(luò)的等效電阻值會隨之改變，從而得到隨電壓變化的可變電阻。通過改變電阻值，可以實現(xiàn)對有源電感的電感值和Q值的調(diào)諧。
[0031]本發(fā)明有源電感的小信號等效電路如圖4所示，由于有源電阻反饋網(wǎng)絡(luò)3的等效電阻Rf的存在，會在本發(fā)明有源電感串聯(lián)電阻Rs表達式的分母引入_(l+gm3RF)項，即有效地減小了有源電感實部損耗，增大了有源電感的Q值。
[0032]本發(fā)明有源電感的等效電路如圖5所示，其各等效參數(shù)表達式如下:
[0033]Cp = Cgsl
[0034]Rp = go3
[0035]
【權(quán)利要求】
1.一種高Q值可調(diào)諧差分式有源電感，其特征在于:包括電源、輸入輸出端、偏置電路和由共源極連接的Mn3、Mn4晶體管和共柵極連接的Mnl、M?2晶體管組成的差分Cascode結(jié)構(gòu)，還包括有源電阻反饋網(wǎng)絡(luò)，所述有源電阻反饋網(wǎng)絡(luò)由Mp3晶體管和無源電阻Rf并聯(lián)構(gòu)成，并且所述有源電阻反饋網(wǎng)絡(luò)的兩端分別與所述Mnl、Mn2晶體管的漏極相連接； 所述差分Cascode結(jié)構(gòu)包括四只NMOS晶體管Mnl、Mn2、Mn3和Mn4,共源極連接的Mn3和Mn4晶體管的柵極分別與Mn4、Mn3管的漏極相連接，構(gòu)成一交叉耦合對；共柵極連接的Mnl、Mn2晶體管的柵極分別與Mn2、Mnl管的漏極相連接，構(gòu)成另一交叉耦合對；所述Mn3、Mn4晶體管的漏極分別和Mnl、Mn2晶體管的源極相連接,形成差分Cascode結(jié)構(gòu)； 所述偏置電路包括兩個NMOS晶體管Mn5、Mn6和兩個的PMOS晶體管Mpl、Mp2,所述的Mn5和Mn6晶體管作為偏置電流源，其漏極分別 與所述Mn3、Mn4晶體管的源極相連接，為差分Cascode結(jié)構(gòu)提供偏置電流； 所述PMOS晶體管Mpl、Mp2的漏極與Mnl、Mn2晶體管的漏極相連接；所述Mp3晶體管被偏置在三極管區(qū)，Mp3晶體管的源、漏極分別與無源電阻Rf兩端連接，形成有源電阻反饋網(wǎng)絡(luò)；所述有源電阻反饋網(wǎng)絡(luò)的兩端分別與M1^Mn2晶體管的漏極相連接。
【文檔編號】H03H11/04GK103956986SQ201410186734
【公開日】2014年7月30日 申請日期:2014年5月5日 優(yōu)先權(quán)日:2014年5月5日
【發(fā)明者】張萬榮, 陳昌麟, 趙飛義, 卓匯涵, 白楊 申請人:北京工業(yè)大學(xué)