一種開關(guān)、天線的調(diào)諧器和射頻裝置制造方法
【專利摘要】本發(fā)明實(shí)施例公開了一種開關(guān)、天線的調(diào)諧器和射頻裝置，以綜合調(diào)節(jié)包括多個(gè)串聯(lián)晶體管的開關(guān)的傳輸效率和抑制漏電流。該開關(guān)包括：2N個(gè)依次串聯(lián)的晶體管。在所述2N個(gè)依次串聯(lián)的晶體管中，任兩個(gè)有最接近奇數(shù)序號(hào)的晶體管的控制端通過第一電阻相耦，任兩個(gè)有最接近偶數(shù)序號(hào)的晶體管的控制端通過第二電阻相耦合；第n晶體管的控制端被耦合至開關(guān)控制信號(hào)中的第一控制信號(hào)，且第n+1晶體管的控制端被耦合至所述第一控制信號(hào)，其中，n為大于等于1、且小于等于2N-1的一個(gè)整數(shù)，N為大于等于2的整數(shù)，所述第一控制信號(hào)用于對(duì)所述開關(guān)的導(dǎo)通或關(guān)閉做控制。
【專利說明】一種開關(guān)、天線的調(diào)諧器和射頻裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子【技術(shù)領(lǐng)域】，尤其涉及一種開關(guān)、天線的調(diào)諧器和射頻裝置。
【背景技術(shù)】
[0002]隨無線通信技術(shù)的發(fā)展，移動(dòng)通信設(shè)備通常需要支持多模、多頻帶的要求，這就要求在移動(dòng)通信設(shè)備上，一根天線需要不僅要支持從發(fā)射模式到接收模式的切換，而且需要滿足多模和多頻帶的要求。
[0003]在射頻裝置中，存在發(fā)射鏈路與接收鏈路，所述發(fā)射鏈路與接收鏈路可合起來稱為射頻處理模塊。當(dāng)射頻處理模塊決定做信號(hào)發(fā)送和信號(hào)接收的至少一項(xiàng)時(shí)，需要將發(fā)射鏈路和接收鏈路中的至少一項(xiàng)選擇性地連接到天線上，這種選擇性的連接通常以一個(gè)SPDT (Single-Pole Double-Throw,單刀雙擲)開關(guān)來實(shí)現(xiàn)，如圖1所示。圖1中的射頻處理模塊包括發(fā)射鏈路和接收鏈路，當(dāng)SPDT開關(guān)將天線連接到發(fā)射鏈路時(shí)，發(fā)射鏈路用于對(duì)基帶信號(hào)進(jìn)行調(diào)制得到射頻信號(hào)，天線用于發(fā)送所述調(diào)制后的射頻信號(hào)。當(dāng)SPDT開關(guān)將天線連接到接收鏈路時(shí)，接收鏈路用于對(duì)天線接收到的信號(hào)進(jìn)行解調(diào)。為了優(yōu)化天線的效率，調(diào)諧器作為一種調(diào)整天線阻抗匹配的裝置被引入射頻裝置。調(diào)諧器可以是連接在射頻模塊與天線間的一種阻抗匹配網(wǎng)絡(luò)，它能對(duì)天線做阻抗匹配處理，使得天線發(fā)射性能得到優(yōu)化。如圖1所示，調(diào)諧器可耦合在天線與SPDT開關(guān)之間?？蛇x地，天線的調(diào)諧器也可耦合在SPDT開關(guān)與射頻模塊之間。調(diào)諧器通常包括開關(guān)、電容、電阻或電感等器件。通過控制信號(hào)控制調(diào)諧器中多個(gè)開關(guān)的導(dǎo)通或關(guān)閉來改變調(diào)諧器中電容之間或電容與其他器件的連接關(guān)系，如電感和電阻的連接關(guān)系來對(duì)輸入天線之前的射頻信號(hào)進(jìn)行調(diào)諧，這種開關(guān)和電容組成的電路也叫做數(shù)字可調(diào)電容(Digitally Tunable Capacitor, DTC)。因此,調(diào)諧器中的開關(guān)的性能會(huì)在很大程度上影響調(diào)諧器的工作。
[0004]調(diào)諧器中的開關(guān)可以如圖2A所示。為了能夠在承受大功率控制信號(hào)的情況下不被擊穿，調(diào)諧器中的開關(guān)需要采用多個(gè)晶體管堆疊設(shè)計(jì)，所述堆疊也就是由多個(gè)晶體管相串聯(lián)。圖2A中以多個(gè)MOS (Mental-Oxide-Semiconductor,金屬氧化物半導(dǎo)體)管的串聯(lián)為例做說明，多個(gè)串聯(lián)后的MOS管作為一個(gè)開關(guān)，該開關(guān)存在用于輸入信號(hào)的輸入端、用于輸出信號(hào)的輸出端和控制端。開關(guān)控制端接收控制信號(hào)，并在控制信號(hào)的控制下使所述開關(guān)打開或關(guān)閉。當(dāng)開關(guān)打開，輸入端輸入的信號(hào)被傳輸至輸出端；開關(guān)關(guān)閉時(shí)，輸入信號(hào)不會(huì)被傳輸至輸出端。由于每個(gè)MOS管的柵極和源極存在較大寄生電容，因此柵極的大功率、高頻率控制信號(hào)可能會(huì)直接耦合到源極，即對(duì)MOS管的輸出產(chǎn)生影響，因此柵極和控制信號(hào)之間需要加大電阻進(jìn)行隔離，否則，柵極漏電流，即從柵極泄露掉的電流會(huì)相當(dāng)大，從而引起較大信號(hào)損失，進(jìn)而導(dǎo)致開關(guān)性能惡化。在圖2A中，涉及的MOS管均為NMOS(N-Mental-Oxide-Semiconductor, N型金屬氧化物半導(dǎo)體)管,用標(biāo)號(hào)M表示。每個(gè)NMOS管的柵極漏電流用Ig表示。一個(gè)NMOS管的示意圖可以如圖2B所示,包括源極S、柵極G和漏極D。當(dāng)柵極G為高電平時(shí)，該NMOS管導(dǎo)通，源極S和漏極D連接，漏極D的輸入被傳導(dǎo)到源極S ；當(dāng)柵極G為低電平時(shí)，該NMOS管截止，漏極D至源極S的通道被阻斷。[0005]當(dāng)然，在通過集成電路工藝制作所述開關(guān)時(shí)，也可以使用其他不同類型的晶體管，如也可以使用PMOS (P-Mental-Oxide-Semiconductor, P型金屬氧化物半導(dǎo)體)管代替NMOS管，PMOS管示意圖可以如圖2C表示，與NMOS不同，在PMOS管中，當(dāng)柵極G為高電平時(shí)，源極S的輸入到漏極D的通道被阻斷；當(dāng)柵極G為低電平時(shí)，源極S的輸入被傳導(dǎo)到漏極D。
[0006]在為晶體管增加隔離電阻以減少漏電流時(shí)，一種現(xiàn)有技術(shù)提出了在多個(gè)串聯(lián)MOS管中每個(gè)MOS管的柵極連接一個(gè)隔離電阻以降低柵極漏電流Ig，每個(gè)晶體管的襯底也可以增加類似于柵極的隔離電阻以降低襯底漏電流。如圖3所示，多個(gè)NMOS管M串聯(lián)，每個(gè)NMOS管的柵極和襯底都可以通過隔離電阻R分別耦合至柵極控制信號(hào)和襯底控制信號(hào)，但這些隔離電阻R并不是直接與柵極控制信號(hào)和襯底控制信號(hào)相連，而是進(jìn)一步通過一個(gè)電阻r與柵極控制信號(hào)和襯底控制信號(hào)連接，來實(shí)現(xiàn)降低漏電流。然而，由于每個(gè)晶體管的柵極或襯底只連接兩個(gè)串聯(lián)電阻R和r，隔離度在一些場(chǎng)景下可能不能滿足要求。
[0007]為了進(jìn)一步提高多個(gè)串聯(lián)MOS管的柵極電阻隔離度，另一種現(xiàn)有技術(shù)提出的MOS管與電阻的連接關(guān)系如圖4所示，在一系列串聯(lián)的MOS管中，每個(gè)晶體管用M表示，每個(gè)MOS管的柵極和與其相鄰的MOS管的柵極通過柵極電阻R連接，并將靠近輸出端的MOS管的柵極電阻與一電阻r相連，從而通過電阻r接收控制信號(hào)，從而實(shí)現(xiàn)提高從控制信號(hào)到晶體管的電阻隔離，由于靠近輸入端的晶體管的柵極到開關(guān)控制端的串聯(lián)電阻數(shù)量被增大，隔離度相應(yīng)提高。但是對(duì)于靠近輸入端的晶體管，隨著耦合到控制端的串聯(lián)電阻數(shù)量增多，從控制端到該晶體管的柵極的信號(hào)傳輸延遲將增大，從而降低整個(gè)開關(guān)的傳輸效率。因此如何在減少晶體管的漏電流時(shí)避免傳輸效率的過分損失成為一個(gè)問題。

【發(fā)明內(nèi)容】

[0008]本發(fā)明實(shí)施例 提供了一種開關(guān)、天線的調(diào)諧器和射頻裝置，以綜合調(diào)節(jié)包括多個(gè)串聯(lián)晶體管的開關(guān)的傳輸效率和抑制漏電流。
[0009]第一方面，本發(fā)明實(shí)施例提供了一種開關(guān)，其特征在于，包括:2N個(gè)依次串聯(lián)的晶體管，所述2N個(gè)依次串聯(lián)的晶體管包括第一晶體管至第2N晶體管，N為大于等于2的整數(shù)；所述2N個(gè)依次串聯(lián)的晶體管被分為的奇數(shù)組的晶體管和偶數(shù)組的晶體管；其中，所述奇數(shù)組的晶體管包括第一晶體管、第三晶體管、……、第2N-1晶體管；所述偶數(shù)組的晶體管包括第二晶體管、第四晶體管、……、第2N晶體管；在所述奇數(shù)組的晶體管中，任兩個(gè)有最接近奇數(shù)序號(hào)的晶體管的控制端通過第一電阻相耦合；在所述偶數(shù)組的晶體管中，任兩個(gè)有最接近偶數(shù)序號(hào)的晶體管的控制端通過第二電阻相耦合；在所述2N個(gè)依次串聯(lián)的晶體管中，第η晶體管的控制端被耦合至開關(guān)控制信號(hào)中的第一控制信號(hào)，且第η+1晶體管的控制端被耦合至所述第一控制信號(hào)，其中，η為大于等于1、且小于等于2Ν-1的一個(gè)整數(shù)，所述第一控制信號(hào)用于對(duì)所述開關(guān)的導(dǎo)通或關(guān)閉做控制。
[0010]根據(jù)第一方面，在第一方面的第一種可能的實(shí)現(xiàn)方式中，所述第η晶體管的控制端通過第三電阻耦合至所述第一控制信號(hào)，且所述第η+1晶體管的控制端通過第四電阻耦合至所述第一控制信號(hào)。
[0011]根據(jù)第一方面的第一種可能的實(shí)現(xiàn)方式，在第一方面的第二種可能的實(shí)現(xiàn)方式中，所述第三電阻的第一端連接所述第η晶體管的控制端，所述第三電阻的第二端連接第五電阻的第一端；所述第四電阻的第一端連接所述第η+1晶體管的控制端，述第四電阻的第二端連接第五電阻的所述第一端；所述第五電阻的第二端耦合至所述第一控制信號(hào)。
[0012]根據(jù)第一方面的第二種可能的實(shí)現(xiàn)方式，在第一方面的第三種可能的實(shí)現(xiàn)方式中，η進(jìn)一步為一奇數(shù)；所述第η晶體管的控制端通過第十一電阻連接至所述第三電阻，且所述第η晶體管的控制端和與該第η晶體管相連的至少一個(gè)第一電阻通過所述第十一電阻相耦合；所述第η+1晶體管的控制端通過第十二電阻連接至第四電阻，且所述第η+1晶體管的控制端和與該第η+1晶體管相連的至少一個(gè)第二電阻通過所述第十二電阻相耦合。
[0013]根據(jù)第一方面的第二種可能的實(shí)現(xiàn)方式，在第一方面的第四種可能的實(shí)現(xiàn)方式中，η進(jìn)一步為一偶數(shù)；所述第η晶體管的控制端通過第十一電阻連接至所述第三電阻，且所述第η晶體管的控制端和與該第η晶體管相連的至少一個(gè)第二電阻通過所述第十一電阻相耦合；所述第η+1晶體管的控制端通過第十二電阻連接至第四電阻，且所述第η+1晶體管的控制端和與該第η+1晶體管相連的至少一個(gè)第一電阻通過所述第十二電阻相耦合。
[0014]根據(jù)第一方面或第一方面的之前任一種可能的實(shí)現(xiàn)方式，在第一方面的第五種可能的實(shí)現(xiàn)方式中，在所述奇數(shù)組的晶體管中，任兩個(gè)有最接近奇數(shù)序號(hào)的晶體管的襯底通過第六電阻相耦合；在所述偶數(shù)組的晶體管中，任兩個(gè)有最接近偶數(shù)序號(hào)的晶體管的襯底通過第七電阻相耦合；其中，第η晶體管的襯底被耦合至所述開關(guān)控制信號(hào)中的第二控制信號(hào)，且第η+1晶體管的襯底被耦合至所述第二控制信號(hào)，所述第二控制信號(hào)用于對(duì)所述2Ν個(gè)依次串聯(lián)的晶體管的襯底電平做控制。
[0015]根據(jù)第一方面的第五種可能的實(shí)現(xiàn)方式，在第一方面的第六種可能的實(shí)現(xiàn)方式中，所述第η晶體管的襯底通過第八電阻耦合至所述第二控制信號(hào)，且所述第η+1晶體管的襯底通過第九電阻耦合至所述第二控制信號(hào)。
[0016]根據(jù)第一方面的第六種可能的實(shí)現(xiàn)方式，在第一方面的第七種可能的實(shí)現(xiàn)方式中，所述第八電阻的第一端連接所述第η晶體管的襯底，所述第八電阻的第二端連接第十電阻的第一端；所述第九電阻的第一端連接所述第η+1晶體管的襯底，述第九電阻的第二端連接第十電阻的所述第一端；所述第十電阻的第二端耦合至所述第二控制信號(hào)。
[0017]根據(jù)第一方面的第七種可能的實(shí)現(xiàn)方式，在第一方面的第八種可能的實(shí)現(xiàn)方式中，η進(jìn)一步為一奇數(shù)；所述第η晶體管的襯底通過第十三電阻連接至第八電阻，且所述第η晶體管的襯底和與該第η晶體管相連的至少一個(gè)第六電阻通過所述第十三電阻相耦合；所述第η+1晶體管的襯底通過第十四電阻連接至第九電阻，且所述第η+1晶體管的襯底和與該第η+1晶體管相連的至少一個(gè)第七電阻通過所述第十四電阻相耦合。
[0018]根據(jù)第一方面的第七種可能的實(shí)現(xiàn)方式，在第一方面的第九種可能的實(shí)現(xiàn)方式中，η進(jìn)一步為一偶數(shù)；所述第η晶體管的襯底通過第十三電阻連接至第八電阻，且所述第η晶體管的襯底和與該第η晶體管相連的至少一個(gè)第七電阻通過所述第十三電阻相耦合；所述第η+1晶體管的襯底通過第十四電阻連接至第九電阻，且所述第η+1晶體管的襯底和與該第η+1晶體管相連的至少一個(gè)第六電阻通過所述第十四電阻相耦合。
[0019]根據(jù)第一方面或第一方面的之前任一種可能的實(shí)現(xiàn)方式，在第一方面的第十種可能的實(shí)現(xiàn)方式中，η的值具體為N。
[0020]根據(jù)第一方面或第一方面的之前任一種可能的實(shí)現(xiàn)方式，在第一方面的第十一種可能的實(shí)現(xiàn)方式中，所述2Ν個(gè)依次串聯(lián)的晶體管為:雙極晶體管、金屬氧化物半導(dǎo)體晶體管或高速電子遷移率晶體管。[0021]第二方面，本發(fā)明實(shí)施例還提供了一種天線的調(diào)諧器，包括至少兩個(gè)并聯(lián)的電容調(diào)諧裝置，每個(gè)電容調(diào)諧裝置包括:輸入端，用于接收射頻信號(hào)；電容調(diào)諧器，用于對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧得到調(diào)諧后的信號(hào)；輸出端，用于輸出所述調(diào)諧后的信號(hào)；所述電容調(diào)諧器包括:用于對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧的電容、和根據(jù)第一方面或第一方面的任一種可能的實(shí)現(xiàn)方式中所描述的開關(guān)，所述開關(guān)與所述電容串聯(lián)，所述開關(guān)能夠在所述開關(guān)控制信號(hào)控制下選擇性地將所述射頻信號(hào)與所述電容相耦合以通過所述電容對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧。
[0022]根據(jù)第二方面，在第二方面的第一種可能的實(shí)施方式中，所述調(diào)諧器還包括:至少一個(gè)電感調(diào)諧裝置，每個(gè)電感調(diào)諧裝置包括一個(gè)或多個(gè)電感，用于在至少兩個(gè)并聯(lián)的電容調(diào)諧裝置的基礎(chǔ)上，對(duì)至少兩個(gè)并聯(lián)的電容調(diào)諧裝置調(diào)諧前的所述射頻信號(hào)或所述調(diào)諧后的信號(hào)進(jìn)行進(jìn)一步調(diào)諧。
[0023]根據(jù)第二方面或第二方面的第一種可能的實(shí)現(xiàn)方式，在第二方面的第二種可能的實(shí)現(xiàn)方式中，所述電容的值能夠被電容控制信號(hào)調(diào)節(jié)或?yàn)楹愣ā?br> [0024]第三方面，本發(fā)明實(shí)施里還提供了一種射頻裝置，包括天線、和根據(jù)第二方面或第二方面的任一種可能的實(shí)現(xiàn)方式中所描述的所述調(diào)諧器；所述天線用于從所述調(diào)諧器接收所述調(diào)諧后的信號(hào)，并發(fā)送所述調(diào)諧后的信號(hào)。
[0025]根據(jù)第三方面，在第三方面的一種可能的實(shí)現(xiàn)方式中，所述射頻裝置，還包括:射頻處理模塊，用于對(duì)基帶信號(hào)進(jìn)行調(diào)制得到所述射頻信號(hào)，并將所述射頻信號(hào)提供給所述調(diào)諧器。
[0026]本發(fā)明實(shí)施例提供了一種開關(guān)、包括相應(yīng)開關(guān)的天線的調(diào)諧器和相關(guān)射頻裝置，由于多個(gè)依次串聯(lián)的晶體管被分為的一組序號(hào)為奇數(shù)的晶體管和一組序號(hào)為偶數(shù)的晶體管，并分別對(duì)各組晶體管的控制端進(jìn)行柵極電阻隔離，既能適當(dāng)減小晶體管的柵極漏電流，也能適當(dāng)降低晶體管的柵極串聯(lián)電阻的數(shù)量，實(shí)現(xiàn)了抑制漏電流和傳輸效率的折中，更全面地提升調(diào)節(jié)效果。
【專利附圖】

【附圖說明】
[0027]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例或現(xiàn)有技術(shù)的簡(jiǎn)化示意圖，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0028]圖1為現(xiàn)有技術(shù)提供的一種射頻裝置的簡(jiǎn)化示意圖；
[0029]圖2A為現(xiàn)有技術(shù)提供的一種天線的調(diào)諧器中的開關(guān)的簡(jiǎn)化示意圖；
[0030]圖2B為現(xiàn)有技術(shù)提供的一種NMOS管的簡(jiǎn)化不意圖；
[0031]圖2C為現(xiàn)有技術(shù)提供的一種PMOS管的簡(jiǎn)化不意圖；
[0032]圖3為現(xiàn)有技術(shù)提供的一種多MOS管串聯(lián)的開關(guān)的簡(jiǎn)化不意圖；
[0033]圖4為現(xiàn)有技術(shù)提供的另一種多MOS管串聯(lián)的開關(guān)的簡(jiǎn)化不意圖；
[0034]圖5為本發(fā)明實(shí)施例提供的一種開關(guān)的簡(jiǎn)化示意圖；
[0035]圖6為本發(fā)明實(shí)施例提供的一種開關(guān)的簡(jiǎn)化示意圖
[0036]圖7為本發(fā)明實(shí)施例提供的另一種開關(guān)的簡(jiǎn)化示意圖；[0037]圖8為本發(fā)明實(shí)施例提供的另一種開關(guān)的簡(jiǎn)化示意圖；
[0038]圖9為本發(fā)明實(shí)施例提供的另一種開關(guān)的簡(jiǎn)化示意圖；
[0039]圖10為本發(fā)明實(shí)施例提供的另一種開關(guān)的簡(jiǎn)化示意圖；
[0040]圖11為本發(fā)明實(shí)施例提供的一種包括具有改進(jìn)性能的開關(guān)的天線調(diào)諧器的射頻裝置的簡(jiǎn)化示意圖。
【具體實(shí)施方式】
[0041]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0042]圖5為本發(fā)明實(shí)施例提供的一種開關(guān)的簡(jiǎn)要結(jié)構(gòu)示意圖，所述開關(guān)包括:2N個(gè)依次串聯(lián)的晶體管。為便于描述，這2N個(gè)依次串聯(lián)的晶體管依次被分配序號(hào)為第一晶體管Ml、……、第2N-1晶體管M2N-1和第2N晶體管M2N，N為大于等于2的一個(gè)整數(shù)。可以理解，本實(shí)施例對(duì)這些串聯(lián)的晶體管分配序號(hào)僅僅是為了更清楚的描述本發(fā)明實(shí)施例的技術(shù)方案，使得本領(lǐng)域技術(shù) 人員能夠清楚理解不同晶體管在串聯(lián)后的連接關(guān)系，但這些序號(hào)本身沒有任何技術(shù)含義，其僅僅表達(dá)了不同晶體管的相對(duì)位置。比如，按照本實(shí)施例分配的序號(hào)，晶體管Ml和晶體管M2是相鄰的晶體管，而晶體管Ml和晶體管M3之間間隔有晶體管M2。本實(shí)施例的涉及序號(hào)在實(shí)際工程中未必會(huì)標(biāo)記在實(shí)際晶體管產(chǎn)品上，或者實(shí)際晶體管產(chǎn)品的標(biāo)號(hào)或名稱與本實(shí)施例提供的晶體管序號(hào)可能不同，但是應(yīng)該理解，只要一個(gè)解決方案的提供電路結(jié)構(gòu)與本實(shí)施例描述的結(jié)構(gòu)實(shí)質(zhì)相同，其理應(yīng)落入本發(fā)明的保護(hù)范圍。依照上述序號(hào)分配方式，晶體管M1，M3，……，M2N-1是序號(hào)為奇數(shù)的晶體管，也可以稱為奇數(shù)組的晶體管。晶體管M2，M4，……，M2N是序號(hào)為偶數(shù)的晶體管，也可以稱為偶數(shù)組的晶體管。序號(hào)為奇數(shù)的晶體管M1，……，M2N-1中的每?jī)蓚€(gè)相鄰晶體管(兩個(gè)有最接近奇數(shù)序號(hào)的晶體管)的控制端通過第一電阻Rl相耦合。序號(hào)為偶數(shù)的晶體管M2，……，M2N中的每?jī)蓚€(gè)相鄰晶體管(兩個(gè)有最接近偶數(shù)序號(hào)的晶體管)的控制端通過第二電阻R2相耦合。每個(gè)晶體管的控制端也就是該晶體管的柵極。這樣，串聯(lián)的2N個(gè)晶體管就被分為2組。例如，在第一組序號(hào)為奇數(shù)的晶體管中，晶體管Ml和晶體管M3的柵極通過一個(gè)標(biāo)號(hào)為Rl的電阻連接；以此類推直到該組中最后兩個(gè)晶體管，晶體管M2N-3和M2N-1的柵極也通過一個(gè)標(biāo)號(hào)為Rl的電阻連接。在所述2N個(gè)依次串聯(lián)的晶體管中，可以選擇任意兩個(gè)相鄰晶體管的柵極接收控制信號(hào)，比如第η晶體管Mn和第η+1晶體管Μη+1的控制端可以被耦合至開關(guān)控制信號(hào)中的第一控制信號(hào)，其中，η可以為大于等于1、且小于等于2Ν-1的一個(gè)整數(shù)，也就是說η是一個(gè)具體的取值，例如其可以取串聯(lián)晶體管數(shù)量的2Ν的一半，即N。所述第一控制信號(hào)用于對(duì)所述開關(guān)的導(dǎo)通或關(guān)閉做控制。第一控制信號(hào)通過一個(gè)或多個(gè)第一電阻Rl后傳輸?shù)叫蛱?hào)為奇數(shù)的晶體管的控制端，并通過一個(gè)或多個(gè)第二電阻R2將控制信號(hào)傳輸?shù)叫蛱?hào)為偶數(shù)的晶體管的控制端。在圖5中，所述每個(gè)晶體管均為NMOS管，第一控制信號(hào)叫做CTRLG，用來控制所有晶體管的柵極，即之前所述的這些晶體管的控制端。在多個(gè)串聯(lián)晶體管中，靠近開關(guān)的輸入端RFin的晶體管Μ2Ν的漏極作為信號(hào)輸入，靠近開關(guān)的輸出端RFout的晶體管Ml的源極作為信號(hào)輸出。當(dāng)CTRLG為高電平，這一系列晶體管Μ1，……，M2N均導(dǎo)通，使得輸入端RFin的輸入信號(hào)被傳導(dǎo)至輸出端RFout，也就是此時(shí)的開關(guān)是打開的。如果CTRLG為低電平，所有晶體管均截止，此時(shí)開關(guān)不導(dǎo)通，即關(guān)閉。雖然所述第η晶體管Mn和第η+1晶體管Μη+1可以是這2Ν個(gè)串聯(lián)晶體管中任意兩個(gè)相鄰的晶體管，不過優(yōu)選地，在圖5中，η的值為N。也即是說，在圖5的2Ν個(gè)串聯(lián)的晶體管中，最中間的兩個(gè)晶體管MN和ΜΝ+1的柵極被用來連接到第一控制信號(hào)CTRLG，這樣控制信號(hào)傳遞到RFin所鄰近的晶體管Μ2Ν和RFout所鄰近的晶體管Ml所需要的時(shí)間近似相等，使得靠近開關(guān)兩端的晶體管Μ2Ν和Ml的柵極接收第一控制信號(hào)CTRLG的延遲接近，延遲時(shí)間性能更優(yōu)。當(dāng)N為偶數(shù)，如圖5所示，第N晶體管MN的柵極與相鄰的具有偶數(shù)序號(hào)的晶體管ΜΝ-2和ΜΝ+2分別通過各自的一個(gè)第二電阻R2相連；第Ν+1晶體管ΜΝ+1的柵極與相鄰的具有奇數(shù)序號(hào)的晶體管MN-1和ΜΝ+3分別通過各自的一個(gè)第一電阻Rl相連。如果N為奇數(shù)，與圖5不同之處在于，第N晶體管MN的柵極與相鄰的具有奇數(shù)序號(hào)的晶體管ΜΝ-2和ΜΝ+2分別通過各自的一個(gè)第一電阻Rl相連；第奸1晶體管ΜΝ+1的柵極與相鄰的具有奇數(shù)序號(hào)的晶體管MN-1和ΜΝ+3分別通過各自的一個(gè)第二電阻R2相連。當(dāng)然，圖5僅僅是一個(gè)實(shí)例，用于接收開關(guān)控制信號(hào)的第η晶體管Mn和第η+1晶體管Μη+1也可以是開關(guān)中任其他兩個(gè)相鄰的晶體管，即η的取值可以不固定，這并不影響本發(fā)明實(shí)施例的實(shí)施。
[0043]需要說明的是，本發(fā)明提供的各個(gè)實(shí)施例中提到的“第一” “第二”或者“第η”本身不具有技術(shù)含義，僅僅是為了區(qū)別不同的元件從而方便描述各元件的連接關(guān)系，其本身不用于區(qū)別不同元件的制作工藝、材料、或參數(shù)取值。例如，任兩個(gè)有最接近奇數(shù)序號(hào)的晶體管之間的電阻都可以叫做第一電阻，其和任兩個(gè)有最接近偶數(shù)序號(hào)的晶體管之間的電阻，即第二電阻是不同的電阻，但第一電阻與第二電阻在其阻值、制作工藝和材料選擇上沒有必然聯(lián)系，兩者可以有相同或不同的阻值，可以使用相同或不同的材料。而且，在本實(shí)施例中，可以存在多個(gè)第一電阻或第二電阻，僅以多個(gè)第一電阻為例，每個(gè)第一電阻的阻值可以相同，也可以互相不同。因此，本領(lǐng)域技術(shù)人員應(yīng)該理解，第一或第二這類描述本身不應(yīng)被視為是對(duì)技術(shù)方案的限定。
[0044]進(jìn)一步地，為了提高電阻隔離的效果，如圖6所示，在圖5基礎(chǔ)上，在最中間的兩個(gè)晶體管中，所述第N晶體管MN的控制端通過第三電阻R3耦合至所述第一控制信號(hào)CTRLG，且所述第Ν+1晶體管ΜΝ+1的控制端通過第四電阻R4耦合至所述第一控制信號(hào)CTRLG。當(dāng)圖5中第N晶體管MN和第Ν+1晶體管ΜΝ+1直接連到CTRLG，如果其隔離度仍然不足，為了提高隔離的性能，可以像圖6 —樣在這兩個(gè)晶體管麗和ΜΝ+1的柵極與CTRLG間進(jìn)一步增加電阻做隔離。在圖6中N為偶數(shù)，則增加的電阻R3也可以與一個(gè)或多個(gè)第二電阻R2串聯(lián)以提高每個(gè)序號(hào)為偶數(shù)的晶體管至CTRLG的隔離度；增加的電阻R4也可以與一個(gè)或多個(gè)第一電阻Rl串聯(lián)提高每個(gè)序號(hào)為奇數(shù)的晶體管至CTRLG的隔離度。
[0045]進(jìn)一步地，在圖6基礎(chǔ)上，圖7提出了一種改進(jìn)方案。圖7中的所述第三電阻R3的第一端連接所述第N晶體管MN的控制端，所述第三電阻R3的第二端連接第五電阻R5的第一端；所述第四電阻R4的第一端連接所述第Ν+1晶體管ΜΝ+1的控制端，述第四電阻R4的第二端連接第五電阻R5的所述第一端；所述第五電阻R5的第二端耦合至所述第一控制信號(hào)CTRLG。在圖7中，電阻R3和R4進(jìn)一步通過所述電阻R5連通至CTRLG，使得各晶體管的柵極到CTRLG的電阻隔離被進(jìn)一步提升。
[0046]進(jìn)一步地，在圖7基礎(chǔ)上，一種改進(jìn)的方案如圖8所示，所述第N晶體管麗的控制端通過第十一電阻Rll連接至第三電阻R3，且所述第N晶體管的控制端和與該第N晶體管相連的兩一個(gè)第二電阻R2通過所述第十一電阻Rll相耦合。具體地，由于圖8中N為偶數(shù)，第N晶體管麗的具有最接近偶數(shù)序號(hào)相鄰晶體管MN-2和MN+2的柵極分別通過各自的第二電阻R2和第十一電阻Rll與該第N晶體管MN柵極連接，因此第十一電阻Rll在連接第三電阻R3的同時(shí)還連接兩個(gè)第二電阻R2。所述第N+1晶體管的控制端通過第十二電阻R12連接至第四電阻R4，且所述第N+1晶體管的控制端和與該第N+1晶體管相連的至少一個(gè)第一電阻Rl通過所述第十二電阻R12相耦合。具體地，由于圖8中N+1為奇數(shù)，第N+1晶體管MN+1的具有最接近奇數(shù)序號(hào)的相鄰晶體管MN-1和MN+3的柵極分別通過各自的第一電阻Rl和第十二電阻R12與該第N+1晶體管MN+1柵極連接，因此第十二電阻R12在連接第四電阻R4的同時(shí)還連接兩個(gè)第一電阻Rl。由于接收控制信號(hào)的晶體管是MN和MN+1，屬于開關(guān)靠近中心的晶體管，因此控制信號(hào)在向兩側(cè)晶體管的柵極傳輸時(shí)經(jīng)過延遲很近似，有利于提升開關(guān)性能。當(dāng)然，如果接收控制信號(hào)的某一個(gè)晶體管不是靠近這一系列串聯(lián)晶體管中間的晶體管，而是靠近開關(guān)兩端的晶體管，如第一晶體管M1，則第一晶體管Ml只有一個(gè)具有最接近奇數(shù)序號(hào)的第三晶體管M3，所以第一晶體管Ml的柵極此時(shí)通過第十一電阻Rll僅與一個(gè)三晶體管M3的柵極隔離電阻Rl連接。
[0047]進(jìn)一步地，在圖8基礎(chǔ)上，可以為每個(gè)晶體管的襯底增加電阻隔離，以便進(jìn)一步減少襯底漏電流，在晶體管柵極電阻隔離的基礎(chǔ)上，該襯底隔離可以進(jìn)一步的達(dá)到更好的隔離漏電流的效果。具體如圖9所示，所有晶體管可以集成在一個(gè)集成電路中，每個(gè)晶體管的襯底也就是集成電路的體(Body)。任兩個(gè)有最接近奇數(shù)序號(hào)的晶體管的襯底通過第六電阻R6相耦合；任兩個(gè)有最接近偶數(shù)序號(hào)的晶體管的襯底通過第七電阻R7相耦合；其中，第N晶體管MN的襯底被耦合至所述開關(guān)控制信號(hào)中的第二控制信號(hào)CTRLB，且第N+1晶體管MN+1的襯底被耦合至所述第二控制信號(hào)CTRLB，所述第二控制信號(hào)CTRLB用于對(duì)所述2N個(gè)依次串聯(lián)的晶體管的襯底電平做控制。如何對(duì)晶體管襯底做電平控制可以是現(xiàn)有技術(shù)，具體針對(duì)圖9中的晶體管而言，由于是NMOS管，因此CTRLB可以一直接地。
[0048]可替換地，與圖9不同，如果這2N個(gè)晶體管由PMOS管替代，那么這些晶體管將在柵極控制信號(hào)，即之前所述的第一控制信號(hào)CTRLG為高電平時(shí)截止以使得整個(gè)開關(guān)關(guān)閉，在CTRLG為低電平時(shí)導(dǎo)通以使得整個(gè)開關(guān)打開，此時(shí)的CTRLB —直接高電平。
[0049]當(dāng)然，CTRLB可以不用一直接恒定電平。例如，仍然以圖9為例，如果CTRLG為高電平，開關(guān)打開，此時(shí)CTRLB接地，即電平為零；如果CTRLG為低電平，開關(guān)關(guān)閉，此時(shí)CTRLB接負(fù)電平以減少襯底漏電流。對(duì)于如何通過CTRLB調(diào)節(jié)晶體管襯底電平的更多內(nèi)容可參照現(xiàn)有技術(shù)，本實(shí)施例不做贅述。
[0050]在圖9中，為進(jìn)一步地提高襯底隔離性能，所述第N晶體管MN的襯底通過第八電阻R8耦合至所述第二控制信號(hào)CTRLB，且所述第N+1晶體管MN+1的襯底通過第九電阻R9耦合至所述第二控制信號(hào)CTRLB。為了進(jìn)一步地提高襯底隔離性能，所述第八電阻R8的第一端連接所述第N晶體管MN的襯底，所述第八電阻R8的第二端連接第十電阻RlO的第一端；所述第九電阻R9的第一端連接所述第N+1晶體管MN+1的襯底，述第九電阻R9的第二端連接第十電阻RlO的所述第一端；所述第十電阻RlO的第二端耦合至所述第二控制信號(hào)CTRLB0在圖9中，第N晶體管MN的襯底通過多個(gè)電阻耦合至CTRLB，隔離特性有所提升，且CTRLB的信號(hào)傳輸至兩端的晶體管所需要延遲時(shí)間接近，有利于優(yōu)化性能?？梢岳斫猓捎谝r底的電流泄露原理與柵極漏電流類似，因此在圖9中襯底的電阻隔離所采用的結(jié)構(gòu)與柵極是類似的，柵極隔離和襯底隔離是一種對(duì)稱的或近似對(duì)稱的關(guān)系。
[0051]可以理解，在圖5至圖9中，N為偶數(shù)，第N晶體管MN與其他具有最接近偶數(shù)序號(hào)的晶體管的柵極之間通過第二電阻R2連接，第N+1晶體管MN+1與其他具有最接近奇數(shù)序號(hào)的晶體管的柵極時(shí)間通過第一電阻Rl連接。如果N為奇數(shù)，則如圖10所示，第N晶體管MN和與其有最接近奇數(shù)序號(hào)的晶體管MN-2和MN+2的柵極分別通過各自的第一電阻Rl連接，第N+1晶體管MN+1和與其有最接近偶數(shù)序號(hào)的晶體管MN-1和MN+3的柵極分別通過各自的第二電阻R2連接。類似地，在圖10中，第N晶體管麗與晶體管MN-2和MN+2的襯底分別通過各自的第六電阻R6連接，第N+1晶體管MN+1與晶體管MN-1和MN+3的襯底分別通過各自的第七電阻R7連接。
[0052]需要說明的是，在以上實(shí)施例中，所述2N個(gè)依次串聯(lián)的晶體管在附圖中均采用NMOS管，其也如之前實(shí)施例提到的那樣可以采用PMOS管，僅僅通過改變CTRLG和CTRLB的電平設(shè)計(jì)就可以實(shí)現(xiàn)NMOS管類似的功能，其具體也可參照本領(lǐng)域的常規(guī)設(shè)計(jì)。在一種設(shè)計(jì)方案中，對(duì)于包括多個(gè)串聯(lián)PMOS管的開關(guān)，CTRLG為高電平時(shí)開關(guān)關(guān)閉，CTRLG為低電平時(shí)開關(guān)打開，CTRLB可以一直接高電平?；蛘撸珻TRLB可以在CTRLG為高電平時(shí)被置為二倍高電平，在CTRLG為低電平時(shí)被置為高電平，以更好的抑制襯底漏電流。
[0053]當(dāng)然，開關(guān)中采用的晶體管的類型也可以不僅限于MOS晶體管，也可以是雙極晶體管或高速電子遷移率晶體管等。無論采用何種工藝實(shí)現(xiàn)的晶體管，均不影響本發(fā)明實(shí)施例中電路結(jié)構(gòu)的實(shí)施，本實(shí)施例通過對(duì)序號(hào)為奇數(shù)的多個(gè)晶體管和序號(hào)為偶數(shù)的多個(gè)晶體管分別進(jìn)行柵電阻隔離和襯底電阻隔離，實(shí)現(xiàn)了在隔離性能和控制信號(hào)傳輸延遲方面的折中，用于控制開關(guān)的控制信號(hào)CTRLG和CTRLB的電平設(shè)計(jì)可以適應(yīng)性調(diào)整，即CTRLG和CTRLB的具體電平值可根據(jù)具體采用的晶體管類型的差異靈活設(shè)定，這取決與晶體管實(shí)現(xiàn)所需工藝，具體可參照現(xiàn)有技術(shù)，本實(shí)施例不做贅述。
[0054]在之前實(shí)施例的基礎(chǔ)上，圖11給出了一種射頻裝置的結(jié)構(gòu)簡(jiǎn)化示意圖，該射頻裝置10包括天線11、調(diào)諧器12和射頻處理模塊13。與現(xiàn)有技術(shù)中的圖1類似，所述射頻處理模塊13用于對(duì)基帶處理芯片或基帶處理模塊產(chǎn)生的模擬基帶信號(hào)進(jìn)行調(diào)制得到所述射頻信號(hào)，并將所述射頻信號(hào)提供給所述調(diào)諧器12。所述調(diào)制過程通常是一個(gè)信號(hào)上變頻的過程，即將模擬基帶信號(hào)上變頻為更高頻的射頻信號(hào)。射頻處理模塊13具體可以通過一個(gè)發(fā)射鏈路進(jìn)行所述調(diào)制操作，當(dāng)然，類似【背景技術(shù)】中的圖1，該射頻處理模塊13還可以包括對(duì)從天線接收到的信號(hào)進(jìn)行解調(diào)的接收鏈路。
[0055]在圖11中，射頻處理模塊13在進(jìn)行調(diào)制得到射頻信號(hào)后，射頻信號(hào)可以通過單刀雙擲開關(guān)耦合到調(diào)諧器12。當(dāng)然，如果射頻模塊只具有發(fā)送鏈路也是可以接受的，信號(hào)的接收可以通過另一個(gè)具有接收鏈路的獨(dú)立射頻處理模塊實(shí)現(xiàn)，此時(shí)也不一定需要單刀雙擲開關(guān)在發(fā)射鏈路和接收鏈路之間切換，因?yàn)閮蓚€(gè)獨(dú)立的射頻模塊可以采用不同的天線。本發(fā)明實(shí)施例的圖11主要描述了射頻信號(hào)的生成、調(diào)諧和發(fā)送過程，對(duì)接收方式不做限定。
[0056]具體地，在圖11中，調(diào)諧器12用于對(duì)天線11的阻抗進(jìn)行調(diào)諧。調(diào)諧器12通過一定方式耦合至射頻處理模塊13，并接收來自射頻處理模塊13的射頻信號(hào)并進(jìn)行射頻信號(hào)調(diào)諧，將調(diào)諧后的信號(hào)發(fā)送至天線11，使得所述天線11接收調(diào)諧后的信號(hào)，并發(fā)送所述調(diào)諧后的信號(hào)。調(diào)諧器12可包括至少兩個(gè)并聯(lián)的電容調(diào)諧裝置120，每個(gè)電容調(diào)諧裝置120包括:輸入端121，用于接收射頻信號(hào)；電容調(diào)諧器122，用于對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧得到調(diào)諧后的信號(hào)；輸出端123，用于輸出所述調(diào)諧后的信號(hào)。所述電容調(diào)諧器122包括:用于對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧的電容1222和開關(guān)1221，所述開關(guān)1221與所述電容1222串聯(lián)，兩者的先后順序可以調(diào)整，并不是固定的。所述開關(guān)1221的具體結(jié)構(gòu)可參照之前實(shí)施例的描述，其能夠在所述開關(guān)控制信號(hào)控制下，如CTRLG的控制下，選擇性地將射頻信號(hào)與所述電容1222相耦合以通過所述電容1222對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧。具體地，當(dāng)一個(gè)開關(guān)1221打開時(shí)，與該開關(guān)1221串聯(lián)的電容1222被連接到射頻信號(hào)并發(fā)揮調(diào)諧功能；當(dāng)該開關(guān)1221關(guān)閉時(shí)，射頻信號(hào)不通過與該電容1222，因此電容1222不發(fā)揮調(diào)節(jié)作用。任一電容調(diào)諧裝置120中的所述電容1222的值還可以被一個(gè)電容控制信號(hào)調(diào)節(jié)或被設(shè)置為恒定。如果一個(gè)電容1222值是可被電容控制信號(hào)調(diào)節(jié)的，那么其所在的電容調(diào)諧裝置120的電容值的調(diào)節(jié)更加靈活，從而導(dǎo)致調(diào)諧器12的電容值調(diào)節(jié)范圍變大，達(dá)到更好的調(diào)節(jié)效果。當(dāng)然，在一些應(yīng)用場(chǎng)景下，為了提高調(diào)諧的性能，所述調(diào)諧器12還可包括:至少一個(gè)電感調(diào)諧裝置，每個(gè)電感調(diào)諧裝置包括一個(gè)或多個(gè)電感，用于在至少兩個(gè)并聯(lián)的電容調(diào)諧裝置120的基礎(chǔ)上，對(duì)至少兩個(gè)并聯(lián)的電容調(diào)諧裝置120調(diào)諧前的所述射頻信號(hào)或所述調(diào)諧后的信號(hào)進(jìn)行進(jìn)一步調(diào)諧。所述至少一個(gè)電感調(diào)諧裝置與至少兩個(gè)并聯(lián)的電容調(diào)諧裝置120可以是并聯(lián)或串聯(lián)的，其具體結(jié)構(gòu)和連接關(guān)系取決于在工業(yè)上所要達(dá)到的性能和廠商的選擇，本實(shí)施例不做具體說明。當(dāng)然，圖11給出的僅僅是一個(gè)示例，在具體實(shí)現(xiàn)中，調(diào)諧器中12還可以包括其他用于做信號(hào)調(diào)諧的元件，如電阻或者各類晶體管等，調(diào)諧器12本身所采用的結(jié)構(gòu)不會(huì)影響到本發(fā)明實(shí)施例提供的開關(guān)在該調(diào)諧器12中發(fā)揮的作用。由于工藝實(shí)現(xiàn)復(fù)雜度的原因，圖11中的射頻處理模塊13與調(diào)諧器12通常不會(huì)集成在一個(gè)集成電路上。調(diào)諧器12自身可以是集成的，其中的各元器件都可以通過集成電路工藝制作在一個(gè)襯底上，不過本實(shí)施例并不排除將調(diào)諧器12中各元器件可以分別置于不同的集成電路襯底中的方案。實(shí)施例提供的開關(guān)1221中的晶體管通常是集成在一起的，即被置于一塊襯底上，當(dāng)然如果開關(guān)1221中的不同晶體管被至于不同集成電路襯底上也是可以接受的，本實(shí)施例對(duì)各功能模塊或電路元件所采用的具體制作工藝或封裝工藝不做限制。
[0057]通過上述實(shí)施例可以看到，射頻信號(hào)在被發(fā)送之前通過調(diào)諧器的調(diào)諧，其可以提高發(fā)射信號(hào)的性能，使得天線的阻抗更好的匹配所需要的射頻頻率。在調(diào)諧器中，當(dāng)使用開關(guān)對(duì)多個(gè)固定或可變電容做控制以改變整個(gè)調(diào)諧器的電容值時(shí)，開關(guān)的性能就很重要。本發(fā)明實(shí)施例綜合考慮了開關(guān)的襯底和柵極漏電流的抑制，以及開關(guān)控制信號(hào)在傳輸至一些列晶體管時(shí)傳輸?shù)难舆t問題，使得開關(guān)性能達(dá)到折中，優(yōu)化了開關(guān)性能，從而提高了射頻裝置的發(fā)射性能。
[0058]可以理解，上述射頻裝置可以應(yīng)用在各類無線通信設(shè)備中，如基站，中繼站，無線終端，F(xiàn)M (Frequency Modulation,頻率調(diào)制)設(shè)備、藍(lán)牙設(shè)備或WiFi (無線保真)設(shè)備等。該裝置的應(yīng)用不受到無線通信協(xié)議的限制，可廣泛應(yīng)用在各類無線通信協(xié)議，如LTE(長(zhǎng)期演進(jìn)),WCDMA (寬帶碼分多址)、WiF1、藍(lán)牙或GSM(全球移動(dòng)通信系統(tǒng))標(biāo)準(zhǔn)中。當(dāng)所述裝置應(yīng)用在一個(gè)無線終端中時(shí)，終端的形態(tài)可以是膝上電腦、平板電腦、智能手機(jī)、數(shù)據(jù)卡或?qū)χv機(jī)等，本實(shí)施例對(duì)此不作限制。
[0059]本實(shí)施例提供的開關(guān)結(jié)構(gòu)在高頻、射頻電路中可以達(dá)到好的應(yīng)用效果，特別是在射頻裝置的電路中，不過，所述開關(guān)也可以應(yīng)用于其他一些場(chǎng)景，如應(yīng)用于鎖相環(huán)、傳感器的采樣和讀出電路等，而不僅限于圖11給出的應(yīng)用場(chǎng)景。
[0060]另外，本實(shí)施例提到的不同元件之間“耦合”或“連接”應(yīng)理解為是可通過任意形式的連接，比如通過導(dǎo)線連接或通過其他一個(gè)或多個(gè)元件連接，而不僅僅是直接通過導(dǎo)線相連。
[0061]以上所述僅為本發(fā)明的幾個(gè)實(shí)施例，本領(lǐng)域的技術(shù)人員依據(jù)申請(qǐng)文件公開的可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)或變型而不脫離本發(fā)明的精神和范圍。本領(lǐng)域普通技術(shù)人員可以理解所述實(shí)施例間或不同實(shí)施例的特征間在不發(fā)生沖突的情況下可以互相結(jié)合形成新的實(shí)施例。
【權(quán)利要求】
1.一種開關(guān)，其特征在于，包括:2N個(gè)依次串聯(lián)的晶體管，所述2N個(gè)依次串聯(lián)的晶體管包括第一晶體管至第2N晶體管，N為大于等于2的整數(shù)；所述2N個(gè)依次串聯(lián)的晶體管被分為的奇數(shù)組的晶體管和偶數(shù)組的晶體管；其中，所述奇數(shù)組的晶體管包括第一晶體管、第三晶體管、……、第2N-1晶體管；所述偶數(shù)組的晶體管包括第二晶體管、第四晶體管、……、第2N晶體管； 在所述奇數(shù)組的晶體管中，任兩個(gè)有最接近奇數(shù)序號(hào)的晶體管的控制端通過第一電阻相奉禹合； 在所述偶數(shù)組的晶體管中，任兩個(gè)有最接近偶數(shù)序號(hào)的晶體管的控制端通過第二電阻相奉禹合； 在所述2N個(gè)依次串聯(lián)的晶體管中，第η晶體管的控制端被耦合至開關(guān)控制信號(hào)中的第一控制信號(hào)，且第η+1晶體管的控制端被耦合至所述第一控制信號(hào)，其中，η為大于等于1、且小于等于2Ν-1的一個(gè)整數(shù)，所述第一控制信號(hào)用于對(duì)所述開關(guān)的導(dǎo)通或關(guān)閉做控制。
2.根據(jù)權(quán)利要求1所述開關(guān)，其特征在于，所述第η晶體管的控制端通過第三電阻耦合至所述第一控制信號(hào)，且所述第η+1晶體管的控制端通過第四電阻耦合至所述第一控制信號(hào)。
3.根據(jù)權(quán)利要求2所述開關(guān)，其特征在于，所述第三電阻的第一端連接所述第η晶體管的控制端，所述第三電阻的第二端連接第五電阻的第一端；所述第四電阻的第一端連接所述第η+1晶體管的控制端，述第四電阻的第二端連接第五電阻的所述第一端；所述第五電阻的第二端耦合至所述第一控制信號(hào)。
4.根據(jù)權(quán)利要求3所述開關(guān)，其特征在于，η進(jìn)一步為一奇數(shù)； 所述第η晶體管的控制端通過第十一電阻連接至所述第三電阻，且所述第η晶體管的控制端和與該第η晶體管相連的至少一個(gè)第一電阻通過所述第十一電阻相耦合； 所述第η+1晶體管的控制端通過第十二電阻連接至第四電阻，且所述第η+1晶體管的控制端和與該第η+1晶體管相連的至少一個(gè)第二電阻通過所述第十二電阻相耦合。
5.根據(jù)權(quán)利要求3所述開關(guān)，其特征在于，η進(jìn)一步為一偶數(shù)； 所述第η晶體管的控制端通過第十一電阻連接至所述第三電阻，且所述第η晶體管的控制端和與該第η晶體管相連的至少一個(gè)第二電阻通過所述第十一電阻相耦合； 所述第η+1晶體管的控制端通過第十二電阻連接至第四電阻，且所述第η+1晶體管的控制端和與該第η+1晶體管相連的至少一個(gè)第一電阻通過所述第十二電阻相耦合。
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述開關(guān)，其特征在于，在所述奇數(shù)組的晶體管中，任兩個(gè)有最接近奇數(shù)序號(hào)的晶體管的襯底通過第六電阻相耦合； 在所述偶數(shù)組的晶體管中，任兩個(gè)有最接近偶數(shù)序號(hào)的晶體管的襯底通過第七電阻相率禹合; 其中，第η晶體管的襯底被耦合至所述開關(guān)控制信號(hào)中的第二控制信號(hào)，且第η+1晶體管的襯底被耦合至所述第二控制信號(hào)，所述第二控制信號(hào)用于對(duì)所述2Ν個(gè)依次串聯(lián)的晶體管的襯底電平做控制。
7.根據(jù)權(quán)利要求6所述開關(guān)，其特征在于，所述第η晶體管的襯底通過第八電阻耦合至所述第二控制信號(hào)，且所述第η+1晶體管的襯底通過第九電阻耦合至所述第二控制信號(hào)。
8.根據(jù)權(quán)利要求7所述開關(guān)，其特征在于，所述第八電阻的第一端連接所述第η晶體管的襯底，所述第八電阻的第二端連接第十電阻的第一端；所述第九電阻的第一端連接所述第η+1晶體管的襯底，述第九電阻的第二端連接第十電阻的所述第一端；所述第十電阻的第二端耦合至所述第二控制信號(hào)。
9.根據(jù)權(quán)利要求8所述開關(guān)，其特征在于，η進(jìn)一步為一奇數(shù)； 所述第η晶體管的襯底通過第十三電阻連接至第八電阻，且所述第η晶體管的襯底和與該第η晶體管相連的至少一個(gè)第六電阻通過所述第十三電阻相耦合； 所述第η+1晶體管的襯底通過第十四電阻連接至第九電阻，且所述第η+1晶體管的襯底和與該第η+1晶體管相連的至少一個(gè)第七電阻通過所述第十四電阻相耦合。
10.根據(jù)權(quán)利要求8所述開關(guān)，其特征在于，η進(jìn)一步為一偶數(shù)； 所述第η晶體管的襯底通過第十三電阻連接至第八電阻，且所述第η晶體管的襯底和與該第η晶體管相連的至少一個(gè)第七電阻通過所述第十三電阻相耦合； 所述第η+1晶體 管的襯底通過第十四電阻連接至第九電阻，且所述第η+1晶體管的襯底和與該第η+1晶體管相連的至少一個(gè)第六電阻通過所述第十四電阻相耦合。
11.根據(jù)權(quán)利要求1至10中任一項(xiàng)所述開關(guān)，其特征在于，η的值具體為N。
12.根據(jù)權(quán)利要求1至11中任一項(xiàng)所述開關(guān)，其特征在于，所述2Ν個(gè)依次串聯(lián)的晶體管為:雙極晶體管、金屬氧化物半導(dǎo)體晶體管或高速電子遷移率晶體管。
13.一種天線的調(diào)諧器，包括至少兩個(gè)并聯(lián)的電容調(diào)諧裝置，每個(gè)電容調(diào)諧裝置包括:輸入端，用于接收射頻信號(hào)；電容調(diào)諧器，用于對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧得到調(diào)諧后的信號(hào)；輸出端，用于輸出所述調(diào)諧后的信號(hào)； 所述電容調(diào)諧器包括:用于對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧的電容、和根據(jù)權(quán)利要求1至10中任一項(xiàng)所述開關(guān)，所述開關(guān)與所述電容串聯(lián)，所述開關(guān)能夠在所述開關(guān)控制信號(hào)控制下選擇性地將所述射頻信號(hào)與所述電容相耦合以通過所述電容對(duì)所述射頻信號(hào)進(jìn)行調(diào)諧。
14.根據(jù)權(quán)利要求13所述調(diào)諧器，其特征在于，所述調(diào)諧器還包括:至少一個(gè)電感調(diào)諧裝置，每個(gè)電感調(diào)諧裝置包括一個(gè)或多個(gè)電感，用于在至少兩個(gè)并聯(lián)的電容調(diào)諧裝置的基礎(chǔ)上，對(duì)至少兩個(gè)并聯(lián)的電容調(diào)諧裝置調(diào)諧前的所述射頻信號(hào)或所述調(diào)諧后的信號(hào)進(jìn)行進(jìn)一步調(diào)諧。
15.根據(jù)權(quán)利要求13或14所述調(diào)諧器，其特征在于，所述電容的值能夠被電容控制信號(hào)調(diào)節(jié)。
16.根據(jù)權(quán)利要求13或14所述調(diào)諧器，，其特征在于，所述電容的值為恒定。
17.一種射頻裝置，其特征在于，包括天線、和根據(jù)權(quán)利要求13至16中任一項(xiàng)所述調(diào)諧器； 所述天線用于從所述調(diào)諧器接收所述調(diào)諧后的信號(hào)，并發(fā)送所述調(diào)諧后的信號(hào)。
18.根據(jù)權(quán)利要求17所述射頻裝置，其特征在于，還包括:射頻處理模塊，用于對(duì)基帶信號(hào)進(jìn)行調(diào)制得到所述射頻信號(hào)，并將所述射頻信號(hào)提供給所述調(diào)諧器。
【文檔編號(hào)】H03K17/687GK103986450SQ201410197743
【公開日】2014年8月13日 申請(qǐng)日期:2014年5月12日 優(yōu)先權(quán)日:2014年5月12日
【發(fā)明者】余永長(zhǎng), 劉濤, 李偉男 申請(qǐng)人:華為技術(shù)有限公司