一種基于正交矢量調(diào)制的超寬帶五位有源移相器的制造方法
【專利摘要】本發(fā)明公開了一種基于正交矢量調(diào)制的超寬帶五位有源移相器，輸入信號經(jīng)過正交信號發(fā)生器后形成兩路正交的差分信號I路信號和Q路信號；其中I路信號經(jīng)過I路相位象限控制器、I路壓控增益放大器后到達(dá)加法器的一端，Q路信號經(jīng)過Q路相位象限控制器、Q路壓控增益放大器后到達(dá)加法器的另路一端；加法器把兩路信號相加后從輸出端輸出；邏輯編碼器主要完成對外部輸入的五位數(shù)字控制信號的編碼用來控制DAC、I路相位象限控制器和Q路相位象限控制器；DAC控制I路壓控增益放大器和Q路壓控增益放大器和加法器。本發(fā)明的有益效果是采用無源移相器件，可以實(shí)現(xiàn)很高的集成度，占用面積小，且損耗小。
【專利說明】一種基于正交矢量調(diào)制的超寬帶五位有源移相器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于有源移相器【技術(shù)領(lǐng)域】，涉及一種基于正交矢量調(diào)制的超寬帶五位有源移相器。
【背景技術(shù)】
[0002]移相器在雷達(dá)、通信、儀器儀表、重離子加速器、導(dǎo)彈姿態(tài)控制等眾多【技術(shù)領(lǐng)域】都有著廣泛的應(yīng)用。移相器是一種二端口網(wǎng)絡(luò)，是直流偏置作為控制信號的電路，主要使輸入和輸出信號之間產(chǎn)生相位差。不論是數(shù)字移相器還是模擬移相器，其基本功能均是借助直流偏置作為控制信號來改變待處理信號的傳輸相位，因此電控移相器是所有相控陣?yán)走_(dá)的關(guān)鍵部件之一。通過移相器最主要的特征一移相器的控制方式，移相器可以劃分為模擬移相器和數(shù)字移相器。模擬移相器根據(jù)實(shí)際需要，通過控制信號相應(yīng)的連續(xù)變化使得相移連續(xù)改變，這種移相器的特點(diǎn)該以概括為相移連續(xù)可調(diào)；數(shù)字移相器與模擬移相器最為根本的差別在于，其移相只能按照預(yù)定的離散值進(jìn)行變化，即其相移是量化了的、相位只能階躍變化，本發(fā)明的移相器步進(jìn)相移為11.25。移相器的主要想能指標(biāo)有:(I)工作頻帶；(2)移相量；(3)移相精度；(4)出入損耗；(5)輸入駐波比；(6)承受功率。傳統(tǒng)的數(shù)字移相器主要分為開關(guān)線型移相器、負(fù)載線性移相器、高低痛型移相器和發(fā)射型移相器，這些結(jié)構(gòu)主要是通過無源網(wǎng)絡(luò)實(shí)現(xiàn)移相的，無源網(wǎng)絡(luò)不僅有插入損耗，而且還占用較大的面積，不利于集成。本發(fā)明的移相器是通過有源移相網(wǎng)絡(luò)實(shí)現(xiàn)的，具有一定的增益，而且占用面積小，利于集成。微波波段數(shù)字移相器現(xiàn)在大多采用的是GaAs工藝，GaAs材料價(jià)格昂貴，特別是當(dāng)無源元件(如濾波器、雙工器、天線)占用大量面積時(shí)，其成本更高。相對其它半導(dǎo)體材料而言，硅具有廉價(jià)豐富、易于生長大尺寸、高純度的晶體及熱性能與機(jī)械性能優(yōu)良等優(yōu)點(diǎn)。然而幾十年來微波集成電路一直使用價(jià)值昂貴的GaAs或InP作襯底材料，并為此發(fā)展了一套全新的加工工藝和邏輯設(shè)計(jì)方法。這是因?yàn)楣枞糇鳛槲⒉娐返囊r底，傳統(tǒng)上認(rèn)為它有兩個(gè)明顯的缺陷:一是電子技術(shù)發(fā)展所依賴的兩種重要晶體管硅BJT和MOSFET的工作速度太低，達(dá)不到微波電路的頻譜要求；二是常用硅的電阻率太小(1-100 Qcm)，將引起過高的介質(zhì)損耗，使硅襯底微波傳輸線與無源元件的衰減比GaAs襯底平均高出一個(gè)數(shù)量級，不能投入實(shí)際使用。最近幾年，隨著頻率高達(dá)IOOGHz的硅二極管與SiGeHBT的研制成功，以及發(fā)現(xiàn)通過在硅襯底與信號導(dǎo)體之間加入多層薄膜絕緣介質(zhì)可以降低標(biāo)準(zhǔn)硅傳輸線的損耗，證明了硅完全適合于取代GaAs或InP用作微波集成電路的襯底。本發(fā)明的移相器采用的是BiCMOS工藝，具有低成本的優(yōu)點(diǎn)。
[0003]傳統(tǒng)的數(shù)字移相器移相網(wǎng)絡(luò)主要是采用無源網(wǎng)絡(luò)，利用開關(guān)管改變輸入和輸出之間的無源網(wǎng)絡(luò)來改變移相值。由于無源網(wǎng)絡(luò)沒有增益，具有一定的插入損耗，此外無源網(wǎng)絡(luò)中的無源器件在電路中占據(jù)較大面積，不利于集成。本發(fā)明的移相網(wǎng)絡(luò)是利用有源器件實(shí)現(xiàn)的，具有一定增益，而且有源器件占用面積比無源器件小的多，大大減小了移相器的面積，有利于高度集成。
【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種基于正交矢量調(diào)制的超寬帶五位有源移相器，解決了現(xiàn)有的移相器插入損耗大、占用面積大的問題。
[0005]本發(fā)明所采用的技術(shù)方案是包括正交信號發(fā)生器，模擬加法器，DAC和邏輯編碼器；
[0006]其中，輸入信號經(jīng)過正交信號發(fā)生器后形成兩路正交的差分信號I路信號和Q路信號;
[0007]正交信號發(fā)生器將I路信號和Q路信號輸出給模擬加法器，模擬加法器由I路相位象限控制器、Q路相位象限控制器、I路壓控增益放大器、Q路壓控增益放大器和加法器組成；其中I路信號經(jīng)過I路相位象限控制器、I路壓控增益放大器后到達(dá)加法器的一端，Q路信號經(jīng)過Q路相位象限控制器、Q路壓控增益放大器后到達(dá)加法器的另路一端；加法器把兩路信號相加后從輸出端輸出；
[0008]邏輯編碼器主要完成對外部輸入的五位數(shù)字控制信號的編碼，它的輸出用來控制DAC、I路相位象限控制器和Q路相位象限控制器；
[0009]DAC把從邏輯編碼器輸入的數(shù)字信號轉(zhuǎn)換成模擬信號，轉(zhuǎn)換后的模擬信號用來控制I路壓控增益放大器和Q路壓控增益放大器和加法器。
[0010]進(jìn)一步，所述正交信號發(fā)生器采用的是二階無源RLC諧振網(wǎng)絡(luò)，有一對差分輸入端Vin+、Vin-,兩對差分輸出端Vra+、V0I_和VM+、V0Q_,兩個(gè)電感L1、L2，兩個(gè)電容Cl、C2，兩個(gè)電阻R1、R2 ;其中差分輸入端Vin+與LI和Cl的一端相連接，Vin_與L2、C2的一端相連，Vra+與Rl的一端和Cl的另一端連接，V0I_與R2的一端和C2的另一端連接，V0Q+與LI的另一端和R2的另一端相連，V0Q_與L2的另一端和Rl的另一端相連。
[0011]進(jìn)一步，所述DAC由7模塊、19模塊、28模塊、37模塊、91模塊和四個(gè)NMOS晶體管Ml、M2、M3、M4構(gòu)成，其中7模塊有兩個(gè)輸入端口 SO、SON和兩個(gè)輸出端口 Il和Q1，輸入端口 SO、SON接邏輯編碼器的數(shù)字信號，SON是SO的非，輸出端口 Il與I路輸入電流節(jié)點(diǎn)相連接，Ql與Q路輸入電流節(jié)點(diǎn)相連接；
[0012]19模塊有兩個(gè)輸入端口 S1、SlN和兩個(gè)輸出端口 12和Q2，S1、SlN是接來自邏輯編碼器的數(shù)字信號，SlN是SI的非，12與I路輸入電流節(jié)點(diǎn)相連接，Q2與Q路輸入電流節(jié)點(diǎn)相連接；
[0013]28模塊有兩個(gè)輸入端口 S2、S2N和兩個(gè)輸出端口 13和Q3，S2、S2N是接來自邏輯編碼器的數(shù)字信號，S2N是S2的非，13與I路輸入電流節(jié)點(diǎn)相連接，Q3與Q路輸入電流節(jié)點(diǎn)相連接；
[0014]37模塊有兩個(gè)輸入端口 S3、S3N和兩個(gè)輸出端口 14和Q4，S3、S3N是接來自邏輯編碼器的數(shù)字信號，S3N是S3的非，13與I路輸入電流節(jié)點(diǎn)相連接，Q3與Q路輸入電流節(jié)點(diǎn)相連接；
[0015]91模塊有兩個(gè)輸入端口 S4、S4N和兩個(gè)輸出端口 14和Q4，S4、S4N是接來自邏輯編碼器的數(shù)字信號，S4N是S4的非，14與I路輸入電流節(jié)點(diǎn)相連接，Q4與Q路輸入電流節(jié)點(diǎn)相連接；M1管的漏極與M3的源級、Ml的柵級相連，Ml管的源級與地相連，Ml管的柵級與Ml的漏極、M5的柵級相連；M3管的漏極與I1、12、13、14、15、M3管的柵級相連，M3管的源級與Ml管的漏極相連；M3管的柵級與M3管的漏極相連，Ibias和I路壓控增益放大器的偏置相連；M2管的漏極與M4的源級、M2的柵級相連，M2管的源級與地相連，M2管的柵級與41的漏極、M6的柵級相連；M4管的漏極與Ql、Q2、Q3、Q4、Q5、M4管的柵級相連，M4管的源級與M2管的漏極相連；M4管的柵級與M4管的漏極相連，Qbias和Q路壓控增益放大器的偏置相連。
[0016]進(jìn)一步，所述模擬加法器由I路相位象限控制器、I路壓控增益放大器、Q路相位象限控制器、Q路壓控增益放大器和加法器組成，加法器由兩個(gè)NMOS晶體管M5和M6組成；
[0017]M5和M6分別為I路壓控增益放大器、Q路壓控增益放大器的尾電流，用來控制I路壓控增益放大器和Q路壓控增益放大器的增益，加法器把I路壓控增益放大器和Q路壓控增益放大器的輸出電流相加，加法器的輸出為移相后的差分信號。
[0018]本發(fā)明的有益效果是采用無源移相器件，可以實(shí)現(xiàn)很高的集成度，占用面積小，且損耗小。
【專利附圖】

【附圖說明】
[0019]圖1為本發(fā)明的電路結(jié)構(gòu)示意圖；
[0020]圖2為本發(fā)明的正交信號發(fā)生器結(jié)構(gòu)圖；
[0021]圖3為本發(fā)明的DAC結(jié)構(gòu)示意圖；
[0022]圖4為本發(fā)明的模擬加法器結(jié)構(gòu)示意圖。 [0023]圖中，1.正交信號發(fā)生器，2.模擬加法器，3.DAC，4.邏輯編碼器，201.1路相位象限控制器，202.1路壓控增益放大器，203.Q路相位象限控制器，204.Q路壓控增益放大器，205.加法器，301.7模塊，302.19模塊，303.28模塊，304.37模塊，305.91模塊。
【具體實(shí)施方式】
[0024]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明進(jìn)行詳細(xì)說明。
[0025]本發(fā)明如圖1所示包括正交信號發(fā)生器1，模擬加法器2，DAC3和邏輯編碼器4 ；
[0026]其中，輸入信號經(jīng)過正交信號發(fā)生器I后形成兩路正交的差分信號I路信號和Q路?目號;
[0027]正交信號發(fā)生器I將I路信號和Q路信號輸出給模擬加法器2,模擬加法器2由I路相位象限控制器201、Q路相位象限控制器203、I路壓控增益放大器202、Q路壓控增益放大器204和加法器205組成；其中I路信號經(jīng)過I路相位象限控制器201、I路壓控增益放大器202后到達(dá)加法器205的一端，Q路信號經(jīng)過Q路相位象限控制器203、Q路壓控增益放大器204后到達(dá)加法器205的另路一端；加法器205把兩路信號相加后從輸出端輸出；
[0028]邏輯編碼器4主要完成對外部輸入的五位數(shù)字控制信號的編碼，它的輸出用來控制DAC3、I路相位象限控制器201和Q路相位象限控制器203 ；
[0029]DAC3把從邏輯編碼器4輸入的數(shù)字信號轉(zhuǎn)換成模擬信號，轉(zhuǎn)換后的模擬信號用來控制I路壓控增益放大器202和Q路壓控增益放大器204和加法器205。
[0030]參照圖2，正交信號發(fā)生器I有兩個(gè)輸入端和四個(gè)輸出端，兩個(gè)輸入端用來輸入差分信號，四個(gè)輸出端用來產(chǎn)生兩路正交的差分信號I路和Q路。
[0031]本發(fā)明中的正交信號發(fā)生器I采用的是二階無源RLC諧振網(wǎng)絡(luò)，有一對差分輸入端Vin+、Vin-,兩對差分輸出端Vra+、V0I_和VM+、V0Q_,兩個(gè)電感L1、L2，兩個(gè)電容Cl、C2，兩個(gè)電阻R1、R2 ;其中差分輸入端Vin+與LI和Cl的一端相連接，Vin_與L2、C2的一端相連，Vra+與Rl的一端和Cl的另一端連接，V0I_與R2的一端和C2的另一端連接，V0Q+與LI的另一端和R2的另一端相連，V0Q_與L2的另一端和Rl的另一端相連；
[0032]其中LI = L2 = L，Cl = C2 = C，Rl = R2 = 2R，二階的無源RLC諧振網(wǎng)絡(luò)的品質(zhì)因數(shù)小于I時(shí)，在很寬的帶寬內(nèi)兩對差分輸出Vra+、vra_和幅度大小相等，相位正交，正交誤差很小。
[0033]參照圖3，本發(fā)明中的DAC3由7模塊301、19模塊302、28模塊303、37模塊304、91模塊305和四個(gè)NMOS晶體管Ml、M2、M3、M4構(gòu)成，其中7模塊301有兩個(gè)輸入端口 S0、SON和兩個(gè)輸出端口 Il和Q1，輸入端口 S0、S0N接邏輯編碼器的數(shù)字信號，SON是SO的非，輸出端口 Il與I路輸入電流節(jié)點(diǎn)相連接，Ql與Q路輸入電流節(jié)點(diǎn)相連接；
[0034]19模塊302有兩個(gè)輸入端口 S1、SlN和兩個(gè)輸出端口 12和Q2，S1、SlN是接來自邏輯編碼器4的數(shù)字信號，SlN是SI的非，12與I路輸入電流節(jié)點(diǎn)相連接，Q2與Q路輸入電流節(jié)點(diǎn)相連接；
[0035]28模塊303有兩個(gè)輸入端口 S2、S2N和兩個(gè)輸出端口 13和Q3，S2、S2N是接來自邏輯編碼器4的數(shù)字信號，S2N是S2的非，13與I路輸入電流節(jié)點(diǎn)相連接，Q3與Q路輸入電流節(jié)點(diǎn)相連接；
[0036]37模塊304有兩個(gè)輸入端口 S3、S3N和兩個(gè)輸出端口 14和Q4，S3、S3N是接來自邏輯編碼器4的數(shù)字信號，S3N是S3的非，13與I路輸入電流節(jié)點(diǎn)相連接，Q3與Q路輸入電流節(jié)點(diǎn)相連接；
[0037]91模塊305有兩個(gè)輸入端口 S4、S4N和兩個(gè)輸出端口 14和Q4，S4、S4N是接來自邏輯編碼器4的數(shù)字信號，S4N是S4的非，14與I路輸入電流節(jié)點(diǎn)相連接，Q4與Q路輸入電流節(jié)點(diǎn)相連接；
[0038]I輸出到I路壓控增益放大器，、Q輸出到Q路壓控增益放大器；
[0039]當(dāng)SO為高電平時(shí)，Il被選中，7從Il流出，Ql流出的電流為0，當(dāng)SO為低電平時(shí)，Ql被選中，7從Ql流出，Il流出的電流為O ;
[0040]當(dāng)SI為高電平時(shí)，12被選中，19從12流出，Q2流出的電流為0，當(dāng)SI為低電平時(shí)，Q2被選中，19從Q2流出，12流出的電流為O ;
[0041]當(dāng)S2為高電平時(shí)，13被選中，28從13流出，Q3流出的電流為0，當(dāng)S2為低電平時(shí)，Q3被選中，28從Q3流出，13流出的電流為O ;
[0042]當(dāng)S3為高電平時(shí)，14被選中，37從14流出，Q4流出的電流為0，當(dāng)S3為低電平時(shí)，Q4被選中，37從Q4流出，14流出的電流為O ;
[0043]當(dāng)S4為高電平時(shí)，15被選中，91從14流出，Q4流出的電流為0，當(dāng)S4為低電平時(shí)，Q4被選中，91從Q4流出，14流出的電流為O。
[0044]DAC中，Ml管的漏極與M3的源級、Ml的柵級相連，Ml管的源級與地相連，Ml管的柵級與Ml的漏極、M5的柵級相連；M3管的漏極與I1、12、13、14、15、M3管的柵級相連，M3管的源級與Ml管的漏極相連；M3管的柵級與M3管的漏極相連，Ibias和I路壓控增益放大器的偏置相連；M2管的漏極與M4的源級、M2的柵級相連，M2管的源級與地相連，M2管的柵級與41的漏極、M6的柵級相連；M4管的漏極與Ql、Q2、Q3、Q4、Q5、M4管的柵級相連，M4管的源級與M2管的漏極相連；M4管的柵級與M4管的漏極相連，Qbias和Q路壓控增益放大器的偏置相連。
[0045]參照圖4，模擬加法器2由I路相位象限控制器201、1路壓控增益放大器202、Q路相位象限控制器203、Q路壓控增益放大器204和加法器205組成，加法器205由兩個(gè)NMOS晶體管M5和M6組成；
[0046]M5和M6分別為I路壓控增益放大器、Q路壓控增益放大器的尾電流，用來控制I路壓控增益放大器和Q路壓控增益放大器的增益。模擬加法器在節(jié)點(diǎn)1、2把I路壓控增益放大器和Q路壓控增益放大器的輸出電流相加。
[0047]加法器205的輸出為移相后的差分信號；DAC3輸出端與I路壓控增益放大器202和Q路壓控增益放大器204相連接；邏輯編碼器4輸入端與外部的五位數(shù)字控制信號相連，邏輯編碼器4輸出的一路與DAC3輸入端相連接，邏輯編碼器4輸出的另一路與I路相位象限控制器201和Q路相位象限控制器203相連；
[0048]整個(gè)移相器在外部的五位數(shù)字信號控制下，一共有32個(gè)工作狀態(tài)，32個(gè)工作狀態(tài)對應(yīng)32個(gè)移相值，移相值從最小為0°，步進(jìn)為11.25°。
[0049]I路相位象限控制器201有四個(gè)輸入端和兩個(gè)輸出端，其中兩個(gè)輸入端與正交信號發(fā)生器I的差分輸出端Vra+、Vra_相連，另兩個(gè)輸入端S1、SIN是接收來自邏輯編碼器4的數(shù)字信號，其中SIN是SI的非，I路相位象限控制器201的輸出端與I路壓控增益放大器202相連；
[0050]Q路相位象限控制器203有四個(gè)輸入端和兩個(gè)輸出端，其中兩個(gè)輸入端與正交信號發(fā)生器I的差分輸出端W相連，另兩個(gè)輸入端SQ、SQN是接收來自邏輯編碼器4的數(shù)字信號，其中SQN是SQ的非，Q路相位象限控制器203的輸出端與I路壓控增益放大器202相連；
[0051 ] M5的源端與DAC3的IDAC端相連接，M6的源端與DAC3的QDAC的端相連接，M5和M6分別作為I路壓控增益放大器202、Q路壓控增益放大器204的尾電流，M5和M6的漏極電流決定了 I路壓控增益放大器202、Q路壓控增益放大器204的增益；
[0052]移相值是由I路壓控增益放大器202和Q路壓控增益放大器204的增益決定的，而I路壓控增益放大器202和Q路壓控增益放大器204的增益由DAC3的輸出電壓和由流Λ MU M2漏極的電流決定。
[0053]本文發(fā)明整體電路由正交信號發(fā)生器1、模擬加法器2、數(shù)模轉(zhuǎn)換器DAC3和邏輯編碼器4組成；電路主要部分是用有源器件實(shí)現(xiàn)的，電路里邊的模擬加法器、DAC都是用有源器件實(shí)現(xiàn)的，MOS管是有源器件，所以可以實(shí)現(xiàn)很高的集成度；同時(shí)具有相當(dāng)好的增益，在有功率約束的情況下有很高的數(shù)控精度；輸入信號經(jīng)過正交信號發(fā)生器I后形成兩路正交的差分信號路信號經(jīng)過相位象限控制器、壓控增益放大器后到達(dá)加法器的一端，Q路信號經(jīng)過相位象限控制器、壓控增益放大器后到達(dá)加法器的另路一端；加法器把來自1、Q的兩路信號相加，然后傳輸?shù)捷敵龆耍籇AC3把數(shù)字信號轉(zhuǎn)換成模擬信號，轉(zhuǎn)換后的模擬信號用來控制壓控增益放大器；邏輯控制器主要完成對五位數(shù)字控制信號的編碼，它的輸出用來控制DAC和相位象限控制器。
[0054]本發(fā)明的移相值是由1、Q兩路壓控增益放大器的增益決定的，而1、Q兩路壓控增益放大器的增益由DAC的輸出電壓決定，又是由流入Ml、M2漏極的電流、決定。本發(fā)明中的正交信號發(fā)生器采用二階的無源RLC諧振網(wǎng)絡(luò)，具有較高的線性。為了實(shí)現(xiàn)正交信號發(fā)生器I兩路輸出差分信號的在較寬的帶寬內(nèi)保持正交的特性，二階的無源RLC諧振網(wǎng)絡(luò)的品質(zhì)因數(shù)不能太大，優(yōu)選Q= I。
[0055]本發(fā)明中的移相器工作于不同狀態(tài)時(shí)，DAC3中流入Ml、M2漏極的電流、+保持不變，移相器輸出的差分信號的幅度也不變。
[0056]本發(fā)明具有如下優(yōu)點(diǎn):
[0057]本發(fā)明中的移相網(wǎng)絡(luò)采用的是有源網(wǎng)絡(luò)，具有一定增益，而且移相網(wǎng)絡(luò)都是有有源器件構(gòu)成的，占用面積小，可以高度集成。本發(fā)明的移相是通過I路、Q路兩路之比實(shí)現(xiàn)的，結(jié)構(gòu)新穎，而傳統(tǒng)的移相器移相是通過開關(guān)管來改變輸入和輸出之間的無源網(wǎng)絡(luò)結(jié)構(gòu)實(shí)現(xiàn)的。本發(fā)明的移相器工作帶寬寬，移相精度高。本發(fā)明采用的是CMOS工藝，可以利用當(dāng)今硅工進(jìn)行設(shè)計(jì)與制造，可以用于超寬帶片上系統(tǒng)集成，成本低。
【權(quán)利要求】
1.一種基于正交矢量調(diào)制的超寬帶五位有源移相器，其特征在于:包括正交信號發(fā)生器(I)，模擬加法器(2)，DAC (3)和邏輯編碼器(4)； 其中，輸入信號經(jīng)過正交信號發(fā)生器(I)后形成兩路正交的差分信號I路信號和Q路信號; 正交信號發(fā)生器(I)將I路信號和Q路信號輸出給模擬加法器(2)，模擬加法器(2)由I路相位象限控制器(201)、Q路相位象限控制器(203)、I路壓控增益放大器(202)、Q路壓控增益放大器(204)和加法器(205)組成；其中I路信號經(jīng)過I路相位象限控制器(201)、I路壓控增益放大器(202)后到達(dá)加法器(205)的一端，Q路信號經(jīng)過Q路相位象限控制器(203)、Q路壓控增益放大器(204)后到達(dá)加法器(205)的另路一端；加法器(205)把兩路信號相加后從輸出端輸出； 邏輯編碼器(4)主要完成對外部輸入的五位數(shù)字控制信號的編碼，它的輸出用來控制DAC (3)、I路相位象限控制器(201)和Q路相位象限控制器(203)； DAC(3)把從邏輯編碼器(4)輸入的數(shù)字信號轉(zhuǎn)換成模擬信號，轉(zhuǎn)換后的模擬信號用來控制I路壓控增益放大器(202)和Q路壓控增益放大器(204)和加法器(205)。
2.按照權(quán)利要求1所述一種基于正交矢量調(diào)制的超寬帶五位有源移相器，其特征在于:所述正交信號發(fā)生器(I)采用的是二階無源RLC諧振網(wǎng)絡(luò)，有一對差分輸入端Vin+、Vin_，兩對差分輸出端^^+^.和VQQ+、VQQ_，兩個(gè)電感L1、L2，兩個(gè)電容C1、C2，兩個(gè)電阻R1、R2 ;其中差分輸入端Vin+與LI和Cl的一端相連接，Vin_與L2、C2的一端相連，V0I+與Rl的一端和Cl的另一端連接，V0I_與R2的一端和C2的另一端連接，V0Q+與LI的另一端和R2的另一端相連，V0Q_與L2的另一端和Rl的另一端相連。
3.按照權(quán)利要求1所述一種基于正交矢量調(diào)制的超寬帶五位有源移相器，其特征在于:所述DAC(3)由 7 模塊(301)、19 模塊(302)、28 模塊(303)、37 模塊(304)、91 模塊(305)和四個(gè)NMOS晶體管M1、M2、M3、M4構(gòu)成，其中7模塊(301)有兩個(gè)輸入端口 SO、SON和兩個(gè)輸出端口 Il和Q1，輸入端口 S0、S0N接邏輯編碼器(4)的數(shù)字信號，SON是SO的非，輸出端口 Il與I路輸入電流節(jié)點(diǎn)相連接，Ql與Q路輸入電流節(jié)點(diǎn)相連接； 19模塊(302)有兩個(gè)輸入端口 S1、SlN和兩個(gè)輸出端口 12和Q2，S1、SlN是接來自所述邏輯編碼器⑷的數(shù)字信號，SlN是SI的非，12與I路輸入電流節(jié)點(diǎn)相連接，Q2與Q路輸入電流節(jié)點(diǎn)相連接； 28模塊(303)有兩個(gè)輸入端口 S2、S2N和兩個(gè)輸出端口 13和Q3，S2、S2N是接來自所述邏輯編碼器⑷的數(shù)字信號，S2N是S2的非，13與I路輸入電流節(jié)點(diǎn)相連接，Q3與Q路輸入電流節(jié)點(diǎn)相連接； 37模塊(304)有兩個(gè)輸入端口 S3、S3N和兩個(gè)輸出端口 14和Q4，S3、S3N是接來自所述邏輯編碼器⑷的數(shù)字信號，S3N是S3的非，13與I路輸入電流節(jié)點(diǎn)相連接，Q3與Q路輸入電流節(jié)點(diǎn)相連接； 91模塊(305)有兩個(gè)輸入端口 S4、S4N和兩個(gè)輸出端口 14和Q4，S4、S4N是接來自所述邏輯編碼器(4)的數(shù)字信號，S4N是S4的非，14與I路輸入電流節(jié)點(diǎn)相連接，Q4與Q路輸入電流節(jié)點(diǎn)相連接； Ml管的漏極與M3的源級、Ml的柵級相連，Ml管的源級與地相連，Ml管的柵級與Ml的漏極、M5的柵級相連；M3管的漏極與I1、12、13、14、15、M3管的柵級相連，M3管的源級與Ml管的漏極相連；M3管的柵級與M3管的漏極相連，Ibias和I路壓控增益放大器的偏置相連；M2管的漏極與M4的源級、M2的柵級相連，M2管的源級與地相連，M2管的柵級與41的漏極、M6的柵級相連；M4管的漏極與Ql、Q2、Q3、Q4、Q5、M4管的柵級相連，M4管的源級與M2管的漏極相連；M4管的柵級與M4管的漏極相連，Qbias和Q路壓控增益放大器的偏置相連。
4.按照權(quán)利要求1所述一種基于正交矢量調(diào)制的超寬帶五位有源移相器，其特征在于:所述模擬加法器(2)由I路相位象限控制器(201)、I路壓控增益放大器(202)、Q路相位象限控制器(203)、Q路壓控增益放大器(204)和加法器(205)組成，加法器(205)由兩個(gè)NMOS晶體管M5和M6組成； M5和M6分別為I路壓控增益放大器(202)、Q路壓控增益放大器(204)的尾電流，用來控制I路壓控增益放大器(202)和Q路壓控增益放大器(204)的增益，加法器(205)把I路壓控增益放大器(202)和Q路壓控增益放大器(204)的輸出電流相加，加法器(205)的輸出為移相后的差分信 號。
【文檔編號】H03H11/16GK103986439SQ201410200749
【公開日】2014年8月13日 申請日期:2014年5月13日 優(yōu)先權(quán)日:2014年5月13日
【發(fā)明者】莊奕琪, 李振榮, 權(quán)星, 井凱, 曾志斌, 靳剛, 湯華蓮, 李小明, 李聰, 劉偉峰 申請人:西安電子科技大學(xué)