電壓準位轉換電路的制作方法
【專利摘要】一種電壓準位轉換電路，包含：一個第一晶體管、一個第二晶體管、一個第三晶體管、一個第四晶體管、一個第五晶體管、一個第六晶體管、一個第七晶體管，及一個第八晶體管。通過設置該第六晶體管及該第七晶體管以提供等效高電阻，能弱化該第三晶體管及該第四晶體管的閂鎖能力，使輸入電壓的壓差處于較低準位時，電路仍可順利轉態(tài)，再搭配設置該第五晶體管及該第八晶體管以提供導通路徑，可以縮短輸出信號的上升或下降時間，在相同的轉態(tài)時間需求下，本發(fā)明相較于先前技術的電壓準位轉換電路，可以縮小布局面積及減少動態(tài)電流消耗。
【專利說明】電壓準位轉換電路

【技術領域】
[0001]本發(fā)明涉及一種轉換電路，特別是涉及一種電壓準位轉換電路。

【背景技術】
[0002]電壓準位轉換電路為目前電子電路中應用十分廣泛的一種轉換電路，用于將信號在不同電壓準位間轉換。
[0003]參閱圖1，現(xiàn)有一種電壓準位轉換電路(圖1使用N-Type的電壓準位轉換電路作為說明)包含一個第一晶體管Ml、一個第二晶體管M2、一個第三晶體管M3,及一個第四晶體管M4。
[0004]該第一晶體管Ml具有一個輸出一個反相輸出信號OUTB的第一端、一個電連接一個低準位電壓VN的第二端，及一個接收一個輸入信號IN的控制端。
[0005]該第二晶體管M2具有一個輸出一個輸出信號OUT的第一端、一個電連接該低準位電壓VN的第二端，及一個接收一個反相輸入信號INB的控制端。
[0006]該第三晶體管M3具有一個輸出該反相輸出信號OUTB的第一端、一個電連接一個高準位電壓VP的第二端，及一個電連接該第二晶體管M2的第一端的控制端。
[0007]該第四晶體管M4具有一個輸出該輸出信號OUT的第一端、一個電連接該高準位電壓VP的第二端，及一個電連接該第一晶體管Ml的第一端的控制端。
[0008]一般使用時，該電壓準位轉換電路用于將該輸入信號IN及該反相輸入信號INB轉換為該輸出信號OUT及該反相輸出信號0UTB，其中，該輸入信號IN及該反相輸入信號INB為差分信號，且其電壓位準差低于該輸出信號OUT及該反相輸出信號OUTB的電壓位準差(該高準位電壓VP及該低準位電壓VN的電壓位準差)。
[0009]第一晶體管Ml和第二晶體管M2為輸入差分對(differential input pair),第三晶體管M3和第四晶體管M4則形成一個正反饋(positive feedback)機制,如同一個閂鎖電路(latch circuit),或稱為交叉f禹合對(cross-coupled pair),在電路運作時,第一晶體管Ml和第二晶體管M2必須要能提供足夠的動態(tài)電流來解開此閂鎖電路，才能使該輸入信號IN、反相輸入信號INB正常轉換為該輸出信號OUT、反相輸出信號0UTB。
[0010]然而，當輸入信號IN、反相輸入信號INB的電壓準位接近輸入級晶體管(即第一晶體管Ml和第二晶體管M2)的臨界電壓(threshold voltage)時，會遭遇轉態(tài)困難，而容易造成電路在靜態(tài)時存在一個直流(DC)電流,導致電路漏電(leakage current)。
[0011]一般為了克服此問題，會通過增加輸入級晶體管寬度(width)以提升輸入級晶體管的動態(tài)電流，或是增加閂鎖電路的晶體管(即第三晶體管M3和第四晶體管M4)通道長度(channel length)來降低閂鎖電路的能力，但前者不僅增加功耗且會使布局面積變大而提升電路成本，后者對于輸入級晶體管為N型金氧半場效晶體管(N typeMetal-Oxide-Semiconductor Field-Effect Transistor,縮寫為 N-M0SFET)而言，會增加輸出信號OUT、反相輸出信號OUTB的上升時間(rising time)，對于輸入級晶體管為P型金氧半場效晶體管(P-MOSFET)而言(如圖2所示)，會增加輸出信號OUT、反相輸出信號OUTB的下降時間(falling time)，導致轉態(tài)時間增加。


【發(fā)明內(nèi)容】

[0012]本發(fā)明的目的在于提供一種能降低電路面積、節(jié)省成本及功耗的電壓準位轉換電路。
[0013]本發(fā)明電壓準位轉換電路，包含:一個第一輸出端、一個第二輸出端、一個第一晶體管、一個第二晶體管、一個第三晶體管，及一個第四晶體管。
[0014]該第一輸出端及該第二輸出端分別用于輸出一個第一輸出電壓及一個與該第一輸出電壓互補的第二輸出電壓。
[0015]該第一晶體管包括一個電連接該第二輸出端的第一端、一個電連接一個第一準位電壓的第二端，及一個接收一個第一輸入電壓的控制端。
[0016]該第二晶體管包括一個電連接該第一輸出端的第一端、一個電連接該第一準位電壓的第二端，及一個接收一個第二輸入電壓的控制端，其中，該第二輸入電壓互補于該第一輸入電壓。
[0017]該第三晶體管包括一個電連接該第一晶體管的第一端的第一端、一個第二端，及一個電連接該第一輸出端的控制端。
[0018]該第四晶體管包括一個電連接該第二晶體管的第一端的第一端、一個第二端，及一個電連接該第二輸出端的控制端。
[0019]該電壓準位轉換電路還包含:一個第五晶體管、一個第六晶體管、一個第七晶體管，及一個第八晶體管。
[0020]該第五晶體管包括一個電連接該第三晶體管的第二端的第一端、一個電連接一個第二準位電壓的第二端，及一個電連接該第二輸出端的控制端。
[0021]該第六晶體管串接于該第二準位電壓及該第二輸出端間，用于提供等效高電阻。
[0022]該第七晶體管串接于該第二準位電壓及該第一輸出端間，用于提供等效高電阻。
[0023]該第八晶體管包括一個電連接該第四晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第一輸出端的控制端。
[0024]本發(fā)明所述電壓準位轉換電路中，該第六晶體管包括:一個電連接該第三晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接一個偏壓輸入端的控制端，受控制以維持運作于飽和區(qū)。
[0025]該第七晶體管包括:一個電連接該第四晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該偏壓輸入端的控制端，受控制以維持運作于飽和區(qū)。
[0026]本發(fā)明所述電壓準位轉換電路中，該第一晶體管、該第二晶體管為N型金氧半場效晶體管；該第三晶體管、該第四晶體管、該第五晶體管、該第六晶體管、該第七晶體管、該第八晶體管為P型金氧半場效晶體管。
[0027]本發(fā)明所述電壓準位轉換電路中，該第一晶體管、該第二晶體管為P型金氧半場效晶體管；該第三晶體管、該第四晶體管、該第五晶體管、該第六晶體管、該第七晶體管、該第八晶體管為N型金氧半場效晶體管。
[0028]本發(fā)明所述電壓準位轉換電路中，該第六晶體管包括:一個電連接該第二輸出端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接一個偏壓輸入端的控制端，受控制以維持運作于飽和區(qū)；
[0029]該第七晶體管包括:一個電連接該第一輸出端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該偏壓輸入端的控制端，受控制以維持運作于飽和區(qū)。
[0030]本發(fā)明所述電壓準位轉換電路中，該第六晶體管包括:一個電連接該第三晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第一輸出端且接收該第一輸出電壓的控制端；
[0031]該第七晶體管包括:一個電連接該第四晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第二輸出端且接收該第二輸出電壓的控制端。
[0032]本發(fā)明所述電壓準位轉換電路中，該第一晶體管、該第二晶體管為N型金氧半場效晶體管；該第三晶體管、該第四晶體管、該第五晶體管、該第六晶體管、該第七晶體管、該第八晶體管為P型金氧半場效晶體管。
[0033]本發(fā)明所述電壓準位轉換電路中，該第一晶體管、該第二晶體管為P型金氧半場效晶體管；該第三晶體管、該第四晶體管、該第五晶體管、該第六晶體管、該第七晶體管、該第八晶體管為N型金氧半場效晶體管。
[0034]本發(fā)明所述電壓準位轉換電路中，該第六晶體管包括:一個電連接該第二輸出端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第一輸出端且接收該第一輸出電壓的控制端；
[0035]該第七晶體管包括:一個電連接該第一輸出端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第二輸出端且接收該第二輸出電壓的控制端。
[0036]本發(fā)明的有益效果在于:通過該第六晶體管及該第七晶體管提供等效高電阻，當該第一輸入電壓及該第二輸入電壓的壓差處于較低準位時，電路仍可正常轉態(tài)，再搭配設置該第五晶體管及該第八晶體管，能縮短該第一輸出電壓及該第二輸出電壓的上升下降時間，具有降低電路面積、節(jié)省成本及功耗的功效。

【專利附圖】

【附圖說明】
[0037]圖1是現(xiàn)有一種電壓準位轉換電路的電路圖；
[0038]圖2是現(xiàn)有該電壓準位轉換電路的另一個形態(tài)的電路圖；
[0039]圖3是本發(fā)明電壓準位轉換電路的一個第一較佳實施例的電路圖；
[0040]圖4是該第一較佳實施例的另一個形態(tài)；
[0041 ]圖5是該第一較佳實施例的第三形態(tài)；
[0042]圖6是本發(fā)明電壓準位轉換電路的一個第二較佳實施例的電路圖；
[0043]圖7是該第二較佳實施例的另一個形態(tài)；及
[0044]圖8是該第二較佳實施例的第三形態(tài)。

【具體實施方式】
[0045]下面結合附圖及實施例對本發(fā)明進行詳細說明:
[0046]參閱圖3，本發(fā)明電壓準位轉換電路的第一較佳實施例包含一個第一輸出端OUT及一個第二輸出端OUTB、一個第一晶體管Ml、一個第二晶體管M2、一個第三晶體管M3、一個第四晶體管M4、一個第五晶體管M5、一個第六晶體管M6、一個第七晶體管M7、一個第八晶體管M8,及一個偏壓輸入端Vbias。
[0047]該第一輸出端OUT及該第二輸出端OUTB分別用于輸出一個第一輸出電壓及一個與該第一輸出電壓互補的第二輸出電壓。
[0048]該第一晶體管Ml包括一個電連接該第二輸出端OUTB的第一端、一個電連接一個第一準位電壓Vl的第二端，及一個接收一個第一輸入電壓VIN的控制端。
[0049]該第二晶體管M2包括一個電連接該第一輸出端OUT的第一端、一個電連接該第一準位電壓Vl的第二端，及一個接收一個第二輸入電壓VINB的控制端，其中，該第二輸入電壓VINB互補于該第一輸入電壓VIN,且其電壓位準差低于該第一輸出電壓及該第二輸出電壓間的電壓位準差。
[0050]該第三晶體管M3包括一個電連接該第一晶體管Ml的第一端及該第二輸出端OUTB的第一端、一個第二端，及一個電連接該第一輸出端OUT的控制端。
[0051]該第四晶體管M4包括一個電連接該第二晶體管M2的第一端及該第一輸出端OUT的第一端、一個第二端，及一個電連接該第二輸出端OUTB的控制端。
[0052]該第五晶體管M5包括一個電連接該第三晶體管M3的第二端的第一端、一個電連接一個第二準位電壓V2的第二端，及一個電連接該第二輸出端OUTB的控制端。
[0053]該第六晶體管M6串接于該第二準位電壓V2及該第二輸出端OUTB間，用于提供等效高電阻，該第六晶體管M6包括:一個電連接該第三晶體管M3的第二端的第一端、一個電連接該第二準位電壓V2的第二端,及一個電連接一個偏壓輸入端Vbias的控制端,受控制以維持運作于飽和區(qū)(Saturat1n reg1n)。
[0054]該第七晶體管M7串接于該第二準位電壓V2及該第一輸出端OUT間，用于提供等效高電阻，該第七晶體管M7包括:一個電連接該第四晶體管M4的第二端的第一端、一個電連接該第二準位電壓V2的第二端，及一個電連接該偏壓輸入端Vbias的控制端，受控制以維持運作于飽和區(qū)。
[0055]該第八晶體管M8包括一個電連接該第四晶體管M4的第二端的第一端、一個電連接該第二準位電壓V2的第二端，及一個電連接該第一輸出端OUT的控制端。
[0056]在本實施例中，該第一晶體管Ml、該第二晶體管M2為N型金氧半場效晶體管(Ntype Metal-Oxide-Semiconductor Field-Effect Transistor,縮寫為 N-M0SFET),該第三晶體管M3、該第四晶體管M4、該第五晶體管M5、該第六晶體管M6、該第七晶體管M7、該第八晶體管M8為P型金氧半場效晶體管(P-MOSFET)，且該第二準位電壓V2高于該第一準位電壓VI，但不限于此。
[0057]一般使用時，該第一晶體管Ml及該第二晶體管M2的控制端分別接收該第一輸入電壓VIN及該第二輸入電壓VINB，再經(jīng)由該第一輸出端OUT及該第二輸出端OUTB輸出電壓位準差較高的該第一輸出電壓及該第二輸出電壓，由于電壓準位轉換電路的電壓準位轉換運作方式為此業(yè)界所熟悉的內(nèi)容，在此不贅述。
[0058]其中，該第一晶體管Ml及該第二晶體管M2為輸入差分對(differential inputpair),該第三晶體管M3及該第四晶體管M4則形成一個正反饋(positive feedback)機制，可視為一個R鎖電路(latch circuit),或稱為交叉f禹合對(cross-coupled pair)。
[0059]當電路轉態(tài)期間(即該第一輸入電壓VIN、該第二輸入電壓VINB由相對低準位電壓轉高準位電壓，或由相對高準位電壓轉低準位電壓時)，通過該偏壓輸入端Vbias提供偏壓使該第六晶體管M6及該第七晶體管M7操作在飽和區(qū)，此時該第六晶體管M6及該第七晶體管M7會分別等效于一個串接于該第二準位電壓V2與第三晶體管M3、該第四晶體管M4間的等效高電阻(即小信號等效輸出電阻ro)，如此可弱化該第三晶體管M3及該第四晶體管M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態(tài)。
[0060]當該第六晶體管M6及該第七晶體管M7的等效電阻值愈高時，該第三晶體管M3及該第四晶體管M4的閂鎖能力就愈被弱化，因此該第一晶體管Ml及該第二晶體管M2不需要提供較大的動態(tài)電流，即能使該第一輸出電壓及該第二輸出電壓輕易轉態(tài)。
[0061]然而該第三晶體管M3及該第四晶體管M4的閂鎖能力越弱，就會導致該第一輸出電壓及該第二輸出電壓的上升時間(rising time)增加，因此設置該第五晶體管M5及該第八晶體管M8以縮短該第一輸出電壓及該第二輸出電壓的上升時間。
[0062]在電路轉態(tài)期間，當?shù)谝惠斎腚妷篤IN是由相對低準位電壓轉高準位電壓(此時該第二輸入電壓VINB由相對高準位電壓轉低準位電壓)，在該第一晶體管Ml為導通狀態(tài)時，通過該第八晶體管M8的路徑能加速該第一輸出電壓的上升時間；當?shù)谝惠斎腚妷篤IN是由相對高準位電壓轉低準位電壓(此時該第二輸入電壓VINB由相對低準位電壓轉高準位電壓)，在該第二晶體管M2為導通狀態(tài)時，通過該第五晶體管M5的路徑則能加速該第二輸出電壓的上升時間。
[0063]經(jīng)由以上的說明，可將本實施例的優(yōu)點歸納如下:
[0064]通過設置該第六晶體管M6及該第七晶體管M7以作為串接于該第二準位電壓V2與第三晶體管M3、該第四晶體管M4間的等效高電阻，能弱化該第三晶體管M3及該第四晶體管M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態(tài)，再搭配設置該第五晶體管M5及該第八晶體管M8以提供導通路徑，可以縮短該第一輸出電壓及該第二輸出電壓的上升時間，所以即使在該第一輸入電壓VIN及該第二輸入電壓VINB的電壓準位接近該第一晶體管Ml及該第二晶體管M2的臨界電壓(threshold voltage)時，該第一輸出電壓及該第二輸出電壓仍然可以順利轉態(tài)。
[0065]當該第一輸入電壓VIN及該第二輸入電壓VINB的壓差(| VIN-VINB | )處于較低準位時，相較于現(xiàn)有的電壓準位轉換電路，本實施例在相同的轉態(tài)時間需求下，可以縮小布局(layout)面積且不需消耗較多的動態(tài)電流，因此適于應用在液晶顯示器(LiquidCrystal Display，縮寫為IXD)的驅(qū)動電路中，可大幅降低芯片面積、節(jié)省成本及功耗。
[0066]參閱圖4，為該第一較佳實施例的另一個形態(tài)，此形態(tài)與該第一較佳實施例的差異在于:
[0067]該第一晶體管Ml、該第二晶體管M2為P型金氧半場效晶體管，該第三晶體管M3、該第四晶體管M4、該第五晶體管M5、該第六晶體管M6、該第七晶體管M7、該第八晶體管M8為N型金氧半場效晶體管，且該第一準位電壓Vl高于該第二準位電壓V2。
[0068]其中，該第一晶體管Ml及該第二晶體管M2為輸入差分對，該第三晶體管M3及該第四晶體管M4則形成一個正反饋機制，能視為一個閂鎖電路。
[0069]當電路轉態(tài)期間，該偏壓輸入端Vbias所提供的偏壓會使該第六晶體管M6及該第七晶體管M7操作在飽和區(qū)，以弱化該第三晶體管M3及該第四晶體管M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態(tài)，再搭配該第五晶體管M5及該第八晶體管M8提供導通路徑，可以縮短該第一輸出電壓及該第二輸出電壓的下降時間(fallingtime)，由于電路原理類似于上述，所以在此不再贅言。
[0070]如此，此形態(tài)也能達到與上述第一較佳實施例相同的目的與功效。
[0071]參閱圖5，為該第一較佳實施例的第三形態(tài)，此形態(tài)與該第一較佳實施例的差異在于:
[0072]該第六晶體管M6包括:一個電連接該第二輸出端OUTB的第一端、一個電連接該第二準位電壓V2的第二端，及一個電連接一個偏壓輸入端Vbias的控制端，受控制以維持運作于飽和區(qū)。
[0073]該第七晶體管M7包括:一個電連接該第一輸出端OUT的第一端、一個電連接該第二準位電壓V2的第二端，及一個電連接該偏壓輸入端Vbias的控制端，受控制以維持運作于飽和區(qū)。
[0074]此形態(tài)也能達到與上述第一較佳實施例相同的目的與功效，由于電路原理類似于上述，在此不再贅言。
[0075]參閱圖6，為本發(fā)明電壓準位轉換電路的一個第二較佳實施例，該第二較佳實施例是類似于該第一較佳實施例，該第二較佳實施例與該第一較佳實施例的差異在于:
[0076]該第六晶體管M6包括:一個電連接該第三晶體管M3的第二端的第一端、一個電連接該第二準位電壓V2的第二端,及一個電連接該第一輸出端OUT且接收該第一輸出電壓的控制端。
[0077]該第七晶體管M7包括:一個電連接該第四晶體管M4的第二端的第一端、一個電連接該第二準位電壓V2的第二端，及一個電連接該第二輸出端OUTB且接收該第二輸出電壓的控制端。
[0078]在本實施例中，該第一晶體管Ml、該第二晶體管M2為N型金氧半場效晶體管，該第三晶體管M3、該第四晶體管M4、該第五晶體管M5、該第六晶體管M6、該第七晶體管M7、該第八晶體管M8為P型金氧半場效晶體管，且該第二準位電壓V2高于該第一準位電壓Vl，但不限于此。
[0079]該第一晶體管Ml及該第二晶體管M2為輸入差分對，該第三晶體管M3及該第四晶體管M4則形成一個正反饋機制，可視為一個閂鎖電路。
[0080]當電路轉態(tài)期間，該第一輸出電壓及該第二輸出電壓會使該第六晶體管M6及該第七晶體管M7操作在三級管區(qū)(tr1de reg1n),此時該第六晶體管M6及該第七晶體管M7會分別等效于一個串接于該第二準位電壓V2與第三晶體管M3、該第四晶體管M4間的線性電阻(即晶體管漏極端與源極端間的線性電阻Ron，但三級管區(qū)的電阻表現(xiàn)會略遜于飽和區(qū)的電阻表現(xiàn))，如此能弱化該第三晶體管M3及該第四晶體管M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態(tài)，并能降低該第一晶體管Ml及該第二晶體管M2所需提供的動態(tài)電流。
[0081]搭配設置該第五晶體管M5及該第八晶體管M8以提供導通路徑，即能縮短該第一輸出電壓及該第二輸出電壓的上升時間，由于電路原理類似于上述，所以在此不再贅言。
[0082]如此，該第二較佳實施例也能達到與上述第一較佳實施例相同的目的與功效。
[0083]參閱圖7，為該第二較佳實施例的另一個形態(tài)，此形態(tài)與該第二較佳實施例的差異在于:
[0084]該第一晶體管Ml、該第二晶體管M2為P型金氧半場效晶體管，該第三晶體管M3、該第四晶體管M4、該第五晶體管M5、該第六晶體管M6、該第七晶體管M7、該第八晶體管M8為N型金氧半場效晶體管，且該第一準位電壓Vl高于該第二準位電壓V2，但不限于此。
[0085]其中，該第一晶體管Ml及該第二晶體管M2為輸入差分對，該第三晶體管M3及該第四晶體管M4形成一個正反饋機制，能視為一個閂鎖電路。
[0086]當電路轉態(tài)期間，該第一輸出電壓及該第二輸出電壓會使該第六晶體管M6及該第七晶體管M7操作在三級管區(qū)以作為等效于一個串接于該第二準位電壓V2與第三晶體管M3、該第四晶體管M4間的線性電阻，如此能弱化該第三晶體管M3及該第四晶體管M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態(tài)，再搭配該第五晶體管M5及該第八晶體管M8提供導通路徑，可以縮短該第一輸出電壓及該第二輸出電壓的下降時間，由于電路原理類似于上述，所以在此不再贅言。
[0087]如此，此形態(tài)也能達到與上述第一較佳實施例相同的目的與功效。
[0088]參閱圖8，為該第二較佳實施例的第三形態(tài)，此形態(tài)與該第二較佳實施例的差異在于:
[0089]該第六晶體管M6包括:一個電連接該第二輸出端OUTB的第一端、一個電連接該第二準位電壓V2的第二端,及一個電連接該第一輸出端OUT且接收該第一輸出電壓的控制端。
[0090]該第七晶體管M7包括:一個電連接該第一輸出端OUT的第一端、一個電連接該第二準位電壓V2的第二端，及一個電連接該第二輸出端OUTB且接收該第二輸出電壓的控制端。
[0091]此形態(tài)也能達到與上述第二較佳實施例相同的目的與功效，由于電路原理類似于上述，在此不再贅言。
[0092]綜上所述，本發(fā)明能降低電路面積、節(jié)省成本及功耗，所以確實能達成本發(fā)明的目的。
[0093]以上僅就本發(fā)明的具體構造實施例加予說明，在無違本發(fā)明的構造與精神下，凡精于本【技術領域】的人士，尚可做種種的變化與修飾，諸此變化與修飾尚視為涵蓋在本案下列申請專利范圍內(nèi)。
【權利要求】
1.一種電壓準位轉換電路，包含:一個第一輸出端、一個第二輸出端、一個第一晶體管、一個第二晶體管、一個第三晶體管，及一個第四晶體管； 該第一輸出端及該第二輸出端分別用于輸出一個第一輸出電壓及一個與該第一輸出電壓互補的第二輸出電壓； 該第一晶體管包括一個電連接該第二輸出端的第一端、一個電連接一個第一準位電壓的第二端，及一個接收一個第一輸入電壓的控制端； 該第二晶體管包括一個電連接該第一輸出端的第一端、一個電連接該第一準位電壓的第二端，及一個接收一個第二輸入電壓的控制端，其中，該第二輸入電壓互補于該第一輸入電壓； 該第三晶體管包括一個電連接該第一晶體管的第一端的第一端、一個第二端，及一個電連接該第一輸出端的控制端； 該第四晶體管包括一個電連接該第二晶體管的第一端的第一端、一個第二端，及一個電連接該第二輸出端的控制端； 其特征在于: 該電壓準位轉換電路還包含:一個第五晶體管、一個第六晶體管、一個第七晶體管，及一個第八晶體管； 該第五晶體管包括一個電連接該第三晶體管的第二端的第一端、一個電連接一個第二準位電壓的第二端，及一個電連接該第二輸出端的控制端； 該第六晶體管串接于該第二準位電壓及該第二輸出端間，用于提供等效高電阻；該第七晶體管串接于該第二準位電壓及該第一輸出端間，用于提供等效高電阻；該第八晶體管包括一個電連接該第四晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第一輸出端的控制端。
2.如權利要求1所述的電壓準位轉換電路，其特征在于: 該第六晶體管包括:一個電連接該第三晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接一個偏壓輸入端的控制端，受控制以維持運作于飽和區(qū)； 該第七晶體管包括:一個電連接該第四晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該偏壓輸入端的控制端，受控制以維持運作于飽和區(qū)。
3.如權利要求2所述的電壓準位轉換電路，其特征在于: 該第一晶體管、該第二晶體管為N型金氧半場效晶體管； 該第三晶體管、該第四晶體管、該第五晶體管、該第六晶體管、該第七晶體管、該第八晶體管為P型金氧半場效晶體管。
4.如權利要求2所述的電壓準位轉換電路，其特征在于: 該第一晶體管、該第二晶體管為P型金氧半場效晶體管； 該第三晶體管、該第四晶體管、該第五晶體管、該第六晶體管、該第七晶體管、該第八晶體管為N型金氧半場效晶體管。
5.如權利要求1所述的電壓準位轉換電路，其特征在于: 該第六晶體管包括:一個電連接該第二輸出端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接一個偏壓輸入端的控制端，受控制以維持運作于飽和區(qū)； 該第七晶體管包括:一個電連接該第一輸出端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該偏壓輸入端的控制端，受控制以維持運作于飽和區(qū)。
6.如權利要求1所述的電壓準位轉換電路，其特征在于: 該第六晶體管包括:一個電連接該第三晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第一輸出端且接收該第一輸出電壓的控制端； 該第七晶體管包括:一個電連接該第四晶體管的第二端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第二輸出端且接收該第二輸出電壓的控制端。
7.如權利要求6所述的電壓準位轉換電路，其特征在于: 該第一晶體管、該第二晶體管為N型金氧半場效晶體管； 該第三晶體管、該第四晶體管、該第五晶體管、該第六晶體管、該第七晶體管、該第八晶體管為P型金氧半場效晶體管。
8.如權利要求6所述的電壓準位轉換電路，其特征在于: 該第一晶體管、該第二晶體管為P型金氧半場效晶體管； 該第三晶體管、該第四晶體管、該第五晶體管、該第六晶體管、該第七晶體管、該第八晶體管為N型金氧半場效晶體管。
9.如權利要求1所述的電壓準位轉換電路，其特征在于: 該第六晶體管包括:一個電連接該第二輸出端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第一輸出端且接收該第一輸出電壓的控制端； 該第七晶體管包括:一個電連接該第一輸出端的第一端、一個電連接該第二準位電壓的第二端，及一個電連接該第二輸出端且接收該第二輸出電壓的控制端。
【文檔編號】H03K19/0175GK104348472SQ201410234318
【公開日】2015年2月11日 申請日期:2014年5月29日 優(yōu)先權日:2013年7月29日
【發(fā)明者】楊家睿, 葉松銚 申請人:奕力科技股份有限公司