用于產(chǎn)生輸出偏壓電流的偏壓電路的制作方法
【專利摘要】一種用于產(chǎn)生輸出偏壓電流的偏壓電路。其中用于產(chǎn)生輸出偏壓電流的偏壓電路包括：第一晶體管，具有第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及控制節(jié)點(diǎn)，第一節(jié)點(diǎn)耦接于第一參考電壓；被動元件，耦接于第一參考電壓與第一晶體管的控制節(jié)點(diǎn)之間；第二晶體管，具有第一節(jié)點(diǎn)、控制節(jié)點(diǎn)以及第二節(jié)點(diǎn)，第二晶體管的第一節(jié)點(diǎn)耦接于第一晶體管的控制節(jié)點(diǎn)，第二晶體管的控制節(jié)點(diǎn)耦接于第一晶體管的第二節(jié)點(diǎn)，第二晶體管的第二節(jié)點(diǎn)用于根據(jù)流經(jīng)被動元件的電流提供輸出偏壓電流；以及偏壓電流產(chǎn)生器，耦接于第一晶體管的第二節(jié)點(diǎn)，偏壓電流產(chǎn)生器用于給第一晶體管提供偏壓電流。本發(fā)明的效果之一在于提供具有低抖動與低VCO增益的偏壓電路。
【專利說明】用于產(chǎn)生輸出偏壓電流的偏壓電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及產(chǎn)生偏壓電流（bias current)，尤其涉及用于產(chǎn)生輸出偏壓電流的偏 壓電路。

【背景技術(shù)】
[0002] 通常地，隨著集成電路加工技術(shù)的進(jìn)步，最小信道寬度以及供應(yīng)電壓的降低使 得數(shù)字電路的運(yùn)行速度、功率以及面積消耗有所改善。然而，高階集成使得模擬支持電 路的設(shè)計(jì)更加復(fù)雜，模擬支持電路可例如用于在高性能系統(tǒng)中產(chǎn)生時鐘的環(huán)形鎖相環(huán) (Phase-Locked Loop, PLL)〇
[0003] 先進(jìn)制程中PLL設(shè)計(jì)的挑戰(zhàn)之一在于，壓控振蕩器（Voltage Controlled Oscillator，VC0)的增益必然會很大。以具有GHz輸出頻率的PLL電路為例，通常需要幾 GHz/V大小的VC0增益以補(bǔ)償制程與溫度變化。然而，PLL電路中如此大的VC0增益會帶來 很多缺陷。首先，輸入控制電壓節(jié)點(diǎn)的噪聲被大增益放大。其次，對于給定的回路帶寬，在 高VC0增益設(shè)計(jì)中必須利用大的穩(wěn)定電容器（stabilizing capacitor)。因此，迫切需要一 種具有低抖動（jitter)與低VC0增益的新型PLL電路。


【發(fā)明內(nèi)容】

[0004] 有鑒于此，本發(fā)明提供用于產(chǎn)生輸出偏壓電流的偏壓電路。
[0005] -種用于產(chǎn)生輸出偏壓電流的偏壓電路，包括：第一晶體管，具有第一節(jié)點(diǎn)、第二 節(jié)點(diǎn)以及控制節(jié)點(diǎn)，所述第一節(jié)點(diǎn)耦接于第一參考電壓；被動元件，耦接于所述第一參考電 壓與所述第一晶體管的控制節(jié)點(diǎn)之間；第二晶體管，具有第一節(jié)點(diǎn)、控制節(jié)點(diǎn)以及第二節(jié) 點(diǎn)，所述第二晶體管的第一節(jié)點(diǎn)耦接于所述第一晶體管的控制節(jié)點(diǎn)，所述第二晶體管的控 制節(jié)點(diǎn)耦接于所述第一晶體管的第二節(jié)點(diǎn)，所述第二晶體管的第二節(jié)點(diǎn)用于根據(jù)流經(jīng)所述 被動元件的電流提供所述輸出偏壓電流；以及偏壓電流產(chǎn)生器，耦接于所述第一晶體管的 第二節(jié)點(diǎn)，所述偏壓電流產(chǎn)生器用于給所述第一晶體管提供偏壓電流。
[0006] -種偏壓電路，包括：第一晶體管，具有第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及控制節(jié)點(diǎn)，所述第 一節(jié)點(diǎn)耦接于第一參考電壓；反饋控制回路，耦接于所述第一晶體管的控制節(jié)點(diǎn)與第二節(jié) 點(diǎn)之間，其中所述反饋控制回路用于強(qiáng)迫流經(jīng)所述第晶體管的電流大致上等于偏壓電流； 第二晶體管，包括第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及控制節(jié)點(diǎn)，所述第二晶體管的第一節(jié)點(diǎn)耦接于所 述第一晶體管的第二節(jié)點(diǎn)所述第二晶體管的第二節(jié)點(diǎn)耦接于第二參考電壓；以及恒定跨導(dǎo) 偏壓單元，耦接于所述第二晶體管的控制節(jié)點(diǎn)，所述恒定跨導(dǎo)偏壓單元用于偏壓所述第二 晶體管以提供所述偏壓電流并且用于使所述第一晶體管的柵極-源極電壓大致上與溫度 無關(guān)。
[0007] 本發(fā)明的效果之一在于提供具有低抖動與低VC0增益的偏壓電路。
[0008] 以下為根據(jù)多個圖式對本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)描述，所屬【技術(shù)領(lǐng)域】技術(shù)人 員閱讀后應(yīng)可明確了解本發(fā)明的目的。

【專利附圖】

【附圖說明】
[0009] 圖1為根據(jù)本發(fā)明一實(shí)施例的偏壓電路的示意圖。
[0010] 圖2為傳統(tǒng)電流鏡與提出的偏壓電路的輸出電流噪聲譜之間的比較示意圖。
[0011] 圖3為根據(jù)本發(fā)明一個實(shí)施例的PLL電路的第一實(shí)施方式的方塊不意圖。
[0012] 圖4為顯示輸出頻率與控制電壓的特性的示意圖。
[0013] 圖5為根據(jù)本發(fā)明一個實(shí)施例的ICO的實(shí)施方式示意圖。
[0014] 圖6為ICO延遲單元的實(shí)施方式的示意圖。
[0015] 圖7為顯示輸出時鐘信號CLK_0UT的振蕩頻率F。和輸入的偏壓電流I_IN之間的 關(guān)系的不意圖。
[0016] 圖8為根據(jù)本發(fā)明另一實(shí)施例的PLL電路的第二個實(shí)施方式的方塊示意圖。
[0017] 圖9為顯示輸出時鐘信號CLK_0UT的振蕩頻率F。和輸入的控制電流Iem之間的 關(guān)系的不意圖。

【具體實(shí)施方式】
[0018] 在說明書及后續(xù)的權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的元件。所屬領(lǐng)域中 具有通常知識者應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書 及后續(xù)的權(quán)利要求并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異 來作為區(qū)分的準(zhǔn)則。在通篇說明書及后續(xù)的請求項(xiàng)當(dāng)中所提及的"包括"為一開放式的用 語，故應(yīng)解釋成"包括但不限定于"。并且，在通篇說明書及后續(xù)的請求項(xiàng)當(dāng)中所提及的"大 致上"也為一開放式的用語。另外，"耦接"一詞在此包含任何直接及間接的電氣連接手段。 因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該 第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
[0019] 本發(fā)明的目的之一在于，提供偏壓電路用于產(chǎn)生輸出偏壓電流至目標(biāo)裝置，目標(biāo) 裝置例如電流控制振蕩器（Current Controlled Oscillator, ICO)或其他需要偏壓電流的 電路。提出的偏壓電路可配置為低噪聲溫度無關(guān)（Low Noise Temperature Independent, LNTI)偏壓電路或低噪聲溫度補(bǔ)償（Low Noise Temperature Compensated, LNTC)偏壓電 路。然而，此處僅用于解釋本發(fā)明，任何具有提出的偏壓電路的電路都落在本發(fā)明的保護(hù)范 圍之內(nèi)。本發(fā)明另一個目的在于，提供具有提出的偏壓電路的PLL電路。舉例來說，通過合 理地應(yīng)用提出的偏壓電路作為LNTI偏壓電路或LNTC偏壓電路來實(shí)現(xiàn)低抖動、低成本的普 通PLL電路。下面進(jìn)行詳細(xì)描述。
[0020] 圖1為根據(jù)本發(fā)明一實(shí)施例的偏壓電路的不意圖。偏壓電路100用于產(chǎn)生輸出偏 壓電流I_〇UT，并且偏壓電路100包括第一晶體管102、第二晶體管104、被動元件（passive component) 106以及偏壓電流產(chǎn)生器108。如圖1所示，第一晶體管102具有第一節(jié)點(diǎn)（即 源極端）N11、第二節(jié)點(diǎn)（即漏極端）N12以及控制節(jié)點(diǎn)（即柵極端）N13,其中第一節(jié)點(diǎn)Nil 奉禹接于第一參考電壓VKEF_1。被動兀件106稱接于第一參考電壓VKEF_1與第一晶體管102 的控制節(jié)點(diǎn)N13之間。第二晶體管具有第一節(jié)點(diǎn)（即源極端）N21、控制節(jié)點(diǎn)（即柵極端） N23以及第二節(jié)點(diǎn)（即漏極端）N22,其中第一節(jié)點(diǎn)N21耦接于第一晶體管102的控制節(jié)點(diǎn) N13,控制節(jié)點(diǎn)N23耦接于第一晶體管102的第二節(jié)點(diǎn)N12,第二節(jié)點(diǎn)N22用于根據(jù)流經(jīng)被動 元件106的電流Ικ提供輸出偏壓電流I_OUT。偏壓電流產(chǎn)生器108耦接于第一晶體管102 的第二節(jié)點(diǎn)Ν12并且用于給第一晶體管102提供偏壓電流ΙΒ。被動元件106可為電阻元 件。舉例來說，此實(shí)施例中利用可變電阻器實(shí)現(xiàn)被動元件106,并且可變電阻器用于調(diào)整流 經(jīng)的電流Ι κ。另外，此實(shí)施例中，第一參考電壓￥__1為供應(yīng)電壓（高電壓），而第二參考電 壓VKEF_2為接地電壓（低電壓）。
[0021] 此實(shí)施例中，偏壓電流產(chǎn)生器108包括第三晶體管110、偏壓單元112以及可選的 低通濾波器114。如圖1所示，第三晶體管110具有第一節(jié)點(diǎn)（即漏極端）N31、第二節(jié)點(diǎn) (即源極端）N32以及控制節(jié)點(diǎn)（即柵極端）N33,其中第一節(jié)點(diǎn)N31耦接于第一晶體管102 的第二節(jié)點(diǎn)N12,第二節(jié)點(diǎn)N32耦接于第二參考電壓V KEF_2。偏壓單元112耦接于第三晶 體管110的控制節(jié)點(diǎn)N33,并且偏壓單元112用于偏壓第三晶體管110以提供偏壓電流I B。 舉例來說，利用恒定跨導(dǎo)偏壓單元實(shí)施偏壓單元112,恒定跨導(dǎo)偏壓單元包括第一特定晶體 管116、第二特定晶體管118、第三特定晶體管120、第四特定晶體管122以及特定電阻元件 124,其中第一特定晶體管116與第三特定晶體管120的控制節(jié)點(diǎn)NX耦接于第三晶體管110 的控制節(jié)點(diǎn)N33。第一特定晶體管116與第二特定晶體管118以疊接（cascode)方式連接； 第三特定晶體管120與第四特定晶體管122以疊接方式連接。另外，恒定跨導(dǎo)偏壓電路的 一種設(shè)計(jì)中，第二特定晶體管118的長寬比（W/L)是第四特定晶體管122的長寬比的K倍。 例如，K = 4。請注意，圖1僅僅描述了用于實(shí)現(xiàn)恒定跨導(dǎo)偏壓單元以作為偏壓單元112所 需的基本元件?？蓪㈩~外的元件加入圖1所示的電路結(jié)構(gòu)中。舉例來說，圖1所示的偏壓 單元112可具有額外的疊接晶體管。通過利用上述替代設(shè)計(jì)可達(dá)到偏壓第三晶體管110以 提供偏壓電流I B的相同目的。所屬【技術(shù)領(lǐng)域】技術(shù)人員知曉恒定跨導(dǎo)偏壓結(jié)構(gòu)的細(xì)節(jié)，因此 為簡潔省略進(jìn)一步描述。
[0022] 另外，為了省電，第三晶體管110的長寬比（W/L)是第一特定晶體管116的長寬比 (W/L)的Μ倍。因此，偏壓電流I B是流經(jīng)第一特定晶體管116/第二特定晶體管118的電流 、的1倍。然而，由于第三晶體管110的控制電壓（即柵極電壓）由恒定跨導(dǎo)電路（恒定 跨導(dǎo)偏壓單元112)的節(jié)點(diǎn)NX處的電壓電平控制，節(jié)點(diǎn)NX處的噪聲干擾會被放大并且加入 到偏壓電流I B中。因此，低通濾波器114耦接于控制節(jié)點(diǎn)N33與節(jié)點(diǎn)NX之間，用于防止不 需要的噪聲干擾影響第三晶體管110的柵極電壓，其中低通濾波器114包括電阻元件R1與 電容元件C1。
[0023] 如下將要詳述，合理配置特定電阻元件124的電阻值、第三晶體管110的大小、第 一特定晶體管116的大小、第二特定晶體管118的大小、第三特定晶體管120的大小、第四 特定晶體管122的大小以及第一晶體管102的大小中的至少一個以控制第一晶體管102的 柵極 -源極電壓的溫度相關(guān)性（temperature dependency)。因此，通過合理設(shè)定上述主要 因子可產(chǎn)生溫度無關(guān)電流或溫度補(bǔ)償（相關(guān)）電流Ικ，以滿足特定應(yīng)用的需求。
[0024] 第二晶體管104與被動元件106組成源極隨稱器（source follower)，源極隨奉禹 器作為反饋控制回路105用于強(qiáng)迫流經(jīng)第一晶體管102的電流IA大致上等于偏壓電流I B。 因此，若流經(jīng)第一晶體管102的電流IA比偏壓電流IB小，則由于更大的偏壓電流I B將第二 晶體管104的柵極電壓拉低（pull down)而使得第二晶體管104的控制節(jié)點(diǎn)N23處的電壓 (即柵極電壓）下降，藉此降低第二晶體管104的第一節(jié)點(diǎn)N21處的電壓（即源極電壓）。 第二晶體管104的第一節(jié)點(diǎn)N21耦接于第一晶體管102的控制節(jié)點(diǎn)N13,第一晶體管102的 控制節(jié)點(diǎn)N13處的電壓（即柵極電壓）被拉低，導(dǎo)致控制節(jié)點(diǎn)（即柵極端）N13與第一節(jié)點(diǎn) (即源極端）Nil之間的柵極-源極電壓增力卩。這樣，流經(jīng)第一晶體管102的電流IA相應(yīng)增 力口。類似地，若流經(jīng)第一晶體管102的電流I A比偏壓電流^大，則可操作反饋控制回路105 降低第一晶體管102的柵極-源極電壓，以導(dǎo)致電流IA降低。簡單地說，反饋控制回路105 會強(qiáng)迫流經(jīng)第一晶體管102的電流I A大致上等于由偏壓電流產(chǎn)生器108提供的偏壓電流 IB。
[0025] 因?yàn)楸粍釉?06耦接于第一晶體管102的第一節(jié)點(diǎn)Nil和控制節(jié)點(diǎn)N13之間， 流經(jīng)被動元件106的電流Ικ可如下表示：

【權(quán)利要求】
1. 一種用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，所述用于產(chǎn)生輸出偏壓電流 的偏壓電路包括： 第一晶體管，具有第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及控制節(jié)點(diǎn)，所述第一晶體管的第一節(jié)點(diǎn)耦接 于第一參考電壓； 被動元件，耦接于所述第一參考電壓與所述第一晶體管的控制節(jié)點(diǎn)之間； 第二晶體管，具有第一節(jié)點(diǎn)、控制節(jié)點(diǎn)以及第二節(jié)點(diǎn)，所述第二晶體管的第一節(jié)點(diǎn)耦接 于所述第一晶體管的控制節(jié)點(diǎn)，所述第二晶體管的控制節(jié)點(diǎn)耦接于所述第一晶體管的第二 節(jié)點(diǎn)，所述第二晶體管的第二節(jié)點(diǎn)用于根據(jù)流經(jīng)所述被動元件的電流提供所述輸出偏壓電 流；以及 偏壓電流產(chǎn)生器，耦接于所述第一晶體管的第二節(jié)點(diǎn)，所述偏壓電流產(chǎn)生器用于給所 述第一晶體管提供偏壓電流。
2. 根據(jù)權(quán)利要求1所述的用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，所述被動 元件是電阻元件。
3. 根據(jù)權(quán)利要求2所述的用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，所述電阻 元件是可變電阻器，所述可變電阻器用于調(diào)整流經(jīng)的電流。
4. 根據(jù)權(quán)利要求1所述的用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，所述偏壓 電流產(chǎn)生器包括： 第三晶體管，具有第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及控制節(jié)點(diǎn)，其中所述第三晶體管的第一節(jié)點(diǎn) 耦接于所述第一晶體管的第二節(jié)點(diǎn)，所述第三晶體管的第二節(jié)點(diǎn)耦接于第二參考電壓；以 及 偏壓單元，耦接于所述第三晶體管的控制節(jié)點(diǎn)，所述偏壓單元用于偏壓所述第三晶體 管以提供所述偏壓電流。
5. 根據(jù)權(quán)利要求4所述的用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，所述偏壓 電路是恒定跨導(dǎo)偏壓單元，所述恒定跨導(dǎo)偏壓單元包括第一特定晶體管，所述第一特定晶 體管的控制節(jié)點(diǎn)耦接于所述第三晶體管的控制節(jié)點(diǎn)。
6. 根據(jù)權(quán)利要求5所述的用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，所述恒定 跨導(dǎo)偏壓單元進(jìn)一步包括第二特定晶體管、第三特定晶體管、第四特定晶體管以及特定電 阻元件，其中所述第三特定晶體管的控制節(jié)點(diǎn)耦接于所述第三晶體管的控制節(jié)點(diǎn)，所述第 一特定晶體管與所述第二特定晶體管以疊接方式連接，所述第三特定晶體管與所述第四特 定晶體管以疊接方式連接，并且配置所述特定電阻元件的電阻值、所述第一特定晶體管的 大小、所述第二特定晶體管的大小、所述第三特定晶體管的大小、所述第四特定晶體管的大 小、所述第一晶體管的大小以及所述第三晶體管的大小中的至少一個以控制所述第一晶體 管的柵極-源極電壓的溫度相關(guān)性。
7. 根據(jù)權(quán)利要求6所述的用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，配置所述 特定電阻元件的電阻值、所述第一特定晶體管的大小、所述第二特定晶體管的大小、所述第 三特定晶體管的大小、所述第四特定晶體管的大小以及所述第三晶體管的大小中的至少一 個以使所述第一晶體管的柵極-源極電壓大致上與溫度無關(guān)或者使所述第一晶體管的柵 極-源極電壓大致上與溫度相關(guān)。
8. 根據(jù)權(quán)利要求7所述的用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，當(dāng)所述 第一晶體管的柵極-源極電壓大致上與溫度相關(guān)時，若溫度增加則所述第一晶體管的柵 極-源極電壓增加，若溫度降低則所述第一晶體管的柵極-源極電壓降低。
9. 根據(jù)權(quán)利要求5所述的用于產(chǎn)生輸出偏壓電流的偏壓電路，其特征在于，所述偏壓 電流產(chǎn)生器進(jìn)一步包括低通濾波器，所述低通濾波器耦接于所述第一特定晶體管的控制節(jié) 點(diǎn)與所述第三晶體管的控制節(jié)點(diǎn)之間。
10. -種偏壓電路，其特征在于，所述偏壓電路包括： 第一晶體管，具有第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及控制節(jié)點(diǎn)，所述第一節(jié)點(diǎn)耦接于第一參考電 壓； 反饋控制回路，耦接于所述第一晶體管的控制節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，其中所述反饋控 制回路用于強(qiáng)迫流經(jīng)所述第晶體管的電流大致上等于偏壓電流； 第二晶體管，包括第一節(jié)點(diǎn)、第二節(jié)點(diǎn)以及控制節(jié)點(diǎn)，所述第二晶體管的第一節(jié)點(diǎn)耦接 于所述第一晶體管的第二節(jié)點(diǎn)所述第二晶體管的第二節(jié)點(diǎn)耦接于第二參考電壓；以及 恒定跨導(dǎo)偏壓單元，耦接于所述第二晶體管的控制節(jié)點(diǎn)，所述恒定跨導(dǎo)偏壓單元用于 偏壓所述第二晶體管以提供所述偏壓電流并且用于使所述第一晶體管的柵極-源極電壓 大致上與溫度無關(guān)。
11. 根據(jù)權(quán)利要求10述的偏壓電路，其特征在于，所述恒定跨導(dǎo)偏壓單元包括第一特 定晶體管、第二特定晶體管、第三特定晶體管、第四特定晶體管以及特定電阻元件，其中所 述第一特定晶體管的控制節(jié)點(diǎn)耦接于所述第二晶體管的控制節(jié)點(diǎn)，所述第三特定晶體管的 一控制節(jié)點(diǎn)耦接于所述第二晶體管的控制節(jié)點(diǎn)，所述第一特定晶體管與所述第二特定晶體 管以疊接方式連接，所述第三特定晶體管與所述第四特定晶體管以疊接方式連接，并且配 置所述特定電阻元件的電阻值、所述第一特定晶體管的大小、所述第二特定晶體管的大小、 所述第三特定晶體管的大小、所述第四特定晶體管的大小、所述第一晶體管的大小以及所 述第三晶體管的大小中的至少一個以使所述第一晶體管的柵極-源極電壓大致上與溫度 無關(guān)。
12. 根據(jù)權(quán)利要求11述的偏壓電路，其特征在于，所述偏壓電路進(jìn)一步包括： 低通濾波器，所述低通濾波器耦接于所述第一特定晶體管的控制節(jié)點(diǎn)與所述第二晶體 管的控制節(jié)點(diǎn)之間。
13. 根據(jù)權(quán)利要求10述的偏壓電路，其特征在于，所述偏壓電路應(yīng)用于鎖相環(huán)電路中。
【文檔編號】H03L7/099GK104113330SQ201410268328
【公開日】2014年10月22日 申請日期:2010年8月23日 優(yōu)先權(quán)日:2009年9月14日
【發(fā)明者】劉學(xué)欣 申請人:聯(lián)發(fā)科技股份有限公司