具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明提供了一種具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其包括電荷耦合采樣保持電路、偽隨機(jī)調(diào)制的基于電荷耦合信號處理技術(shù)的流水線子級電路、N-1級基于電荷耦合信號處理技術(shù)的流水線子級電路、第N+1級N-bitFlash模數(shù)轉(zhuǎn)換器電路、偽隨機(jī)碼產(chǎn)生電路、后臺誤差糾正模塊、后臺誤差估計模塊、求平均模塊、基準(zhǔn)信號產(chǎn)生電路和時鐘信號產(chǎn)生電路。本發(fā)明能夠自動檢測全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器電路正常工作之后由于溫度和電壓波動帶來的誤差，并對這些誤差進(jìn)行校準(zhǔn)，將影響控制在模數(shù)轉(zhuǎn)換器的最低分辨率要求以內(nèi)，以克服各類非理想特性所造成的誤差對現(xiàn)有電荷耦合流水線模數(shù)轉(zhuǎn)換器的精度限制的問題，進(jìn)一步提高模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度。
【專利說明】具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種流水線模數(shù)轉(zhuǎn)換器，尤其涉及一種具有各類誤差校準(zhǔn)功能的電荷 耦合流水線模數(shù)轉(zhuǎn)換器。

【背景技術(shù)】
[0002] 隨著數(shù)字信號處理技術(shù)的不斷發(fā)展，電子系統(tǒng)的數(shù)字化和集成化是必然趨勢。然 而現(xiàn)實(shí)中的信號大都是連續(xù)變化的模擬量，需經(jīng)過模數(shù)轉(zhuǎn)換變成數(shù)字信號方可輸入到數(shù)字 系統(tǒng)中進(jìn)行處理和控制，因而模數(shù)轉(zhuǎn)換器在未來的數(shù)字系統(tǒng)設(shè)計中是不可或缺的組成部 分。在寬帶通信、數(shù)字高清電視和雷達(dá)等應(yīng)用領(lǐng)域，系統(tǒng)要求模數(shù)轉(zhuǎn)換器同時具有非常高的 采樣速率和分辨率。這些應(yīng)用領(lǐng)域的便攜式終端產(chǎn)品對于模數(shù)轉(zhuǎn)換器的要求不僅要高采樣 速率和高分辨率，其功耗還應(yīng)該最小化。
[0003] 目前，能夠同時實(shí)現(xiàn)高采樣速率和高分辨率的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)為流水線結(jié)構(gòu)模數(shù) 轉(zhuǎn)換器。流水線結(jié)構(gòu)是一種多級的轉(zhuǎn)換結(jié)構(gòu)，每一級使用低精度的基本結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器， 輸入信號經(jīng)過逐級的處理，最后由每級的結(jié)果組合生成高精度的輸出。其基本思想就是把 總體上要求的轉(zhuǎn)換精度平均分配到每一級，每一級的轉(zhuǎn)換結(jié)果合并在一起可以得到最終 的轉(zhuǎn)換結(jié)果。由于流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器可以在速度、功耗和芯片面積上實(shí)現(xiàn)最好的折中， 因此在實(shí)現(xiàn)較高精度的模數(shù)轉(zhuǎn)換時仍然能保持較高的速度和較低的功耗。
[0004] 現(xiàn)有比較成熟的實(shí)現(xiàn)流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器的方式是基于開關(guān)電容技術(shù)的流水 線結(jié)構(gòu)?；谠摷夹g(shù)的流水線模數(shù)轉(zhuǎn)換器中采樣保持電路和各個子級電路的工作也都必須 使用高增益和寬帶寬的運(yùn)算放大器。模數(shù)轉(zhuǎn)換器的速度和處理精度取決于所使用高增益和 超寬帶寬的運(yùn)算放大器負(fù)反饋的建立速度和精度。因此該類流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計的 核心是所使用高增益和超寬帶寬的運(yùn)算放大器的設(shè)計。這些高增益和寬帶寬運(yùn)算放大器的 使用限制了開關(guān)電容流水線模數(shù)轉(zhuǎn)換器的速度和精度，成為該類模數(shù)轉(zhuǎn)換器性能提高的主 要限制瓶頸，并且精度不變的情況下模數(shù)轉(zhuǎn)換器功耗水平隨速度的提高呈直線上升趨勢。 要降低基于開關(guān)電容電路的流水線模數(shù)轉(zhuǎn)換器的功耗水平，最直接的方法就是減少或者消 去高增益和超寬帶寬的運(yùn)算放大器的使用。
[0005] 電荷耦合流水線模數(shù)轉(zhuǎn)換器就是一種不使用高增益和超寬帶寬的運(yùn)算放大器的 模數(shù)轉(zhuǎn)換器，該結(jié)構(gòu)模數(shù)轉(zhuǎn)換器具有低功耗特性同時又能實(shí)現(xiàn)高速度和高精度。電荷耦合 流水線模數(shù)轉(zhuǎn)換器采用電荷耦合信號處理技術(shù)。電路中，信號以電荷包的形式表示，電荷 包的大小代表不同大小的信號量，不同大小的電荷包在不同存儲節(jié)點(diǎn)間的存儲、傳輸、加/ 減、比較等處理實(shí)現(xiàn)信號處理功能。通過采用周期性的時鐘來驅(qū)動控制不同大小的電荷包 在不同存儲節(jié)點(diǎn)間的信號處理便可以實(shí)現(xiàn)模數(shù)轉(zhuǎn)換功能。
[0006] 在電荷耦合流水線模數(shù)轉(zhuǎn)換器中，電荷耦合采樣保持電路采樣得到的電荷包將會 送到后續(xù)各級電荷耦合子級流水線電路中進(jìn)行逐級比較量化處理。對于采用全差分結(jié)構(gòu)實(shí) 現(xiàn)的電荷耦合流水線模數(shù)轉(zhuǎn)換器來說，信號處理在兩個信號狀態(tài)以共模信號為中心互補(bǔ)對 稱的正、負(fù)信號處理通路上同步進(jìn)行，最后以兩個信號通道處理結(jié)果的差值作為最終處理 結(jié)果。輸入電壓信號首先轉(zhuǎn)換為全差分形式的兩個電荷包，分別供后續(xù)各級全差分電荷耦 合子級流水線電路量化處理，最后得到量化輸出結(jié)果。
[0007] 圖1所示為專利號為200910264739. 2的發(fā)明中給出的最基本的電荷耦合流水線 模數(shù)轉(zhuǎn)換器電路結(jié)構(gòu)框圖。一個電荷耦合流水線模數(shù)轉(zhuǎn)換器通常包括：一個電荷耦合采樣 保持電路〇、η級基于電荷耦合信號處理技術(shù)的流水線子級電路1?3、最后一級（第n+1 級）N-bit Flash模數(shù)轉(zhuǎn)換器電路4、延時同步寄存器5、數(shù)字校正電路模塊6、基準(zhǔn)信號產(chǎn)生 電路7和時鐘信號產(chǎn)生電路8。另外工作模式控制模塊也是模數(shù)轉(zhuǎn)換器工作所必須的輔助 工作模塊，該模塊未在圖中標(biāo)識出來。
[0008] 圖2所示即為典型全差分結(jié)構(gòu)實(shí)現(xiàn)的1. 5bit/級電荷耦合子級流水線電路原理 圖。圖2中電路由全差分的信號處理通道20p和20η構(gòu)成，整個電路包括2個本級電荷傳 輸控制開關(guān)（21ρ和21η)、2個電荷存儲節(jié)點(diǎn)（24ρ和24η)、6個連接到電荷存儲節(jié)點(diǎn)的電荷 存儲電容、2個比較器，2個受比較器輸出結(jié)果控制的基準(zhǔn)電荷選擇電路（23ρ和23η)，2個 連接到本級電荷存儲節(jié)點(diǎn)的下一級子級電路的電荷傳輸控制開關(guān)（22ρ和22η)。電路正常 工作時，前級差分電荷包首先通過21ρ和21η傳輸并存儲在本級電荷存儲節(jié)點(diǎn)24ρ和24η， 比較器對差分電荷包輸入所引起的節(jié)點(diǎn)24ρ和24η之間的電壓差變化量與基準(zhǔn)信號Vrp和 Vrn進(jìn)行比較，得到本級2位量化輸出數(shù)字碼D1D0 ;數(shù)字輸出碼D1D0將輸出到延時同步寄 存器，同時D1D0還將會控制本級的基準(zhǔn)信號選擇電路23p和23η，使它們分別產(chǎn)生一對互 補(bǔ)的基準(zhǔn)信號分別控制本級正負(fù)端電荷加減電容底板，對由前級傳輸?shù)奖炯壍牟罘蛛姾砂?進(jìn)行相應(yīng)大小的加減處理，得到本級差分余量電荷包；最后，電路完成本級差分余量電荷包 由本級向下一級傳輸，復(fù)位信號Vset對本級差分電荷存儲節(jié)點(diǎn)24ρ和24η進(jìn)行復(fù)位，完成 1. 5bit/級電荷耦合流水線子級電路一個完整時鐘周期的工作。
[0009] 采用全差分結(jié)構(gòu)進(jìn)行信號處理具有非常好的抗共模干擾特性，并且可以使輸入信 號范圍擴(kuò)大為單端形式的兩倍。然而要實(shí)現(xiàn)全差分結(jié)構(gòu)信號處理電路的高性能，其進(jìn)行信 號處理的正、負(fù)信號處理通路必須嚴(yán)格對稱；同時，上述電荷耦合流水線模數(shù)轉(zhuǎn)換器中，后 續(xù)各級電荷耦合子級流水線電路對輸入電荷包進(jìn)行處理時其共模電荷包大小一般保持相 等不變。然而，在現(xiàn)有的CMOS工藝條件下，由于工藝波動隨機(jī)性以及其他各類非理性因素 的存在，所實(shí)現(xiàn)的正、負(fù)信號處理通路不能嚴(yán)格對稱，各級電荷耦合子級流水線電路的共模 電荷大小不能嚴(yán)格相等，而是存在一定的差模和共模誤差。對于精度在10位以下的電荷耦 合流水線模數(shù)轉(zhuǎn)換器來說，現(xiàn)有CMOS工藝的工藝波動帶來的誤差可以忽略不計。對于精 度達(dá)10位以上的電荷耦合流水線模數(shù)轉(zhuǎn)換器，現(xiàn)有工藝條件帶來的元器件失配差模誤差 和共模誤差將不能忽略。
[0010] 因此要實(shí)現(xiàn)精度10位以上的全差分結(jié)構(gòu)高精度電荷耦合流水線模數(shù)轉(zhuǎn)換器，必 須對其正、負(fù)信號處理通路中元器件失配所帶來的差模誤差和各類共模誤差進(jìn)行校準(zhǔn)，以 克服各種非理想特性所帶來的差模及共模誤差對電荷耦合流水線模數(shù)轉(zhuǎn)換器性能的限制。 專利號為201010110526. 7和201010220516. 9的發(fā)明分別提供了針對電荷耦合模數(shù)轉(zhuǎn)換器 的差模和共模誤差進(jìn)行校準(zhǔn)的技術(shù)，能夠自動檢測全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器 中因工藝波動所引起的差模和共模誤差，并對該誤差進(jìn)行校準(zhǔn)，提高現(xiàn)有電荷耦合流水線 模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度。然而該專利技術(shù)當(dāng)校準(zhǔn)模式結(jié)束進(jìn)入正常工作模式一段時間后， 對于溫度和電壓波動引起的誤差則無法作出校準(zhǔn)處理，該類誤差將會直接疊加在輸出結(jié)果 上，影響模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度。為解決該問題，需要提供一種可在電路進(jìn)入正常工作模式 后對溫度和電壓波動誤差進(jìn)行自適應(yīng)校準(zhǔn)的裝置。


【發(fā)明內(nèi)容】

[0011] 本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種全差分結(jié)構(gòu)、具有差模和 共模誤差校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器電路，以實(shí)現(xiàn)更高的精度。
[0012] 按照本發(fā)明提供的方案，所述具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn) 換器，包括電荷耦合采樣保持電路，所述電荷耦合采樣保持電路的輸出依次連接多級電荷 耦合子級流水線電路，再連接最后一級Flash模數(shù)轉(zhuǎn)換器電路；還包括基準(zhǔn)信號產(chǎn)生電路 和時鐘信號產(chǎn)生電路，其特征是：所述多級電荷耦合子級流水線電路的每一級和最后一級 Flash模數(shù)轉(zhuǎn)換器電路的輸出數(shù)字碼均連接到后臺誤差糾正模塊，其中除第一級外的每一 級電路的輸出數(shù)字碼連接到求平均模塊；多級電荷耦合子級流水線電路中的第一級為偽 隨機(jī)調(diào)制的電荷耦合子級流水線電路，最后一級Flash模數(shù)轉(zhuǎn)換器電路沒有模擬電荷包輸 出；偽隨機(jī)碼產(chǎn)生電路分別連接到第一級電荷耦合子級流水線電路和后臺誤差糾正模塊； 所述求平均模塊對除第一級電荷耦合子級流水線電路輸出數(shù)字碼之外的電荷耦合子級流 水級電路的輸出數(shù)字碼進(jìn)行平均處理，并將平均碼輸出給后臺誤差糾正模塊；后臺誤差估 計模塊根據(jù)所述后臺誤差糾正模塊所提供的誤差原碼進(jìn)行實(shí)時誤差估計，并將糾錯碼反饋 給后臺誤差糾正模塊；后臺誤差糾正模塊對各級流水線子級電路提供的輸出碼、偽隨機(jī)碼 產(chǎn)生電路產(chǎn)生的偽隨機(jī)碼、求平均模塊所提供的平均碼和后臺誤差估計模塊提供的糾錯碼 進(jìn)行處理得到模數(shù)轉(zhuǎn)換器的最終輸出。
[0013] 所述偽隨機(jī)調(diào)制的電荷耦合子級流水線電路單端形式包括：一個電荷傳輸控制開 關(guān)，電荷傳輸控制開關(guān)的一端接下一級電荷耦合子級流水線電路的電荷存儲節(jié)點(diǎn)，另一端 是本級電路的電荷存儲節(jié)點(diǎn)；所述本級電路的電荷存儲節(jié)點(diǎn)分別通過第一電容連接偽隨機(jī) 序列調(diào)制的子模數(shù)轉(zhuǎn)換器，通過第二電容連接子數(shù)模轉(zhuǎn)換器的輸出基準(zhǔn)信號，同時還通過 一個復(fù)位開關(guān)連接到復(fù)位信號，偽隨機(jī)碼產(chǎn)生電路生成的偽隨機(jī)序列輸入到偽隨機(jī)序列調(diào) 制的子模數(shù)轉(zhuǎn)換器電路，偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器輸出數(shù)字碼連接子數(shù)模轉(zhuǎn)換器。
[0014] 所述偽隨機(jī)調(diào)制的電荷耦合子級流水線電路的全差分形式由兩組連接方式相同 的所述單端形式電荷耦合子級流水線電路互補(bǔ)連接構(gòu)成，控制時鐘的工作相位和單端形式 相同。
[0015] 所述偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器中，偽隨機(jī)碼產(chǎn)生電路生成的偽隨機(jī)序列控 制子模數(shù)轉(zhuǎn)換器電路中比較器的參考電壓，使得偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器電路中的 比較器之間的參考電壓成偽隨機(jī)性質(zhì)變化，比較器陣列之間的高低位隨偽隨機(jī)序列而變 化，從而消除比較器的失調(diào)電壓對流水線模數(shù)轉(zhuǎn)換器轉(zhuǎn)換特性的影響。
[0016] 所述偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器電路輸出的溫度計碼具有偽隨機(jī)性質(zhì)，溫度 計碼之間不再有高低位之分，偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器電路輸出的具有偽隨機(jī)性質(zhì) 的溫度計碼調(diào)制子數(shù)模轉(zhuǎn)換器電路。
[0017] 本發(fā)明的優(yōu)點(diǎn)是：能夠自動檢測全差分結(jié)構(gòu)電荷耦合流水線模數(shù)轉(zhuǎn)換器中由于非 理想特性而引起的差模誤差、共模誤差、輸入共模電壓偏移誤差和電路正常工作之后由于 溫度和電壓波動帶來的誤差，并對這些誤差進(jìn)行校準(zhǔn)，將這些誤差的影響控制在模數(shù)轉(zhuǎn)換 器的最低分辨率要求以內(nèi)，以克服各類非理想特性所造成的誤差對現(xiàn)有電荷耦合流水線模 數(shù)轉(zhuǎn)換器的精度限制的問題，進(jìn)一步提高現(xiàn)有電荷耦合流水線模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度。

【專利附圖】

【附圖說明】
[0018] 圖1為現(xiàn)有典型電荷耦合流水線模數(shù)轉(zhuǎn)換器結(jié)構(gòu)框圖。
[0019] 圖2為典型1. 5bit/級電荷耦合子級流水線電路原理圖。
[0020] 圖3為本發(fā)明具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器結(jié)構(gòu)框圖。
[0021] 圖4為典型電荷耦合采樣保持電路原理圖。
[0022] 圖5為本發(fā)明中偽隨機(jī)調(diào)制的流水線子級電路結(jié)構(gòu)框圖。
[0023] 圖6為本發(fā)明中偽隨機(jī)碼產(chǎn)生電路結(jié)構(gòu)框圖。
[0024] 圖7為本發(fā)明中偽隨機(jī)碼對子ADC電路的調(diào)制原理圖。
[0025] 圖8為本發(fā)明中后臺誤差糾正模塊結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0026] 如圖3所示，本發(fā)明設(shè)計具有數(shù)字后臺校準(zhǔn)功能的的電荷耦合流水線模數(shù)轉(zhuǎn)換器 包括：一個電荷耦合采樣保持電路、一個偽隨機(jī)調(diào)制的基于電荷耦合信號處理技術(shù)的流水 線子級電路、N - 1級基于電荷耦合信號處理技術(shù)的流水線子級電路、最后一級（第N+1級） N-bit Flash模數(shù)轉(zhuǎn)換器電路、偽隨機(jī)碼產(chǎn)生電路、后臺誤差糾正模塊、后臺誤差估計模塊、 求平均模塊、基準(zhǔn)信號產(chǎn)生電路和時鐘信號產(chǎn)生電路。另外工作模式控制模塊也是模數(shù)轉(zhuǎn) 換器工作所必須的輔助工作模塊，該模塊未在圖中標(biāo)識出來。
[0027] 圖3中電路基本工作原理如下：輸入模擬電壓信號Vin首先經(jīng)電荷耦合采樣保持 電路轉(zhuǎn)換成一個大小為Qp〇 - QnO的電荷包，當(dāng)?shù)谝患墏坞S機(jī)調(diào)制的流水線子級電路的電 荷傳輸控制開關(guān)打開時，該電荷包被傳輸?shù)降谝患墏坞S機(jī)調(diào)制的流水線子級電路；第一級 流水線子級電路接收電荷包完成之后立即將該電荷包同基準(zhǔn)信號進(jìn)行比較量化，得到本 級的kl位量化輸出數(shù)字碼，本級比較器的kl位量化輸出數(shù)字碼將輸出到后臺誤差糾正模 塊，量化輸出數(shù)字碼還將會控制本級基準(zhǔn)信號對電荷包進(jìn)行相應(yīng)大小的加減處理，得到本 級的大小為Qpl - Qnl余量電荷包,在時鐘相位切換之后，本級電路的余量電荷包通過下一 級的電荷傳輸控制開關(guān)進(jìn)入第二級流水線子級電路并且重復(fù)上述過程，產(chǎn)生k2位量化輸 出數(shù)字碼，該輸出碼在輸出到后臺誤差糾正模塊的同時還輸出到求平均模塊；以次類推，當(dāng) 第N級子級流水線電路完成本級轉(zhuǎn)換工作時將得到大小為Qpn - Qnn的余量電荷包，并產(chǎn) 生kn位量化輸出數(shù)字碼輸出到后臺誤差糾正模塊的同時還輸出到求平均模塊；當(dāng)?shù)贜級 子級電路的大小為Qpn - Qnn的余量電荷包通過電荷傳輸控制開關(guān)量傳輸?shù)阶詈笠患墸ǖ?N+1級）N-bit Flash模數(shù)轉(zhuǎn)換器電路時，該級電路將對接收到的電荷包進(jìn)行最后一級的模 數(shù)轉(zhuǎn)換工作，并將本級電路的kn+Ι位輸出數(shù)字碼輸入到后臺誤差糾正模塊的同時還輸出 到求平均模塊，不過該級電路只完成模數(shù)轉(zhuǎn)換，不進(jìn)行余量處理；求平均模塊對第2級到第 N+1級流水線子級電路的輸出進(jìn)行平均處理，并將平均碼輸出給后臺誤差糾正模塊；后臺 誤差估計模塊根據(jù)后臺誤差糾正模塊所提供的誤差原碼進(jìn)行實(shí)時誤差估計，并將糾錯碼反 饋給后臺誤差糾正模塊；后臺誤差糾正模塊對各級流水線子級電路提供的輸出碼、偽隨機(jī) 機(jī)產(chǎn)生模塊產(chǎn)生的偽隨機(jī)碼、求平均模塊所提供的平均碼和后臺誤差糾正模塊提供的糾錯 碼進(jìn)行處理得到模數(shù)轉(zhuǎn)換器的最終輸出Dout。前述所有電路模塊工作需要的時鐘信號由時 鐘信號產(chǎn)生電路28提供，所有電路模塊工作需要的基準(zhǔn)信號和偏置信號基準(zhǔn)信號產(chǎn)生電 路27提供。
[0028] 如圖4所示，本發(fā)明的電荷耦合采樣保持電路包括電荷傳輸控制開關(guān)、通用M0S開 關(guān)、采樣電容和控制電路工作的時鐘。這里以最簡單的采樣和保持兩相時鐘說明電路的工 作原理，實(shí)際電路的工作控制時鐘將復(fù)雜得多。在采樣時鐘相位有效時，輸入電壓信號通過 開關(guān)Kts輸入，將輸入電壓Vinp和Vinn連接到采樣電容的頂極板，采樣電容的底板通過開 關(guān)Kbs連接到共模電壓Vcmi，輸入電壓就以一定量電荷的形式存儲在采樣電容上；保持時 鐘相位有效時，采樣電容的頂極板通過開關(guān)Kth連接到共模電壓Vcmi，采樣電容的底極板 通過電荷傳輸控制開關(guān)將前半時鐘相位采樣得到的電荷包傳輸給第一級子級流水線電路， 完成采樣保持功能。整個采樣保持過程中，輸入全差分電壓信號大小為Vd，輸出電荷包大小 為Qd，在理想情況下它們之間具有如下關(guān)系式：
[0029] Qd = Qp-Qn = Vd*Cs = (Vinp-Vinn) *Cs (1)
[0030] 通過上式可以看出，在理想情況下采樣保持電路得到的差分電荷包Qd的大小與 輸入全差分電壓信號Vd大小成正比關(guān)系。
[0031] 要采用電荷耦合技術(shù)實(shí)現(xiàn)本發(fā)明所述的模數(shù)轉(zhuǎn)換器，最核心的一個問題就是電荷 包的存儲傳輸、比較量化以及加減運(yùn)算等關(guān)鍵步驟在現(xiàn)有的工藝條件下（特別是普通CMOS 工藝）能夠?qū)崿F(xiàn)。本發(fā)明中所有電荷均以電子形式說明，采用空穴的形式也可以實(shí)現(xiàn)相關(guān) 電荷傳輸，只要采用互補(bǔ)的相關(guān)器件和控制信號的工作模式便可實(shí)現(xiàn)。
[0032] 所述電荷耦合采樣保持電路由開關(guān)、電容和控制電路工作的時鐘經(jīng)電路連接構(gòu) 成。前半時鐘相位有效時，輸入信號通過開關(guān)輸入，將輸入電壓連接到采樣電容的頂極板， 共模電壓通過開關(guān)連接到采樣電容的底板，輸入電壓就以一定量電荷的形式存儲在采樣電 容；后半時鐘相位有效時，采樣電容的頂極板連接到共模電壓，采樣電容的底極板通過開關(guān) 將前半時鐘相位采樣得到的電荷包傳輸給第一級偽隨機(jī)調(diào)制的流水線子級電路，完成采樣 保持功能。
[0033] 圖5所示為所述基于電荷耦合信號處理技術(shù)的偽隨機(jī)調(diào)制的流水線子級電路50 的單端實(shí)現(xiàn)形式，包括一個電荷傳輸控制開關(guān)55,電荷傳輸控制開關(guān)55的一端接下一級電 荷耦合子級流水線電路的電荷存儲節(jié)點(diǎn)，另一端是本級電路的電荷存儲節(jié)點(diǎn)54,連接到本 級電荷傳輸控制開關(guān)51，所述本級電路的電荷存儲節(jié)點(diǎn)54分別通過第一電容連接偽隨機(jī) 序列調(diào)制的子ADC52,通過第二電容連接子DAC53的輸出基準(zhǔn)信號，同時還通過一個復(fù)位開 關(guān)連接到復(fù)位信號Vset，偽隨機(jī)碼產(chǎn)生電路56生成的偽隨機(jī)序列輸入到偽隨機(jī)序列調(diào)制 的子ADC52,偽隨機(jī)序列調(diào)制的子ADC52輸出數(shù)字碼連接子DAC53 ;所述基準(zhǔn)信號由子DAC 根據(jù)子ADC輸出結(jié)果控制的基準(zhǔn)信號選擇電路產(chǎn)生。實(shí)際使用的全差分形式由兩組連接方 式相同的上述單端形式電荷耦合子級流水線電路互補(bǔ)連接構(gòu)成，控制時鐘的工作相位和單 端形式相同。對于偽隨機(jī)在電荷耦合流水線模數(shù)轉(zhuǎn)換器的第一級電路中的作用方式，本實(shí) 施例中采用的是偽隨機(jī)碼作用于子ADC模塊，將偽隨機(jī)碼作用于子DAC模塊的方式也成立， 不過配套的數(shù)字算法不同。
[0034] 所述偽隨機(jī)碼產(chǎn)生電路56的一個實(shí)例如圖6所示。該電路為一般的線性移位寄存 器。能產(chǎn)生2 15個時鐘周期長度的偽隨機(jī)序列，總共有28個抽頭，每個抽頭不會自相關(guān)，抽 頭之間也不會相關(guān)。由Q0?Q27中抽取出8個節(jié)點(diǎn)作為偽隨機(jī)信號產(chǎn)生點(diǎn)，記為S1_PN1、 S1_PN2、S2_PN1、S2_PN2。其中 S1_PN1、S1_PN2 送到第一級子模數(shù)轉(zhuǎn)換器，S2_PN1、S2_PN2 送到第二級子模數(shù)轉(zhuǎn)換器。S1_PN1、S2_PN1為1比特序列，用于噪聲信號的注入；S1_PN2、 S2_PN2為3比特序列，用于標(biāo)示8個采樣電容。
[0035] 圖7所示為本發(fā)明偽隨機(jī)序列調(diào)制子ADC電路的原理圖。偽隨機(jī)序列調(diào)制的子ADC 電路301包括2H組由偽隨機(jī)序列PRi?PRf1控制的參考電壓選通電路301、302、· · ·、 303,311、312、· · ·、313和2K個動態(tài)鎖存比較器陣列321、322、· · ·、323。偽隨機(jī)序列 PRi-PR，1由偽隨機(jī)碼產(chǎn)生電路生成，偽隨機(jī)序列

【權(quán)利要求】
1. 具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，包括電荷耦合采樣保持電 路，所述電荷耦合采樣保持電路的輸出依次連接多級電荷耦合子級流水線電路，再連接最 后一級Flash模數(shù)轉(zhuǎn)換器電路；還包括基準(zhǔn)信號產(chǎn)生電路和時鐘信號產(chǎn)生電路，其特征是： 所述多級電荷耦合子級流水線電路的每一級和最后一級Flash模數(shù)轉(zhuǎn)換器電路的輸出數(shù) 字碼均連接到后臺誤差糾正模塊，其中除第一級外的每一級電路的輸出數(shù)字碼連接到求平 均模塊；多級電荷耦合子級流水線電路中的第一級為偽隨機(jī)調(diào)制的電荷耦合子級流水線電 路，最后一級Flash模數(shù)轉(zhuǎn)換器電路沒有模擬電荷包輸出；偽隨機(jī)碼產(chǎn)生電路分別連接到 第一級電荷耦合子級流水線電路和后臺誤差糾正模塊；所述求平均模塊對除第一級電荷耦 合子級流水線電路輸出數(shù)字碼之外的電荷耦合子級流水級電路的輸出數(shù)字碼進(jìn)行平均處 理，并將平均碼輸出給后臺誤差糾正模塊；后臺誤差估計模塊根據(jù)所述后臺誤差糾正模塊 所提供的誤差原碼進(jìn)行實(shí)時誤差估計，并將糾錯碼反饋給后臺誤差糾正模塊；后臺誤差糾 正模塊對各級流水線子級電路提供的輸出碼、偽隨機(jī)碼產(chǎn)生電路產(chǎn)生的偽隨機(jī)碼、求平均 模塊所提供的平均碼和后臺誤差估計模塊提供的糾錯碼進(jìn)行處理得到模數(shù)轉(zhuǎn)換器的最終 輸出。
2. 根據(jù)權(quán)利要求1所述具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其特征 是，所述偽隨機(jī)調(diào)制的電荷耦合子級流水線電路單端形式包括：一個電荷傳輸控制開關(guān)，電 荷傳輸控制開關(guān)的一端接下一級電荷耦合子級流水線電路的電荷存儲節(jié)點(diǎn)，另一端是本級 電路的電荷存儲節(jié)點(diǎn)； 所述本級電路的電荷存儲節(jié)點(diǎn)分別通過第一電容連接偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換 器，通過第二電容連接子數(shù)模轉(zhuǎn)換器的輸出基準(zhǔn)信號，同時還通過一個復(fù)位開關(guān)連接到復(fù) 位信號，偽隨機(jī)碼產(chǎn)生電路生成的偽隨機(jī)序列輸入到偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器電 路，偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器輸出數(shù)字碼連接子數(shù)模轉(zhuǎn)換器。
3. 根據(jù)權(quán)利要求2所述具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其特 征在于，所述偽隨機(jī)調(diào)制的電荷耦合子級流水線電路的全差分形式由兩組連接方式相同的 所述單端形式電荷耦合子級流水線電路互補(bǔ)連接構(gòu)成，控制時鐘的工作相位和單端形式相 同。
4. 根據(jù)權(quán)利要求2所述具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其特征 在于，所述偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器中，偽隨機(jī)碼產(chǎn)生電路生成的偽隨機(jī)序列控制 子模數(shù)轉(zhuǎn)換器電路中比較器的參考電壓，使得偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器電路中的比 較器之間的參考電壓成偽隨機(jī)性質(zhì)變化，比較器陣列之間的高低位隨偽隨機(jī)序列而變化， 從而消除比較器的失調(diào)電壓對流水線模數(shù)轉(zhuǎn)換器轉(zhuǎn)換特性的影響。
5. 根據(jù)權(quán)利要求2所述具有數(shù)字后臺校準(zhǔn)功能的電荷耦合流水線模數(shù)轉(zhuǎn)換器，其特征 在于，所述偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器電路輸出的溫度計碼具有偽隨機(jī)性質(zhì)，溫度計 碼之間不再有高低位之分，偽隨機(jī)序列調(diào)制的子模數(shù)轉(zhuǎn)換器電路輸出的具有偽隨機(jī)性質(zhì)的 溫度計碼調(diào)制子數(shù)模轉(zhuǎn)換器電路。
【文檔編號】H03M1/12GK104092462SQ201410271325
【公開日】2014年10月8日 申請日期:2014年6月17日 優(yōu)先權(quán)日:2014年6月17日
【發(fā)明者】于宗光, 陳珍海, 薛顏, 付俊愛, 季惠才, 封晴 申請人:中國電子科技集團(tuán)公司第五十八研究所