半導(dǎo)體裝置、顯示裝置以及信號獲取方法
【專利摘要】本發(fā)明提供能夠抑制電路規(guī)模的擴(kuò)大，并且獲取不同的差動方式的信號的半導(dǎo)體裝置、顯示裝置以及獲取方法。利用數(shù)據(jù)第一鎖存器(40)將輸入信號分為時(shí)鐘信號clk的上升沿和下降沿地進(jìn)行2份鎖存。在輸入信號是RSDS方式的情況下，利用第一輸出部(30)、第一數(shù)據(jù)保持部(32)、以及第二輸出部(34)，根據(jù)時(shí)鐘信號clkx2的上升沿和下降沿，對2位的數(shù)據(jù)進(jìn)行2份鎖存。在輸入信號是mini－LVDS方式的情況下，利用第一數(shù)據(jù)保持部(32)以及第二輸出部(34)，根據(jù)時(shí)鐘信號clkx2的上升沿和下降沿來保持4個(gè)時(shí)鐘的數(shù)據(jù)。之后，利用第一輸出部(30)、第三輸出部(38)、第四輸出部(52)、以及第五輸出部(54)，根據(jù)時(shí)鐘信號clkx4的上升沿，對8位的數(shù)據(jù)進(jìn)行1份鎖存。
【專利說明】半導(dǎo)體裝置、顯示裝置以及信號獲取方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置、顯示裝置以及信號獲取方法。

【背景技術(shù)】
[0002]一般地，IC搭載有獲取輸入信號的接口。作為這樣的1C，例如，存在一種用于使液晶顯示器等顯示面板顯示圖像的驅(qū)動用1C。驅(qū)動用IC具有從定時(shí)控制器用半導(dǎo)體裝置接收用于使顯示面板顯示圖像的數(shù)據(jù)信號、控制信號，并輸出至顯示面板的信號線的功能。
[0003]作為驅(qū)動用IC例如，在專利文獻(xiàn)I中記載有能夠根據(jù)輸入方式獲取以單輸入方式和差動輸入方式的不同的輸入方式輸入的信號的半導(dǎo)體電路。
[0004]專利文獻(xiàn)1:日本特開2012 - 44256號公報(bào)
[0005]一般地，從定時(shí)控制器用半導(dǎo)體裝置向驅(qū)動用IC的數(shù)據(jù)(信息)的輸入方式主要采用差動輸入方式。例如，作為差動輸入方式的標(biāo)準(zhǔn)，列舉RSDS(ReduCed SwingDifferential Signaling:低擺幅差分信號)以及 mini — LVDS(min1-Low VoltageDifferential Signaling:微型低電壓差分信號)。
[0006]近年來，對于IC的接口，尋求高速化，尋求也能夠應(yīng)對比RSDS接口高速的mini —LVDS 接口。
[0007]根據(jù)專利文獻(xiàn)I所記載的技術(shù)，雖然能夠?qū)?yīng)單輸入方式以及差動輸入方式這兩種方式，但對于不同的差動輸入方式(例如RSDS以及mini — LVDS)則不能夠?qū)?yīng)。像這樣，一般的現(xiàn)有的驅(qū)動用IC不具有輸入不同的差動輸入方式的功能。
[0008]因此，需要按定時(shí)控制器輸出的每個(gè)信號進(jìn)行驅(qū)動用IC的重新設(shè)計(jì)，需要經(jīng)歷長期的開發(fā)時(shí)間和重新設(shè)計(jì)所花費(fèi)的成本。另外，還考慮在驅(qū)動用IC搭載對應(yīng)不同的差動輸入信號方式的電路的雙方而利用選擇信號等選擇使用哪一個(gè)電路的方法，但擔(dān)心在該情況下未被使用的電路成為多余的課題。


【發(fā)明內(nèi)容】

[0009]本發(fā)明是為了解決上述的問題而提出的，其目的在于提供抑制電路規(guī)模的擴(kuò)大，并且能夠獲取不同的差動方式的信號的半導(dǎo)體裝置、顯示裝置、以及獲取方法。
[0010]為了實(shí)現(xiàn)上述目的，本發(fā)明的半導(dǎo)體裝置具備:時(shí)鐘信號供給部，其供給多個(gè)時(shí)鐘信號；輸入端子，其被輸入第一差動信號或者第二差動信號；輸入數(shù)據(jù)控制裝置，其具備根據(jù)從上述時(shí)鐘信號供給部供給的時(shí)鐘信號輸出經(jīng)由上述輸入端子輸入的輸入數(shù)據(jù)的第一輸出部，并控制上述輸入數(shù)據(jù)的獲??；第一輸出端子，其與上述第一輸出部連接，并輸出與上述第一差動信號對應(yīng)的信號；第二輸出端子，其與上述第一輸出端子電連接，并輸出與上述第二差動信號對應(yīng)的信號；以及選擇器，其基于來自上述時(shí)鐘切換信號供給部的切換信號，從由上述時(shí)鐘信號供給部供給的多個(gè)時(shí)鐘信號中選擇與第一差動信號或者第二差動信號對應(yīng)的時(shí)鐘信號并供給至上述第一輸出部。
[0011]本發(fā)明的顯示裝置具備顯示面板；驅(qū)動用1C，其具備本發(fā)明的半導(dǎo)體裝置，將基于利用上述半導(dǎo)體裝置獲取的輸入數(shù)據(jù)而生成的信號輸出至上述顯示面板；以及定時(shí)控制器，其對上述半導(dǎo)體裝置進(jìn)行與輸入數(shù)據(jù)的獲取相關(guān)的指示。
[0012]本發(fā)明的信號獲取方法是具備以下構(gòu)件的半導(dǎo)體裝置的信號獲取方法，即:時(shí)鐘信號供給部，其供給第一時(shí)鐘信號以及第二時(shí)鐘信號；輸入端子，其被輸入第一差動信號或者第二差動信號；輸入數(shù)據(jù)控制裝置，其具備根據(jù)從上述時(shí)鐘信號供給部供給的時(shí)鐘信號輸出經(jīng)由上述輸入端子輸入的輸入數(shù)據(jù)的第一輸出部，并控制上述輸入數(shù)據(jù)的獲?。坏谝惠敵龆俗?，其與上述第一輸出部連接，并輸出與上述第一差動信號對應(yīng)的信號；第二輸出端子，其與上述第一輸出端子電連接，并輸出與上述第二差動信號對應(yīng)的信號；選擇器，其基于來自上述時(shí)鐘切換信號供給部的切換信號，從由上述時(shí)鐘信號供給部供給的上述第一時(shí)鐘信號以及上述第二時(shí)鐘信號中選擇與第一差動信號或者第二差動信號對應(yīng)的時(shí)鐘信號并供給至上述第一輸出部；第二輸出部，其根據(jù)上述第一時(shí)鐘信號，向供給第一時(shí)鐘信號的第二數(shù)據(jù)保持部輸出與上述第二差動信號對應(yīng)的信號，并且將與上述第一差動信號對應(yīng)的信號輸出至第三輸出端子；以及第三輸出部，其與上述第二數(shù)據(jù)保持部連接，并根據(jù)上述第二時(shí)鐘信號，來將與上述第二差動信號對應(yīng)的信號輸出至第四輸出端子，根據(jù)所述信號獲取方法，在上述輸入端子被輸入上述第一差動信號的情況下，包括:利用上述選擇器，來選擇與上述第一差動信號對應(yīng)的第一時(shí)鐘信號并供給至上述第一輸出部的步驟；利用上述第一輸出部，根據(jù)上述第一時(shí)鐘信號來從上述第一輸出端子輸出上述輸入數(shù)據(jù)的步驟；以及利用上述第二輸出部，根據(jù)上述第一時(shí)鐘信號來向被供給第一時(shí)鐘信號的第二數(shù)據(jù)保持部輸出與上述第二差動信號對應(yīng)的信號，并且從第三輸出端子輸出與上述第一差動信號對應(yīng)的信號的步驟，并且，在上述輸入端子被輸入上述第二差動信號的情況下，包括:利用上述選擇器，來選擇與上述第二差動信號對應(yīng)的上述第二時(shí)鐘信號并供給至上述第一輸出部的步驟；利用上述第一輸出部，根據(jù)上述第二時(shí)鐘信號來從上述第三端子輸出上述輸入數(shù)據(jù)的步驟；以及利用上述第三輸出部，根據(jù)上述第二時(shí)鐘信號來從第四輸出端子輸出與上述第二差動信號對應(yīng)的信號的步驟。
[0013]根據(jù)本發(fā)明，起到抑制電路規(guī)模的擴(kuò)大，并且能夠獲取不同的差動方式的信號這一效果。

【專利附圖】

【附圖說明】
[0014]圖1是表示本實(shí)施方式的半導(dǎo)體裝置的一個(gè)例子的示意圖。
[0015]圖2是在圖1中表示為示意圖的半導(dǎo)體裝置的電路圖。
[0016]圖3是表示第一實(shí)施方式的半導(dǎo)體裝置的一個(gè)例子的電路圖。
[0017]圖4是表示用于獲取將第一實(shí)施方式的半導(dǎo)體裝置作為接口來使用的IC中的8位的數(shù)據(jù)的結(jié)構(gòu)的一個(gè)例子的示意圖。
[0018]圖5是表示第一實(shí)施方式的半導(dǎo)體裝置作為RSDS接口發(fā)揮功能的情況下的動作的一個(gè)例子的時(shí)序圖。
[0019]圖6是表示第一實(shí)施方式的半導(dǎo)體裝置作為mini — LVDS接口發(fā)揮功能的情況下的動作的一個(gè)例子的時(shí)序圖。
[0020]圖7是表示第二實(shí)施方式的顯示裝置的一個(gè)例子的結(jié)構(gòu)的結(jié)構(gòu)圖。
[0021]圖8是比較例的RSDS接口(半導(dǎo)體裝置)的電路圖。
[0022]圖9是表示比較例的RSDS接口的動作的時(shí)序圖。
[0023]圖10是表示比較例的mini — LVDS接口(半導(dǎo)體裝置)的電路圖。
[0024]圖11是表示比較例的mini — LVDS接口的動作的時(shí)序圖。
[0025]符號說明
[0026]5…時(shí)鐘切換信號供給部；10…半導(dǎo)體裝置；12…輸入端子；14、14A、14B、14C…時(shí)鐘信號供給部；16...選擇器；20…輸入數(shù)據(jù)控制裝置；22…第一輸出端子；24…第二輸出端子；30…第一輸出部；32…第一數(shù)據(jù)保持部；34…第二輸出部；36…第二數(shù)據(jù)保持部；38...第三輸出部；40…數(shù)據(jù)第一鎖存器；41…數(shù)據(jù)第二鎖存器；42…第三輸出端子；44...第四輸出端子；50…接收器；52…第四輸出部；54…第五輸出部;60…四分頻時(shí)鐘生成電路;62...第五輸出端子；64…第六輸出端子;80…顯不裝置;82…定時(shí)控制器；84…驅(qū)動用IC ;86...顯示面板；

【具體實(shí)施方式】
[0027]以下，參照附圖，對本實(shí)施方式進(jìn)行詳細(xì)說明。首先，對本實(shí)施方式的概略進(jìn)行說明，之后，對具體的實(shí)施方式進(jìn)行說明。
[0028]圖1中示有提取出本實(shí)施方式的主要部分的半導(dǎo)體裝置的示意圖。此外，圖1所示的半導(dǎo)體裝置10示意性地表示出本實(shí)施方式的半導(dǎo)體裝置10。本實(shí)施方式的半導(dǎo)體裝置10具有獲取不同的差動輸入方式的信號，并將信號輸出至搭載于設(shè)置有該半導(dǎo)體裝置10等的其他的電路(內(nèi)部電路等)的功能。即，半導(dǎo)體裝置10作為與被輸入的不同的差動輸入方式分別對應(yīng)的接口發(fā)揮功能。
[0029]如圖1所示，半導(dǎo)體裝置10具備輸入端子12、時(shí)鐘信號供給部14、選擇器16、輸入數(shù)據(jù)控制裝置20、第一輸出端子22、以及第二輸出端子24。另外，輸入數(shù)據(jù)控制裝置20具備第一輸出部30。
[0030]時(shí)鐘信號供給部14具有將頻率不同的時(shí)鐘信號供給至輸入數(shù)據(jù)控制裝置20的功能。因此，時(shí)鐘信號供給部14具備供給頻率不同的時(shí)鐘信號的時(shí)鐘信號供給部14A以及時(shí)鐘信號供給部14B。例如，時(shí)鐘信號供給部14A將對規(guī)定的時(shí)鐘信號進(jìn)行了二分頻(頻率為規(guī)定的時(shí)鐘信號的1/2倍)后的時(shí)鐘信號供給至輸入數(shù)據(jù)控制裝置20。另外，時(shí)鐘信號供給部14B將對規(guī)定的時(shí)鐘信號進(jìn)行了四分頻(頻率為規(guī)定的時(shí)鐘信號的1/4倍)后的時(shí)鐘信號供給至輸入數(shù)據(jù)控制裝置20。這些時(shí)鐘信號被直接供給至輸入數(shù)據(jù)控制裝置20，并且經(jīng)由選擇器16供給至輸入數(shù)據(jù)控制裝置20的第一輸出部30。
[0031 ] 選擇器16根據(jù)由時(shí)鐘切換信號供給部5供給的時(shí)鐘切換信號，選擇由時(shí)鐘信號供給部14供給的時(shí)鐘信號的某一個(gè)，并輸出至第一輸出部30。此外，在本實(shí)施方式中，時(shí)鐘切換信號供給部5以與半導(dǎo)體裝置10獨(dú)立的方式設(shè)置，但也可以是半導(dǎo)體裝置10自身具備。
[0032]在本實(shí)施方式的半導(dǎo)體裝置10中，經(jīng)由輸入端子12，將差動輸入方式的輸入信號輸入至第一輸出部30。如以上述方式那樣，向輸入端子12輸入不同的輸入方式的信號。
[0033]輸入數(shù)據(jù)控制裝置20的第一輸出部30根據(jù)經(jīng)由選擇器16供給的時(shí)鐘信號，獲取從輸入端子12輸入的輸入信號，并輸出至輸入數(shù)據(jù)控制裝置20的外部(后段的電路)。向第一輸出部30供給的時(shí)鐘信號是頻率不同的信號，因此第一輸出部30根據(jù)供給的時(shí)鐘信號，獲取從輸入端子12輸入的輸入信號的定時(shí)不同。
[0034]在本實(shí)施方式的半導(dǎo)體裝置10中，基于從時(shí)鐘信號供給部14A供給的時(shí)鐘信號將第一輸出部30獲取的信號經(jīng)由第一輸出端子22輸出至半導(dǎo)體裝置10的外部(后段的電路)。另外，在半導(dǎo)體裝置10中，基于從時(shí)鐘信號供給部14B供給的時(shí)鐘信號將第一輸出部30獲取的信號經(jīng)由第二輸出端子24輸出至半導(dǎo)體裝置10的后段的電路。
[0035]在圖2中示有在圖1中表示為示意圖的半導(dǎo)體裝置的電路圖。圖2所示的半導(dǎo)體裝置10的時(shí)鐘信號供給部14將規(guī)定的頻率的時(shí)鐘信號elk、規(guī)定的頻率的1/2倍的時(shí)鐘信號clkx2、以及規(guī)定的頻率的1/4倍的時(shí)鐘信號clkx4供給至輸入數(shù)據(jù)控制裝置20。從時(shí)鐘信號供給部14C供給的時(shí)鐘信號elk被直接供給至輸入數(shù)據(jù)控制裝置20。從時(shí)鐘信號供給部14A供給的時(shí)鐘信號clkx2被直接供給至輸入數(shù)據(jù)控制裝置20，并且經(jīng)由選擇器16被供給至輸入數(shù)據(jù)控制裝置20。另外，從時(shí)鐘信號供給部14B供給的時(shí)鐘信號clkx4被直接供給至輸入數(shù)據(jù)控制裝置20，并且經(jīng)由選擇器16被供給至輸入數(shù)據(jù)控制裝置20。此外，時(shí)鐘信號clkx2以及時(shí)鐘信號clkx4也可以對時(shí)鐘信號elk進(jìn)行分頻來生成。
[0036]圖2所示的半導(dǎo)體裝置10的輸入數(shù)據(jù)控制裝置20具備第一輸出部30、第一數(shù)據(jù)保持部32、第二輸出部34、第二數(shù)據(jù)保持部36、第三輸出部38、以及數(shù)據(jù)第一鎖存器40。本實(shí)施方式的第一輸出部30、第一數(shù)據(jù)保持部32、第二輸出部34、第二數(shù)據(jù)保持部36、第三輸出部38、以及數(shù)據(jù)第一鎖存器40如圖2所示，使用D型觸發(fā)器電路。
[0037]數(shù)據(jù)第一鎖存器40具有以與時(shí)鐘信號elk對應(yīng)的定時(shí)來獲取從輸入端子12輸入的輸入信號并輸出的功能。
[0038]從數(shù)據(jù)第一鎖存器40輸出的信號被輸入至第一數(shù)據(jù)保持部32以及第二輸出部34。第一數(shù)據(jù)保持部32具有以與時(shí)鐘信號clkx2的下降沿對應(yīng)的定時(shí)來獲取從數(shù)據(jù)第一鎖存器40輸入的信號并輸出的功能。從第一數(shù)據(jù)保持部32輸出的信號被輸入至第一輸出部30。第一輸出部30具有以與經(jīng)由選擇器16輸入的時(shí)鐘信號clkx2或者時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取從第一數(shù)據(jù)保持部32輸入的信號并輸出的功能。
[0039]在從輸入端子12輸入的差動輸入方式的輸入信號是第一信號(例如，與RSDS方式對應(yīng)的信號)的情況下，根據(jù)時(shí)鐘切換信號供給部5的指示(切換信號ifsel)，選擇器16選擇時(shí)鐘信號clkx2并供給至第一輸出部30。另外，在從輸入端子12輸入的差動輸入方式的輸入信號是第二信號(例如，與mini — LVDS方式對應(yīng)的信號)的情況下,根據(jù)時(shí)鐘切換信號供給部5的指示(切換信號ifsel)，選擇器16選擇時(shí)鐘信號clkx4并供給至第一輸出部30。通過第一輸出部30根據(jù)時(shí)鐘信號clkx2獲取的信號經(jīng)由第一輸出端子22被輸出至半導(dǎo)體裝置10的后段的電路。通過第一輸出部30根據(jù)時(shí)鐘信號clkx4獲取的信號經(jīng)由第二輸出端子24被輸出至半導(dǎo)體裝置10的后段的電路。
[0040]另一方面，第二輸出部34具有以與時(shí)鐘信號clkx2的上升沿對應(yīng)的定時(shí)來獲取從數(shù)據(jù)第一鎖存器40輸入的信號并輸出的功能。從第二輸出部34輸出的信號經(jīng)由第三輸出端子42被輸出至半導(dǎo)體裝置10的后段的電路，并且輸入至第二數(shù)據(jù)保持部36。
[0041]第二數(shù)據(jù)保持部36具有以與時(shí)鐘信號clkx2對應(yīng)的定時(shí)來獲取從第二輸出部34輸入的信號并輸出的功能。從第二數(shù)據(jù)保持部36輸出的信號被輸入至第三輸出部38。第三輸出部38具有以與時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取從第二數(shù)據(jù)保持部36輸入的信號并輸出的功能。從第三輸出部38輸出的信號經(jīng)由第四輸出端子44被輸出至半導(dǎo)體裝置10的后段的電路。
[0042]在圖2所示的半導(dǎo)體裝置10作為與第一輸入信號對應(yīng)的接口發(fā)揮功能的情況下，將時(shí)鐘信號clkx2從選擇器16供給至輸入數(shù)據(jù)控制裝置20。半導(dǎo)體裝置10將根據(jù)時(shí)鐘信號clkx2獲取的輸入信號經(jīng)由第一輸出端子22以及第三輸出端子42輸出至后段的電路。另外，在半導(dǎo)體裝置10作為與第二輸入信號對應(yīng)的接口發(fā)揮功能的情況下，將時(shí)鐘信號clkx4從選擇器16供給至輸入數(shù)據(jù)控制裝置20。半導(dǎo)體裝置10將根據(jù)時(shí)鐘信號clkx4獲取的輸入信號經(jīng)由第二輸出端子24以及第四輸出端子44輸出至后段的電路。
[0043]接下來，對本實(shí)施方式的半導(dǎo)體裝置10的具體的一個(gè)例子進(jìn)行說明。
[0044][第一實(shí)施方式]
[0045]在本實(shí)施方式中，作為具體的一個(gè)例子，對輸入與RSDS方式對應(yīng)的輸入信號以及與min1- LVDS方式對應(yīng)的輸入信號的任意一個(gè)，半導(dǎo)體裝置10作為RSDS接口或者min1- LVDS接口發(fā)揮功能的情況進(jìn)行說明。在作為RSDS接口發(fā)揮功能的情況下，半導(dǎo)體裝置10作為對2位的數(shù)據(jù)進(jìn)行2份鎖存的電路發(fā)揮功能。另外，在作為mini — LVDS接口發(fā)揮功能的情況下，半導(dǎo)體裝置10作為對8位的數(shù)據(jù)進(jìn)行I份鎖存的電路發(fā)揮功能。
[0046]在圖3中，示有本實(shí)施方式的半導(dǎo)體裝置10的一個(gè)例子的電路圖。此外，在圖3中，為了避免記載變得繁瑣，省略時(shí)鐘切換信號供給部5、第一輸出端子22、第二輸出端子24、第三輸出端子42、以及第四輸出端子44的記載。
[0047]時(shí)鐘信號供給部14具備對規(guī)定的時(shí)鐘信號elk進(jìn)行二分頻的由D型觸發(fā)器電路構(gòu)成的時(shí)鐘信號供給部14A、對時(shí)鐘信號elk進(jìn)行四分頻的時(shí)鐘信號供給部14B、反轉(zhuǎn)電路60A、選擇器60B、以及反轉(zhuǎn)電路60F。另外，時(shí)鐘信號供給部14B具備D型觸發(fā)器電路60C、60D、以及反轉(zhuǎn)電路60E。此外，在圖3所示的半導(dǎo)體裝置10的時(shí)鐘信號供給部14中，將從外部供給的時(shí)鐘信號elk保持原樣地供給至輸入數(shù)據(jù)控制裝置20，因此未設(shè)置時(shí)鐘信號供給部14C。然而，在從外部供給的時(shí)鐘信號與時(shí)鐘信號elk不同的情況下，設(shè)置基于從外部供給的時(shí)鐘信號生成時(shí)鐘信號elk并供給至輸入數(shù)據(jù)控制裝置20的時(shí)鐘信號供給部14C。
[0048]將輸入至?xí)r鐘信號供給部14的規(guī)定的時(shí)鐘信號elk、以及時(shí)鐘信號elk通過反轉(zhuǎn)電路60A反轉(zhuǎn)后的信號輸入至選擇器60B。在選擇器60B根據(jù)由時(shí)鐘切換信號供給部5供給的時(shí)鐘切換信號ifsel，作為RSDS接口發(fā)揮功能的情況下，將時(shí)鐘信號elk輸出至?xí)r鐘信號供給部14A。另外，在選擇器60B作為mini — LVDS接口發(fā)揮功能的情況下，將時(shí)鐘信號elk的反轉(zhuǎn)信號輸出至?xí)r鐘信號供給部14A。時(shí)鐘信號供給部14A具有通過以與時(shí)鐘信號elk或者其反轉(zhuǎn)信號對應(yīng)的定時(shí)來獲取QN的輸出，并經(jīng)由反轉(zhuǎn)電路60F輸出，來生成對規(guī)定的時(shí)鐘信號elk進(jìn)行了二分頻的時(shí)鐘信號clkx2，并輸出至輸入數(shù)據(jù)控制裝置20 (數(shù)據(jù)第二鎖存器41)以及時(shí)鐘信號供給部14B的功能。
[0049]時(shí)鐘信號供給部14B的D型觸發(fā)器電路60C以與時(shí)鐘信號clkx2的下降沿對應(yīng)的定時(shí)來獲取QN的輸出，并輸出至D型觸發(fā)器電路60D。
[0050]D型觸發(fā)器電路60D具有以與時(shí)鐘信號clkx2的上升沿對應(yīng)的定時(shí)來獲取D型觸發(fā)器電路60C的Q的輸出，并經(jīng)由反轉(zhuǎn)電路60E輸出至輸入數(shù)據(jù)控制裝置20的數(shù)據(jù)第二鎖存器41的功能。像這樣，時(shí)鐘信號供給部14B具有生成對時(shí)鐘信號elk進(jìn)行了四分頻的時(shí)鐘信號clkx4并供給至輸入數(shù)據(jù)控制裝置20的數(shù)據(jù)第二鎖存器41的功能。此外，時(shí)鐘信號供給部14A的D型觸發(fā)器電路、以及D型觸發(fā)器電路60C、60D在信號clkre是低電平的期間，進(jìn)行時(shí)鐘信號clkx2、clkx4的生成。在本實(shí)施方式中，以規(guī)定的定時(shí)，將信號clkre從外部輸入至半導(dǎo)體裝置10。
[0051]接收器50具有接受經(jīng)由輸入端子12輸入至半導(dǎo)體裝置10的RSDS方式的輸入信號dp、dn或者mini — LVDS方式的輸入信號xp、xn，并輸出至輸入數(shù)據(jù)控制裝置20的數(shù)據(jù)第一鎖存器40的功能。
[0052]本實(shí)施方式的輸入數(shù)據(jù)控制裝置20包含數(shù)據(jù)第一鎖存器40以及數(shù)據(jù)第二鎖存器41。數(shù)據(jù)第一鎖存器40具備D型觸發(fā)器電路40A、40B、以及反轉(zhuǎn)電路40C。規(guī)定的時(shí)鐘信號elk從時(shí)鐘信號供給部14輸入至反轉(zhuǎn)電路40C。向數(shù)據(jù)第一鎖存器40的D型觸發(fā)器電路40A以及40B輸入從接收器50輸出的輸入信號。另外，向D型觸發(fā)器電路40A輸入規(guī)定的時(shí)鐘信號elk的反轉(zhuǎn)信號。向D型觸發(fā)器電路40B從時(shí)鐘信號供給部14輸入規(guī)定的時(shí)鐘信號elk。即，數(shù)據(jù)第一鎖存器40具有分為時(shí)鐘信號elk的下降沿和上升沿來鎖存從接收器50輸入的輸入信號的功能。
[0053]數(shù)據(jù)第二鎖存器41具備第一輸出部30、第一數(shù)據(jù)保持部32、第二輸出部34、第二數(shù)據(jù)保持部36、第三輸出部38、第四輸出部52、以及第五輸出部54。另外,本實(shí)施方式的數(shù)據(jù)第二鎖存器41具備選擇器16。此外，如上所述那樣，選擇器16也可以設(shè)置在數(shù)據(jù)第二鎖存器41 (輸入數(shù)據(jù)控制裝置20)的外部。
[0054]第一數(shù)據(jù)保持部32具備D型觸發(fā)器電路32A、32B。D型觸發(fā)器電路32A具有以與時(shí)鐘信號clkx2對應(yīng)的定時(shí)來獲取D型觸發(fā)器電路40A的輸出信號neg — d,并輸出信號d[3]的功能。另外，D型觸發(fā)器電路32B具有以與時(shí)鐘信號clkx2對應(yīng)的定時(shí)來獲取D型觸發(fā)器電路40B的輸出信號pos — d,并輸出信號d[2]的功能。
[0055]第一數(shù)據(jù)保持部32與第一輸出部30連接。第一輸出部30具備D型觸發(fā)器電路30A、30B。選擇器16基于從時(shí)鐘切換信號供給部5供給的時(shí)鐘切換信號ifsel，在半導(dǎo)體裝置10作為RSDS接口發(fā)揮功能的情況下，選擇時(shí)鐘信號clkx2供給至第一輸出部30。另一方面，在半導(dǎo)體裝置10作為min1- LVDS發(fā)揮功能的情況下，選擇器16選擇時(shí)鐘信號clkx4供給至第一輸出部30。
[0056]D型觸發(fā)器電路30A以與時(shí)鐘信號clkx2或者時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取信號d[3]并輸出。D型觸發(fā)器電路30B以與時(shí)鐘信號clkx2或者時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取信號d[2]并輸出。在半導(dǎo)體裝置10作為RSDS接口發(fā)揮功能的情況下，第一輸出部30的輸出Iv— 1st [1: O]經(jīng)由第一輸出端子22被輸出至后段的電路。另一方面，在半導(dǎo)體裝置10作為min1- LVDS接口發(fā)揮功能的情況下，第一輸出部30的輸出作為lv[2]、lv[3]經(jīng)由第二輸出端子24被輸出至后段的電路。
[0057]第二輸出部34具備D型觸發(fā)器電路34A、34B。D型觸發(fā)器電路34A具有以與時(shí)鐘信號clkx2對應(yīng)的定時(shí)來獲取D型觸發(fā)器電路40A的輸出信號neg — d并輸出信號pre _d[l]的功能。另外，D型觸發(fā)器電路34B具有以與時(shí)鐘信號clkx2對應(yīng)的定時(shí)來獲取D型觸發(fā)器電路40B的輸出信號pos —d并輸出信號pre —d[0]的功能。在半導(dǎo)體裝置10作為RSDS接口發(fā)揮功能的情況下，第二輸出部34的輸出lv —2nd[l:0]經(jīng)由第三輸出端子42被輸出至后段的電路。
[0058]第二輸出部34與第二數(shù)據(jù)保持部36連接。第二數(shù)據(jù)保持部36具備D型觸發(fā)器電路36A、36B。D型觸發(fā)器電路36A具有以與時(shí)鐘信號clkx2對應(yīng)的定時(shí)來獲取信號pre_d[l]并輸出信號d[l]的功能。D型觸發(fā)器電路36B具有以與時(shí)鐘信號clkx2對應(yīng)的定時(shí)來獲取信號pre —d[O]并輸出信號d[0]的功能。
[0059]第二數(shù)據(jù)保持部36與第三輸出部38連接。第三輸出部38具備D型觸發(fā)器電路38A、38B。D型觸發(fā)器電路38A具有以與時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取信號d[l]并輸出的功能。D型觸發(fā)器電路38B以與時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取信號d[0]并輸出。在半導(dǎo)體裝置10作為min1- LVDS接口發(fā)揮功能的情況下，第三輸出部38的輸出作為1ν[1]、1ν[0]經(jīng)由第四輸出端子44被輸出至后段的電路。
[0060]另外，第四輸出部52具備D型觸發(fā)器電路52A、52B。D型觸發(fā)器電路52A具有以與時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取信號pre —d[l]并輸出的功能。D型觸發(fā)器電路52B具有以與時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取信號pre —d[0]并輸出的功能。在半導(dǎo)體裝置10作為min1- LVDS接口發(fā)揮功能的情況下，第四輸出部52的輸出作為Iv [4]、Iv [5]經(jīng)由第五輸出端子62J參照圖4)被輸出至后段的電路。
[0061]另外，第五輸出部54具備D型觸發(fā)器電路54A、54B。D型觸發(fā)器電路54A具有以與時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取信號neg — d并輸出的功能。D型觸發(fā)器電路54B具有以與時(shí)鐘信號clkx4對應(yīng)的定時(shí)來獲取信號pos —d并輸出的功能。在半導(dǎo)體裝置10作為mini — LVDS接口發(fā)揮功能的情況下，第五輸出部54的輸出作為lv[6]、lv[7]經(jīng)由第五輸出端子64J參照圖4)被輸出至后段的電路。
[0062]在本實(shí)施方式的半導(dǎo)體裝置10中，如上所述，在作為RSDS接口發(fā)揮功能的情況下，對2位的數(shù)據(jù)進(jìn)行2份(lv —lst[l:0]、lv —2nd[l:0])鎖存，在作為mini — LVDS接口發(fā)揮功能的情況下，對8位的數(shù)據(jù)進(jìn)行以I份(lv[7:0])鎖存。因此，在將本實(shí)施方式的半導(dǎo)體裝置10作為接口來使用的IC中，為了在輸入信號是RSDS的情況下獲取8位的數(shù)據(jù)，需要4組輸入數(shù)據(jù)控制裝置20。在圖4中示有將本實(shí)施方式的半導(dǎo)體裝置10作為接口來使用的IC中的用于獲取8位的數(shù)據(jù)的結(jié)構(gòu)的示意圖。
[0063]在圖4所示的IC中，為了獲取8位的RSDS方式的輸入信號(數(shù)據(jù))，具備4組接收器50 (50!?504)以及輸入數(shù)據(jù)控制裝置20 (20!?204)。此外，時(shí)鐘信號供給部14對于4組接收器50以及輸入數(shù)據(jù)控制裝置20能夠共用。S卩，IC與接收器50以及輸入數(shù)據(jù)控制裝置20的組數(shù)無關(guān)，具備一個(gè)時(shí)鐘信號供給部14。
[0064]在輸入信號是RSDS方式的情況下，從輸入數(shù)據(jù)控制裝置20i經(jīng)由第一輸出端子22i輸出的數(shù)據(jù)Iv — I [1: O]、從輸入數(shù)據(jù)控制裝置202經(jīng)由第一輸出端子2?輸出的數(shù)據(jù)Iv—I [3:2]、從輸入數(shù)據(jù)控制裝置203經(jīng)由第一輸出端子223輸出的數(shù)據(jù)Iv — I [5:4]、以及從輸入數(shù)據(jù)控制裝置204經(jīng)由第一輸出端子224輸出的數(shù)據(jù)lv — 1[7:6]在半導(dǎo)體裝置10的外部，連接為總線信號，作為lv — 1[7:0]被供給。
[0065]另外，從輸入數(shù)據(jù)控制裝置20i經(jīng)由第一輸出端子42i輸出的數(shù)據(jù)Iv — 2 [1: O]、從輸入數(shù)據(jù)控制裝置202經(jīng)由第一輸出端子422輸出的數(shù)據(jù)Iv — 2 [3:2]、從輸入數(shù)據(jù)控制裝置203經(jīng)由第一輸出端子423輸出的數(shù)據(jù)Iv — 2 [5:4]、以及從輸入數(shù)據(jù)控制裝置204經(jīng)由第一輸出端子424輸出的數(shù)據(jù)lv —2[7:6]在半導(dǎo)體裝置10的外部，連接為總線信號，作為lv —2[7:0]被供給。
[0066]像這樣，在輸入了 RSDS方式的輸入信號的情況下，利用4組接收器50以及輸入數(shù)據(jù)控制裝置20，對8位的數(shù)據(jù)進(jìn)行2份獲取。
[0067]另一方面，在輸入信號是mini — LVDS方式的情況下，從輸入數(shù)據(jù)控制裝置2(^經(jīng)由第四輸出端子41輸出的數(shù)據(jù)1ν[1:0]、經(jīng)由第二輸出端子21輸出的數(shù)據(jù)lv[3:2]、經(jīng)由第五輸出端子62i輸出的數(shù)據(jù)Iv [5:4]、以及經(jīng)由第六輸出端子61輸出的數(shù)據(jù)Iv [7:6]在半導(dǎo)體裝置10的內(nèi)部連接并作為lv[7:0]被供給。
[0068]像這樣，在輸入了 mini — LVDS方式的輸入信號的情況下，利用I組接收器50以及輸入數(shù)據(jù)控制裝置20，對8位的數(shù)據(jù)進(jìn)行I份獲取。此外，在本實(shí)施方式的IC中，配合輸入了 RSDS方式的輸入信號的情況，為了獲取2份的數(shù)據(jù)，驅(qū)動4組接收器50以及輸入數(shù)據(jù)控制裝置20中的2組。例如，驅(qū)動接收器SO1以及輸入數(shù)據(jù)控制裝置20i和接收器502以及輸入數(shù)據(jù)控制裝置202，來獲取2份的輸入信號。在該情況下，對于未使用(驅(qū)動)的其他2組接收器50(503、504)以及輸入數(shù)據(jù)控制裝置20(203、204)，通過切斷電源供給來實(shí)現(xiàn)節(jié)省電力化。
[0069]接下來，對本實(shí)施方式的半導(dǎo)體裝置10的動作進(jìn)行說明。首先，對半導(dǎo)體裝置10作為RSDS接口發(fā)揮功能的情況下的動作進(jìn)行說明。圖5中示有半導(dǎo)體裝置10作為RSDS接口發(fā)揮功能的情況下的動作的一個(gè)例子的時(shí)序圖。在半導(dǎo)體裝置10作為RSDS接口發(fā)揮功能的情況下，根據(jù)從時(shí)鐘切換信號供給部5供給的切換信號ifsel，選擇器16選擇時(shí)鐘信號clkx2并輸出至第一輸出部30。在作為RSDS接口發(fā)揮功能的情況下，由于不使用時(shí)鐘信號供給部14的四分頻時(shí)鐘生成電路60生成的時(shí)鐘信號clkx4，所以在圖5所示的時(shí)序圖中，省略記載。
[0070]數(shù)據(jù)第一鎖存器40根據(jù)從時(shí)鐘信號供給部14供給的時(shí)鐘信號elk的上升沿和下降沿，對從接收器50輸入的輸入信號(RSDS - Data)進(jìn)行2份鎖存。
[0071]第一數(shù)據(jù)保持部32以時(shí)鐘信號clkx2的下降沿對I份輸入信號(1st Data)進(jìn)行鎖存(圖5，參照d[3:2])。之后，第一輸出部30以時(shí)鐘信號clkx2的上升沿鎖存從第一數(shù)據(jù)保持部32輸出的信號1st Data，并輸出lv —lst[l:0]。通過使用4組輸入數(shù)據(jù)控制裝置20，從第一輸出部30輸出作為8位的數(shù)據(jù)的Iv — 1st [7:0]。
[0072]另一方面，第二輸出部34以時(shí)鐘信號clkx2的上升沿鎖存從數(shù)據(jù)第一鎖存器40輸出的信號2nd Data,輸出Iv — 2nd [1: O]。通過使用4組輸入數(shù)據(jù)控制裝置20,從第二輸出部34輸出作為8位的數(shù)據(jù)的lv —2nd[7:0]。
[0073]接下來，對半導(dǎo)體裝置10作為mini — LVDS接口發(fā)揮功能的情況下的動作進(jìn)行說明。圖6中示有半導(dǎo)體裝置10作為mini — LVDS接口發(fā)揮功能的情況下的動作的一個(gè)例子的時(shí)序圖。在半導(dǎo)體裝置10作為min1- LVDS接口發(fā)揮功能的情況下，根據(jù)從時(shí)鐘切換信號供給部5供給的切換信號ifsel，選擇器16選擇時(shí)鐘信號clkx4并輸出至第一輸出部30。
[0074]數(shù)據(jù)第一鎖存器40根據(jù)從時(shí)鐘信號供給部14供給的時(shí)鐘信號elk的上升沿和下降沿，對從接收器50輸入的輸入信號(miniLVDS — Data)進(jìn)行2份鎖存。根據(jù)時(shí)鐘信號elk的上升沿鎖存的數(shù)據(jù)(X[0]、x[2]、x[4]、x[6])作為信號pos —d從D型觸發(fā)器電路40B輸出。根據(jù)時(shí)鐘信號elk的下降沿鎖存的數(shù)據(jù)(x[l]、x[3]、x[5]、x[7])作為信號neg—d從D型觸發(fā)器電路40A輸出。
[0075]第二輸出部34以與時(shí)鐘信號clkx2的上升沿對應(yīng)的定時(shí)來鎖存信號pos — d以及信號neg — d,并輸出信號pre — d[l:0] (x[l:0]、x[5:4])。之后，第二數(shù)據(jù)保持部36以與時(shí)鐘信號clkx2的下降沿對應(yīng)的定時(shí)來鎖存信號pre —d[l:0]，并輸出信號d[l:0](x[l:0]、x[5:4])。
[0076]第一數(shù)據(jù)保持部32以與時(shí)鐘信號clkx2的下降沿對應(yīng)的定時(shí)來鎖存信號pos —d 以及信號 neg —d，并輸出信號 d[3:2] (x[3:2]、x[7:6])。
[0077]在半導(dǎo)體裝置10作為mini — LVDS接口發(fā)揮功能的情況下，從時(shí)鐘信號供給部14向第一輸出部30、第三輸出部38、第四輸出部52、以及第五輸出部54供給時(shí)鐘信號clkx4。因此，第一輸出部30、第三輸出部38、第四輸出部52、以及第五輸出部54根據(jù)時(shí)鐘信號clkx4的上升沿，分別鎖存輸入的信號并輸出。
[0078]像這樣，將由數(shù)據(jù)第二鎖存器41鎖存的8位的數(shù)據(jù)的I份作為IstData(x[7:0])從半導(dǎo)體裝置10輸出至后段的電路。
[0079](RSDS接口的比較例)
[0080]作為本實(shí)施方式的半導(dǎo)體裝置10的比較例，對作為RSDS接口發(fā)揮功能的以往的半導(dǎo)體裝置進(jìn)行說明。圖8示有比較例的半導(dǎo)體裝置100的電路圖。比較例的半導(dǎo)體裝置100具備接收器150、輸入數(shù)據(jù)控制裝置120、以及時(shí)鐘信號供給部114。輸入數(shù)據(jù)控制裝置120具備數(shù)據(jù)第一鎖存器140以及數(shù)據(jù)第二鎖存器141。
[0081]接收器150以及數(shù)據(jù)第一鎖存器140是與第一實(shí)施方式的半導(dǎo)體裝置10的接收器50以及數(shù)據(jù)第一鎖存器40相同的結(jié)構(gòu)。
[0082]時(shí)鐘信號供給部114具備D型觸發(fā)器電路和反轉(zhuǎn)電路，基于時(shí)鐘信號clk，生成二分頻后的時(shí)鐘信號clkx2，并供給至數(shù)據(jù)第二鎖存器141。
[0083]數(shù)據(jù)第二鎖存器141具備第一輸出部130、第一數(shù)據(jù)保持部132、以及第二輸出部134。第一輸出部130、第一數(shù)據(jù)保持部132、以及第二輸出部134分別具備2個(gè)D型觸發(fā)器電路。第一輸出部130、第一數(shù)據(jù)保持部132、以及第二輸出部134均具有根據(jù)時(shí)鐘信號clkx2獲取信號并輸出的功能。
[0084]圖9中示有表示比較例的半導(dǎo)體裝置100的動作的時(shí)序圖。
[0085]數(shù)據(jù)第一鎖存器140根據(jù)從時(shí)鐘信號供給部114供給的時(shí)鐘信號elk的上升沿和下降沿，對從接收器150輸入的輸入信號(RSDS - Data)進(jìn)行2份鎖存。
[0086]數(shù)據(jù)第二鎖存器141能夠以與時(shí)鐘信號clkx2的上升沿和下降沿對應(yīng)的定時(shí)來獲取數(shù)據(jù)第一鎖存器140鎖存的數(shù)據(jù)，并對2位的數(shù)據(jù)進(jìn)行2份鎖存。
[0087]半導(dǎo)體裝置100與第一實(shí)施方式的半導(dǎo)體裝置10相同，能夠以4組對8位的數(shù)據(jù)進(jìn)行 2 份(lv_ lst[7:0]av_2nd[7:0])獲取。
[0088]像這樣，以往的半導(dǎo)體裝置100能夠通過使用12組，對8位的數(shù)據(jù)進(jìn)行6份鎖存。
[0089](mini — LVDS 的比較例)
[0090]作為本實(shí)施方式的半導(dǎo)體裝置10的比較例，對作為mini — LVDS接口發(fā)揮功能的以往的半導(dǎo)體裝置進(jìn)行說明。圖10示有比較例的半導(dǎo)體裝置200的電路圖。比較例的半導(dǎo)體裝置200具備接收器250、輸入數(shù)據(jù)控制裝置220、以及時(shí)鐘信號供給部214。輸入數(shù)據(jù)控制裝置220具備數(shù)據(jù)第一鎖存器240以及數(shù)據(jù)第二鎖存器241。
[0091]接收器250是與第一實(shí)施方式的半導(dǎo)體裝置10的接收器50相同的結(jié)構(gòu)。
[0092]時(shí)鐘信號供給部214具備3個(gè)D型觸發(fā)器電路和2個(gè)反轉(zhuǎn)電路,基于時(shí)鐘信號elk、clkx2，生成對時(shí)鐘信號elk進(jìn)行了四分頻后的時(shí)鐘信號clkx4，并供給至數(shù)據(jù)第二鎖存器241。
[0093]數(shù)據(jù)第一鎖存器240按每一位設(shè)置有D型觸發(fā)器電路，具備8個(gè)D型觸發(fā)器電路。
[0094]數(shù)據(jù)第二鎖存器241具備8個(gè)D型觸發(fā)器電路。8個(gè)D型觸發(fā)器電路具有根據(jù)任意的時(shí)鐘信號clkx4，獲取從數(shù)據(jù)第一鎖存器240輸出的信號并輸出的功能。
[0095]圖11中示有表示比較例的半導(dǎo)體裝置200的動作的時(shí)序圖。
[0096]數(shù)據(jù)第一鎖存器240對從接收器250輸入的輸入信號(miniLVDS — Data),以根據(jù)由時(shí)鐘信號供給部114供給的時(shí)鐘信號elk的上升沿鎖存4位、根據(jù)下降沿鎖存4位，合計(jì)鎖存8位的數(shù)據(jù)。
[0097]數(shù)據(jù)第二鎖存器241能夠以與時(shí)鐘信號clkx4的上升沿對應(yīng)的定時(shí)來獲取數(shù)據(jù)第一鎖存器240鎖存的8位的數(shù)據(jù)，并對8位的數(shù)據(jù)進(jìn)行I份(lv[7:0])鎖存。
[0098]像這樣，以往的半導(dǎo)體裝置200能夠通過使用6組，來對8位的數(shù)據(jù)進(jìn)行6份鎖存。
[0099][第二實(shí)施方式]
[0100]在本實(shí)施方式中，對將第一實(shí)施方式的半導(dǎo)體裝置10作為顯示裝置的驅(qū)動用IC的接口來使用的情況進(jìn)行說明。
[0101]圖7中示出表示本實(shí)施方式的顯示裝置的一個(gè)例子的結(jié)構(gòu)的結(jié)構(gòu)圖。如圖7所示，本實(shí)施方式的顯示裝置80具備定時(shí)控制器82、n個(gè)驅(qū)動用IC84 (8七?84n)、以及顯示面板86。
[0102]作為顯示面板86的一個(gè)例子，列舉液晶顯示器。
[0103]從定時(shí)控制器82向驅(qū)動用IC84輸入用于使顯示面板86顯示圖像的數(shù)據(jù)信號、控制信號。各驅(qū)動用IC84分別搭載有在第一實(shí)施方式中說明的半導(dǎo)體裝置10。在各驅(qū)動用IC84中，由于半導(dǎo)體裝置10作為接口發(fā)揮功能，所以能夠從定時(shí)控制器82獲取數(shù)據(jù)信號、控制信號。因此，本實(shí)施方式的各驅(qū)動用IC84能夠獲取RSDS方式的差動輸入信號以及min1- LVDS方式的差動輸入信號的任意一個(gè)。各驅(qū)動用IC84基于從定時(shí)控制器82獲取的信號，利用半導(dǎo)體裝置10的后段的電路(省略圖示)實(shí)施規(guī)定的處理，輸出至顯示面板86的信號線。
[0104]像這樣在本實(shí)施方式的顯示裝置80中，驅(qū)動用IC84能夠獲取RSDS方式的差動輸入信號以及mini — LVDS方式的差動輸入信號的任意一個(gè),所以定時(shí)控制器82的輸出與是RSDS方式以及mini — LVDS的哪一種無關(guān)，都能夠適當(dāng)?shù)孬@取差動輸入信號。
[0105]由此，在本實(shí)施方式中，無需按照定時(shí)控制器82輸出的信號(信號的方式)，重新設(shè)計(jì)驅(qū)動用IC84，不需要經(jīng)歷長期的開發(fā)時(shí)間、重新設(shè)計(jì)所花費(fèi)的成本等。
[0106]如以上說明所述，上述實(shí)施方式的半導(dǎo)體裝置10具備接收器50、時(shí)鐘信號供給部
14、輸入數(shù)據(jù)控制裝置20。另外，輸入數(shù)據(jù)控制裝置20具備數(shù)據(jù)第一鎖存器40、數(shù)據(jù)第二鎖存器41。數(shù)據(jù)第一鎖存器40包含有2個(gè)D型觸發(fā)器電路。數(shù)據(jù)第二鎖存器41包含有14個(gè)D型觸發(fā)器電路和選擇器16。
[0107]S卩，半導(dǎo)體裝置10通過對作為RSDS接口發(fā)揮功能的以往的半導(dǎo)體裝置100追加觸發(fā)器電路(第四輸出部52、第五輸出部54)以及選擇器16，來實(shí)現(xiàn)作為mini — LVDS接口的功能。
[0108]在半導(dǎo)體裝置10作為RSDS接口發(fā)揮功能的情況下，將由接收器50接收到的輸入信號利用數(shù)據(jù)第一鎖存器40分為時(shí)鐘信號elk的上升沿和下降沿來鎖存2位的數(shù)據(jù)。數(shù)據(jù)第二鎖存器41利用第一輸出部30、第一數(shù)據(jù)保持部32、以及第二輸出部34，根據(jù)時(shí)鐘信號clkx2的上升沿和下降沿，對2位的數(shù)據(jù)進(jìn)行2份鎖存。
[0109]另外，在半導(dǎo)體裝置10作為mini — LVDS接口發(fā)揮功能的情況下，將由接收器50接受到的輸入信號利用數(shù)據(jù)第一鎖存器40分為時(shí)鐘信號elk的上升沿和下降沿來鎖存2位的數(shù)據(jù)。數(shù)據(jù)第二鎖存器41利用第一數(shù)據(jù)保持部32以及第二輸出部34，將從數(shù)據(jù)第一鎖存器40輸出的信號neg — d、pos — d根據(jù)時(shí)鐘信號clkx2的上升沿和下降沿保持4個(gè)時(shí)鐘。之后，數(shù)據(jù)第二鎖存器41通過第一輸出部30、第三輸出部38、第四輸出部52、以及第五輸出部54，根據(jù)時(shí)鐘信號clkx4的上升沿，對8位的數(shù)據(jù)進(jìn)行I份鎖存。
[0110]因此，半導(dǎo)體裝置10能夠作為與不同的差動方式(RSDS方式以及mini — LVDS方式)對應(yīng)的接口發(fā)揮功能。
[0111]作為具體的一個(gè)例子，對8位的數(shù)據(jù)進(jìn)行以6份鎖存的情況進(jìn)行說明。在以往的IC (驅(qū)動用IC84等)中，作為RSDS接口需要12組半導(dǎo)體裝置100 (輸入數(shù)據(jù)控制裝置120)，作為min1- LVDS接口需要6組半導(dǎo)體裝置200 (輸入數(shù)據(jù)控制裝置220)。因此，輸入數(shù)據(jù)控制裝置120、220所使用的D型觸發(fā)器電路整體需要8個(gè)X 12組+16個(gè)X6組=96個(gè)+96 個(gè)=192 個(gè)。
[0112]與此相對，在應(yīng)用了本實(shí)施方式的半導(dǎo)體裝置10的IC(驅(qū)動用IC84等)中，具備6組本實(shí)施方式的半導(dǎo)體裝置10 (輸入數(shù)據(jù)控制裝置20)、和作為RSDS接口具備6組半導(dǎo)體裝置100 (輸入數(shù)據(jù)控制裝置120)即可。因此，輸入數(shù)據(jù)控制裝置20、120所使用的D型觸發(fā)器電路整體需要16個(gè)X6組+8個(gè)X6組=96個(gè)+48個(gè)=144個(gè)。像這樣，通過使用本實(shí)施方式的半導(dǎo)體裝置10，能夠減少D型觸發(fā)器電路的數(shù)量，由此，能夠抑制電路面積的增加。
[0113]另外，在作為mini — LVDS接口的半導(dǎo)體裝置200的輸入數(shù)據(jù)控制裝置220中，8個(gè)D型觸發(fā)器電路根據(jù)時(shí)鐘信號elk進(jìn)行了動作。與此相對，在本實(shí)施方式的半導(dǎo)體裝置10的輸入數(shù)據(jù)控制裝置20中，2個(gè)D型觸發(fā)器電路(數(shù)據(jù)第一鎖存器40)根據(jù)時(shí)鐘信號elk動作，6個(gè)D型觸發(fā)器電路(第一數(shù)據(jù)保持部32、第二輸出部34、第二數(shù)據(jù)保持部36)根據(jù)時(shí)鐘信號clkx2動作。像這樣在半導(dǎo)體裝置10的輸入數(shù)據(jù)控制裝置20中，D型觸發(fā)器電路以比時(shí)鐘信號elk低的頻率動作，所以能夠抑制消耗電流。
[0114]因此，本實(shí)施方式的半導(dǎo)體裝置10抑制電路規(guī)模的擴(kuò)大，所以能夠抑制電路面積，并且獲取不同的差動方式的信號。
[0115]此外，在對8位的數(shù)據(jù)進(jìn)行6份鎖存的情況進(jìn)行了說明的具體的一個(gè)例子中，使用6組半導(dǎo)體裝置10的輸入數(shù)據(jù)控制裝置20，并對RSDS接口以及mini — LVDS接口進(jìn)行了共享化，但共享化的輸入數(shù)據(jù)控制裝置20的數(shù)(組)并不限于此，能夠根據(jù)IC(驅(qū)動用IC84等)的使用等來確定。
[0116]另外，在上述各實(shí)施方式中，作為輸入至半導(dǎo)體裝置10的差動輸入方式的輸入信號，對RSDS方式的輸入信號以及mini — LVDS方式的輸入信號進(jìn)行了說明，但并不限于此也可以是其他的輸入信號。另外，在上述各實(shí)施方式中，對獲取8位的數(shù)據(jù)(輸入信號)的情況進(jìn)行了說明，但并不對數(shù)據(jù)的位數(shù)進(jìn)行限定。
[0117]另外，其他的在上述各實(shí)施方式中說明的半導(dǎo)體裝置10、時(shí)鐘信號供給部14、輸入數(shù)據(jù)控制裝置20、以及顯示裝置80等的結(jié)構(gòu)、動作等是一個(gè)例子，當(dāng)然在不脫離本發(fā)明的主旨的范圍內(nèi)能夠根據(jù)狀況變更。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其特征在于，具備: 時(shí)鐘信號供給部，其供給多個(gè)時(shí)鐘信號； 輸入端子，其被輸入第一差動信號或者第二差動信號； 輸入數(shù)據(jù)控制裝置，其具備根據(jù)從所述時(shí)鐘信號供給部供給的時(shí)鐘信號輸出經(jīng)由所述輸入端子輸入的輸入數(shù)據(jù)的第一輸出部，并控制所述輸入數(shù)據(jù)的獲取； 第一輸出端子，其與所述第一輸出部連接，并輸出與所述第一差動信號對應(yīng)的信號；第二輸出端子，其與所述第一輸出端子電連接，并輸出與所述第二差動信號對應(yīng)的信號；以及 選擇器，其基于來自所述時(shí)鐘切換信號供給部的切換信號，從由所述時(shí)鐘信號供給部供給的多個(gè)時(shí)鐘信號中選擇與第一差動信號或者第二差動信號對應(yīng)的時(shí)鐘信號并供給至所述第一輸出部。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述時(shí)鐘信號供給部將第一時(shí)鐘信號、以及比所述第一時(shí)鐘信號頻率低的第二時(shí)鐘信號供給至所述輸入數(shù)據(jù)控制裝置。
3.根據(jù)權(quán)利要求1或者權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 所述選擇器選擇從所述時(shí)鐘信號供給部供給的第一時(shí)鐘信號或者第二時(shí)鐘信號中的任意一方并供給至所述第一輸出部。
4.根據(jù)權(quán)利要求1?3中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 所述第一輸出部根據(jù)從所述時(shí)鐘信號供給部供給的第一時(shí)鐘信號或者第二時(shí)鐘信號的電平上升為高電平的遷移、或者下降為低電平的遷移中的任意一方的遷移來進(jìn)行所述輸入數(shù)據(jù)的保持， 所述半導(dǎo)體裝置具備與所述第一輸出部的前段連接的第一數(shù)據(jù)保持部，該第一數(shù)據(jù)保持部在所述第一時(shí)鐘信號的電平的遷移是與所述第一輸出部進(jìn)行輸入數(shù)據(jù)的保持的信號的電平的遷移不同的另一遷移的情況下，根據(jù)所述第一時(shí)鐘信號的電平的遷移來進(jìn)行數(shù)據(jù)保持。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 所述第一數(shù)據(jù)保持部由觸發(fā)器電路構(gòu)成。
6.根據(jù)權(quán)利要求1?5中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具備: 第二數(shù)據(jù)保持部，其被供給第一時(shí)鐘信號； 第二輸出部，其根據(jù)從所述時(shí)鐘信號供給部供給的所述第一時(shí)鐘信號，來向所述第二數(shù)據(jù)保持部輸出與所述第二差動信號對應(yīng)的信號，并且將與所述第一差動信號對應(yīng)的信號輸出至第三輸出端子；以及 第三輸出部，其與所述第二數(shù)據(jù)保持部連接，并根據(jù)從所述時(shí)鐘信號供給部供給的第二時(shí)鐘信號，來將與所述第二差動信號對應(yīng)的信號輸出至第四輸出端子。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 所述第一輸出部、所述第二輸出部、以及所述第三輸出部由觸發(fā)器電路構(gòu)成。
8.根據(jù)權(quán)利要求6或者7所述的半導(dǎo)體裝置，其特征在于， 所述第二數(shù)據(jù)保持部由觸發(fā)器電路構(gòu)成。
9.根據(jù)權(quán)利要求1?8中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 所述第一差動信號是基于RSDS輸入方式的信號。
10.根據(jù)權(quán)利要求1?9中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 所述第二差動信號是基于mini — LVDS輸入方式的信號。
11.根據(jù)權(quán)利要求6?8中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具備第四輸出部，所述第四輸出部根據(jù)從所述時(shí)鐘信號供給部供給的第二時(shí)鐘信號，將從所述第二輸出部輸出的信號輸出至第五輸出端子。
12.根據(jù)權(quán)利要求1?11中任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，具備第五輸出部，所述第五輸出部根據(jù)從所述時(shí)鐘信號供給部供給的第二時(shí)鐘信號，將經(jīng)由所述輸入端子輸入的輸入數(shù)據(jù)輸出至第六輸出端子。
13.—種顯示裝置，其特征在于，具備: 顯示面板； 驅(qū)動用1C，其具備權(quán)利要求1?12中任意一項(xiàng)所述的半導(dǎo)體裝置，并將基于利用所述半導(dǎo)體裝置獲取的輸入數(shù)據(jù)而生成的信號輸出至所述顯示面板；以及 定時(shí)控制器，其對所述半導(dǎo)體裝置進(jìn)行與輸入數(shù)據(jù)的獲取相關(guān)的指示。
14.一種信號獲取方法，是半導(dǎo)體裝置的信號獲取方法，該半導(dǎo)體裝置具備: 時(shí)鐘信號供給部，其供給第一時(shí)鐘信號以及第二時(shí)鐘信號； 輸入端子，其被輸入第一差動信號或者第二差動信號； 輸入數(shù)據(jù)控制裝置，其具備根據(jù)從所述時(shí)鐘信號供給部供給的時(shí)鐘信號輸出經(jīng)由所述輸入端子輸入的輸入數(shù)據(jù)的第一輸出部，并控制所述輸入數(shù)據(jù)的獲??； 第一輸出端子，其與所述第一輸出部連接，并輸出與所述第一差動信號對應(yīng)的信號； 第二輸出端子，其與所述第一輸出端子電連接，并輸出與所述第二差動信號對應(yīng)的信號; 選擇器，其基于來自所述時(shí)鐘切換信號供給部的切換信號，從由所述時(shí)鐘信號供給部供給的所述第一時(shí)鐘信號以及所述第二時(shí)鐘信號中選擇與第一差動信號或者第二差動信號對應(yīng)的時(shí)鐘信號并供給至所述第一輸出部； 第二輸出部，其根據(jù)所述第一時(shí)鐘信號，來向被供給第一時(shí)鐘信號的第二數(shù)據(jù)保持部輸出與所述第二差動信號對應(yīng)的信號，并且將與所述第一差動信號對應(yīng)的信號輸出至第三輸出端子；以及 第三輸出部，其與所述第二數(shù)據(jù)保持部連接，并根據(jù)所述第二時(shí)鐘信號，來將與所述第二差動信號對應(yīng)的信號輸出至第四輸出端子， 所述信號獲取方法的特征在于， 在所述輸入端子被輸入所述第一差動信號的情況下，包括: 利用所述選擇器，來選擇與所述第一差動信號對應(yīng)的第一時(shí)鐘信號并供給至所述第一輸出部的步驟； 利用所述第一輸出部，根據(jù)所述第一時(shí)鐘信號來從所述第一輸出端子輸出所述輸入數(shù)據(jù)的步驟；以及 利用所述第二輸出部，根據(jù)所述第一時(shí)鐘信號來向被供給第一時(shí)鐘信號的第二數(shù)據(jù)保持部輸出與所述第二差動信號對應(yīng)的信號，并且從第三輸出端子輸出與所述第一差動信號對應(yīng)的信號的步驟，并且， 在所述輸入端子被輸入所述第二差動信號的情況下，包括: 利用所述選擇器，來選擇與所述第二差動信號對應(yīng)的所述第二時(shí)鐘信號并供給至所述第一輸出部的步驟； 利用所述第一輸出部，根據(jù)所述第二時(shí)鐘信號來從所述第三端子輸出所述輸入數(shù)據(jù)的步驟；以及 利用所述第三輸出部，根據(jù)所述第二時(shí)鐘信號來從第四輸出端子輸出與所述第二差動信號對應(yīng)的信號的步驟。
【文檔編號】H03K19/0175GK104242904SQ201410273275
【公開日】2014年12月24日 申請日期:2014年6月18日 優(yōu)先權(quán)日:2013年6月20日
【發(fā)明者】門田大輔 申請人:拉碧斯半導(dǎo)體株式會社