一種模擬鎖相環(huán)電路及其信號處理方法
【專利摘要】一種模擬鎖相環(huán)電路及信號處理方法；模擬鎖相環(huán)電路包括：環(huán)路濾波器，用于根據(jù)輸入的信號生成模擬量的控制電壓，輸出給壓控振蕩器；壓控振蕩器用于根據(jù)所述控制電壓調(diào)整輸出時(shí)鐘頻率，將所述輸出時(shí)鐘作為反饋時(shí)鐘輸入給邏輯芯片；邏輯芯片用于將參考時(shí)鐘和反饋時(shí)鐘進(jìn)行相位比較，將相位差作為第一誤差信號輸出；時(shí)鐘保持控制電路用于采集環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存，根據(jù)狀態(tài)數(shù)據(jù)生成第二誤差信號；邏輯芯片還用于當(dāng)參考源正常時(shí)，將第一誤差信號發(fā)送給環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將第二誤差信號發(fā)送給環(huán)路濾波器。本發(fā)明當(dāng)參考時(shí)鐘丟失或劣化時(shí)能夠使模擬鎖相環(huán)實(shí)現(xiàn)時(shí)鐘保持功能，增強(qiáng)鎖相環(huán)輸出的穩(wěn)定性。
【專利說明】一種模擬鎖相環(huán)電路及其信號處理方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子領(lǐng)域，尤其涉及一種模擬鎖相環(huán)電路及其信號處理方法。
【背景技術(shù)】
[0002]模擬鎖相環(huán)在通信電子電路中應(yīng)用十分廣泛，尤其在時(shí)鐘同步的通信網(wǎng)絡(luò)中是非常重要的電路模塊之一，用來實(shí)現(xiàn)輸出時(shí)鐘信號和參考時(shí)鐘信號的相位同步。在正常應(yīng)用中，鎖相環(huán)是一個(gè)閉環(huán)系統(tǒng)，輸出的頻率很穩(wěn)定，相位和參考時(shí)鐘同步，處于鎖定狀態(tài)。然而，由于實(shí)際應(yīng)用中參考時(shí)鐘質(zhì)量劣化或丟失，會導(dǎo)致鎖相環(huán)失鎖，進(jìn)而導(dǎo)致通信網(wǎng)絡(luò)的時(shí)鐘不能同步，影響通信系統(tǒng)正常工作。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是當(dāng)參考時(shí)鐘丟失或劣化時(shí)，如何使模擬鎖相環(huán)實(shí)現(xiàn)時(shí)鐘保持功能，增強(qiáng)鎖相環(huán)輸出的穩(wěn)定性。
[0004]為了解決上述問題，本發(fā)明提供了一種模擬鎖相環(huán)電路，包括:環(huán)路濾波器、壓控振蕩器；
[0005]所述環(huán)路濾波器用于根據(jù)輸入的信號生成模擬量的控制電壓，輸出給所述壓控振蕩器；
[0006]所述壓控振蕩器用于根據(jù)所述環(huán)路濾波器輸出的控制電壓調(diào)整輸出時(shí)鐘頻率；
[0007]還包括:邏輯芯片、時(shí)鐘保持控制電路；
[0008]所述壓控振蕩器將所述輸出時(shí)鐘作為反饋時(shí)鐘輸入給所述邏輯芯片；
[0009]所述邏輯芯片用于將參考時(shí)鐘和所述反饋時(shí)鐘進(jìn)行相位比較，將相位差作為第一誤差信號輸出；
[0010]所述時(shí)鐘保持控制電路用于采集所述環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存，根據(jù)所述狀態(tài)數(shù)據(jù)生成第二誤差信號；
[0011]所述邏輯芯片還用于當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器。
[0012]可選地，所述邏輯芯片包括:
[0013]參考時(shí)鐘分頻器、反饋時(shí)鐘分頻器、鑒相器、邏輯開關(guān)；
[0014]所述參考時(shí)鐘分頻器，用于通過設(shè)定的第一分頻系數(shù)提供給所述鑒相器第一頻點(diǎn)的參考時(shí)鐘；
[0015]所述反饋時(shí)鐘分頻器，用于通過設(shè)定的第二分頻系數(shù)提供給所述鑒相器所述第一頻點(diǎn)的反饋時(shí)鐘；
[0016]所述鑒相器，用于將參考時(shí)鐘和所述反饋時(shí)鐘進(jìn)行相位比較，將相位差作為第一誤差信號輸出；
[0017]所述邏輯開關(guān)，用于當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器。[0018]可選地，所述參考時(shí)鐘分頻器包括:
[0019]多個(gè)分頻寄存器，分別保存不同的分頻系數(shù)，用于輸出根據(jù)所保存的分頻系數(shù)分頻后的參考時(shí)鐘信號；
[0020]多路選擇器，與各所述分頻寄存器的輸出端相連；
[0021]時(shí)鐘選擇寄存器，用于根據(jù)反饋時(shí)鐘的頻率控制多路選擇器輸出相應(yīng)分頻寄存器輸出的參考時(shí)鐘信號。
[0022]可選地，所述時(shí)鐘保持控制電路包括:
[0023]存儲器；
[0024]16位模數(shù)轉(zhuǎn)換器，用于以預(yù)定的頻率采集所述環(huán)路濾波器輸出的模擬量的控制電壓，得到采樣數(shù)據(jù)；
[0025]處理器，用于采用數(shù)字濾波的方式過濾掉所述采樣數(shù)據(jù)中的異常數(shù)據(jù)，得到當(dāng)前時(shí)刻的有效數(shù)據(jù)并保存；對預(yù)定范圍內(nèi)的所述有效數(shù)據(jù)進(jìn)行均值計(jì)算，將計(jì)算結(jié)果作為所述狀態(tài)數(shù)據(jù)保存到所述存儲器中，根據(jù)當(dāng)前時(shí)刻的狀態(tài)數(shù)據(jù)生成第二誤差信號；還用于當(dāng)參考源丟失或劣化時(shí)，將所述邏輯芯片切換為輸出第二誤差信號。
[0026]可選地，所述處理器根據(jù)當(dāng)前時(shí)刻的狀態(tài)數(shù)據(jù)生成第二誤差信號是指:
[0027]所述處理器將所述采樣數(shù)據(jù)與從存儲器中讀出的狀態(tài)數(shù)據(jù)進(jìn)行比較，當(dāng)轉(zhuǎn)換后的數(shù)據(jù)高于讀出的狀態(tài)數(shù)據(jù)時(shí)，降低所述第二誤差信號；反之提高所述第二誤差信號。
[0028]本發(fā)明還提供了一種模擬鎖相環(huán)電路的信號處理方法，包括:
[0029]邏輯芯片將參考時(shí)鐘和所述反饋時(shí)鐘進(jìn)行相位比較，將相位差作為第一誤差信號輸出；
[0030]時(shí)鐘保持控制電路采集環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存，根據(jù)所述狀態(tài)數(shù)據(jù)生成第二誤差信號；
[0031]所述邏輯芯片當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器；
[0032]所述環(huán)路濾波器根據(jù)輸入的信號生成模擬量的控制電壓，輸出給壓控振蕩器；
[0033]所述壓控振蕩器據(jù)所述環(huán)路濾波器輸出的控制電壓調(diào)整輸出時(shí)鐘頻率；將所述輸出時(shí)鐘作為反饋時(shí)鐘輸入給所述邏輯芯片。
[0034]可選地，所述的方法還包括:
[0035]通過設(shè)定的第一分頻系數(shù)提供第一頻點(diǎn)的參考時(shí)鐘；
[0036]通過設(shè)定的第二分頻系數(shù)提供所述第一頻點(diǎn)的反饋時(shí)鐘。
[0037]可選地，所述時(shí)鐘保持控制電路采集環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存的步驟包括:
[0038]以預(yù)定的頻率采集所述環(huán)路濾波器輸出的模擬量的控制電壓，得到采樣數(shù)據(jù)；
[0039]采用數(shù)字濾波的方式過濾掉所述采樣數(shù)據(jù)中的異常數(shù)據(jù)，得到當(dāng)前時(shí)刻的有效數(shù)據(jù)并保存；
[0040]對預(yù)定范圍內(nèi)的所述有效數(shù)據(jù)進(jìn)行均值計(jì)算，將計(jì)算結(jié)果作為所述狀態(tài)數(shù)據(jù)保存到所述存儲器中。
[0041]可選地，根據(jù)狀態(tài)數(shù)據(jù)生成第二誤差信號的步驟包括:
[0042]當(dāng)參考源丟失或劣化時(shí)，將所述采樣數(shù)據(jù)與從存儲器中讀出的狀態(tài)數(shù)據(jù)進(jìn)行比較，當(dāng)轉(zhuǎn)換后的數(shù)據(jù)高于讀出的狀態(tài)數(shù)據(jù)時(shí)，降低所述第二誤差信號；反之提高所述第二誤
差?目號。
[0043]本發(fā)明的至少一個(gè)實(shí)施例在鎖相環(huán)失鎖的情況下能夠在一定時(shí)間范圍內(nèi)使鎖相環(huán)繼續(xù)輸出與原始參考時(shí)鐘相位和質(zhì)量相近的時(shí)鐘，增強(qiáng)鎖相環(huán)輸出的穩(wěn)定性；本發(fā)明的優(yōu)化實(shí)施例對參考時(shí)鐘增加分頻模塊，增加模擬鎖相環(huán)在多頻點(diǎn)參考時(shí)鐘的情況下的適應(yīng)性。
【專利附圖】

【附圖說明】
[0044]圖1為實(shí)施例一的模擬鎖相環(huán)電路的示意圖；
[0045]圖2為實(shí)施例一的一種實(shí) 施方式中邏輯芯片的示意圖；
[0046]圖3為實(shí)施例一的一種實(shí)施方式中參考時(shí)鐘分頻器的示意圖；
[0047]圖4為實(shí)施例一的一種實(shí)施方式中時(shí)鐘保持控制電路的示意圖。
【具體實(shí)施方式】
[0048]下面將結(jié)合附圖及實(shí)施例對本發(fā)明的技術(shù)方案進(jìn)行更詳細(xì)的說明。
[0049]需要說明的是，如果不沖突，本發(fā)明實(shí)施例以及實(shí)施例中的各個(gè)特征可以相互結(jié)合，均在本發(fā)明的保護(hù)范圍之內(nèi)。另外，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。
[0050]實(shí)施例一、一種模擬鎖相環(huán)電路，可以但不限于應(yīng)用于通信領(lǐng)域，如圖1所示，包括:邏輯芯片、環(huán)路濾波器、壓控振蕩器和時(shí)鐘保持控制電路；
[0051]所述邏輯芯片用于將參考時(shí)鐘和反饋時(shí)鐘進(jìn)行相位比較，根據(jù)相位差生成第一誤差?目號;
[0052]所述環(huán)路濾波器用于根據(jù)所述邏輯芯片發(fā)送的信號生成模擬量的控制電壓，輸出給所述壓控振蕩器；
[0053]所述壓控振蕩器用于根據(jù)所述環(huán)路濾波器輸出的控制電壓調(diào)整輸出時(shí)鐘的頻率，將所述輸出時(shí)鐘作為所述反饋時(shí)鐘輸入給所述邏輯芯片；這樣就可以控制反饋時(shí)鐘和參考時(shí)鐘保持固定的相位，使得鎖相環(huán)輸出的時(shí)鐘和參考時(shí)鐘相位同步；
[0054]所述時(shí)鐘保持控制電路用于采集所述環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存，根據(jù)所述狀態(tài)數(shù)據(jù)生成第二誤差信號；
[0055]所述邏輯芯片還用于當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器。
[0056]本實(shí)施例在現(xiàn)有模擬鎖相環(huán)電路的基礎(chǔ)上，增加時(shí)鐘保持控制電路，在外界的參考源丟失或劣化導(dǎo)致鎖相環(huán)失鎖情況下，將輸入環(huán)路濾波器的信號由邏輯芯片切換到時(shí)鐘保持控制電路，由于在切換的時(shí)刻所述時(shí)鐘保持控制電路還是根據(jù)參考源正常時(shí)的控制電壓生成的第二誤差信號，因此可以控制壓控振蕩器繼續(xù)輸出和原始時(shí)鐘相近的時(shí)鐘信號；即:時(shí)鐘保持控制模塊在參考源正常(鎖相環(huán)處于鎖定狀態(tài))時(shí)采樣時(shí)鐘輸出的狀態(tài)，在參考源丟失或劣化(鎖相環(huán)處于失鎖狀態(tài))時(shí)保持原有的時(shí)鐘輸出狀態(tài)。本實(shí)施例能實(shí)現(xiàn)電壓閉環(huán)控制輸出，實(shí)現(xiàn)鎖相環(huán)電路的時(shí)鐘保持功能，提高鎖相環(huán)以及整個(gè)系統(tǒng)的可靠性。
[0057]本實(shí)施例中，參考源正常/丟失/劣化可以根據(jù)現(xiàn)有技術(shù)進(jìn)行確定。[0058]本實(shí)施例中，所述邏輯芯片可以但不限于為CPLD或FPGA，也可以是其它具有處理能力的器件。本實(shí)施例中由邏輯芯片實(shí)現(xiàn)鑒相器的功能，兩個(gè)時(shí)鐘經(jīng)過相位比較后，輸出兩個(gè)脈沖信號。兩個(gè)脈沖信號占空比反應(yīng)了參考時(shí)鐘和反饋時(shí)鐘的相位差異，當(dāng)參考源正常時(shí)，這兩個(gè)脈沖信號會作為輸入環(huán)路濾波器的信號。
[0059]本實(shí)施例的一種實(shí)施方式中，如圖2所示，所述邏輯芯片20具體可以包括:鑒相器203 ；
[0060]參考時(shí)鐘分頻器201，用于通過設(shè)定的第一分頻系數(shù)提供給所述鑒相器203第一頻點(diǎn)的參考時(shí)鐘；
[0061]反饋時(shí)鐘分頻器202，用于通過設(shè)定的第二分頻系數(shù)提供給所述鑒相器203所述第一頻點(diǎn)的反饋時(shí)鐘；
[0062]鑒相器203，用于將所述第一頻點(diǎn)的參考時(shí)鐘和反饋時(shí)鐘進(jìn)行相位比較，根據(jù)相位
差生成第一誤差信號；
[0063]邏輯開關(guān)204，用于當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器；
[0064]由于鎖相環(huán)的鑒相器要求輸入的兩個(gè)時(shí)鐘必須是同頻，因此本實(shí)施方式中在時(shí)鐘輸入端設(shè)計(jì)了 2個(gè)分頻器，分別用于參考時(shí)鐘和反饋時(shí)鐘進(jìn)行分頻，經(jīng)過兩個(gè)分頻器后，參考時(shí)鐘和反饋時(shí)鐘被分頻產(chǎn)生兩個(gè)頻率完全相同的時(shí)鐘，作為鑒相器的輸入。
[0065]分頻器由邏輯芯片實(shí)現(xiàn)，通過設(shè)置分頻系數(shù)，實(shí)現(xiàn)時(shí)鐘的任意整數(shù)分頻，使得參考時(shí)鐘M分頻和反饋時(shí)鐘N分頻后的頻率一致，第一分頻系數(shù)M、第二分頻系數(shù)N可以根據(jù)實(shí)際情況進(jìn)行調(diào)整。
[0066]本實(shí)施方式可以增加模擬鎖相環(huán)在多頻點(diǎn)參考時(shí)鐘的情況下的適應(yīng)性，實(shí)現(xiàn)了復(fù)雜系統(tǒng)中多頻點(diǎn)時(shí)鐘頻點(diǎn)歸一化的目的。
[0067]本實(shí)施例的一種備選方案中，如圖3所示，所述參考時(shí)鐘分頻器具體可以包括:
[0068]多個(gè)分頻寄存器(比如圖3中的分頻寄存器I?η)，分別保存不同的分頻系數(shù)，用于輸出根據(jù)所保存的分頻系數(shù)分頻后的參考時(shí)鐘信號；
[0069]多路選擇器，與各所述分頻寄存器的輸出端相連；
[0070]時(shí)鐘選擇寄存器，用于根據(jù)反饋時(shí)鐘的頻率控制多路選擇器輸出相應(yīng)分頻寄存器輸出的參考時(shí)鐘信號。
[0071]在復(fù)雜系統(tǒng)中，參考時(shí)鐘頻點(diǎn)也較多，但模擬鎖相環(huán)的鑒相器只能對同頻時(shí)鐘進(jìn)行相位差異比較，因此在鑒相器之前必須將參考時(shí)鐘和反饋時(shí)鐘處理成相同頻率的時(shí)鐘。參考時(shí)鐘分頻模塊對于每一個(gè)參考時(shí)鐘(比如圖3中的參考時(shí)鐘I?η)都有一個(gè)分頻系數(shù)的寄存器，對于不同頻率的時(shí)鐘，通過配置相應(yīng)時(shí)鐘通道的分頻寄存器，使所有時(shí)鐘都輸出統(tǒng)一個(gè)頻率的時(shí)鐘，這些分頻后的時(shí)鐘都連接到多路選擇器。通過配置模塊中的時(shí)鐘選擇寄存器來控制多路選擇器輸出被選擇通道的歸一化頻率的時(shí)鐘；該配置可以通過邏輯芯片進(jìn)行，也可以通過邏輯芯片之外的其它電路中的處理器完成。
[0072]本實(shí)施例的一種實(shí)施方式中，如圖4所示，所述時(shí)鐘保持控制電路40具體可以包括:
[0073]存儲器401;
[0074]16位模數(shù)轉(zhuǎn)換器ADC403，用于以預(yù)定的頻率采集所述環(huán)路濾波器輸出的模擬量的控制電壓，得到采樣數(shù)據(jù)；
[0075]處理器402，用于采用數(shù)字濾波的方式過濾掉所述采樣數(shù)據(jù)中的異常數(shù)據(jù)，得到當(dāng)前時(shí)刻的有效數(shù)據(jù)并保存；對預(yù)定范圍內(nèi)的所述有效數(shù)據(jù)進(jìn)行均值計(jì)算，將計(jì)算結(jié)果作為狀態(tài)數(shù)據(jù)保存到所述存儲器中；根據(jù)當(dāng)前時(shí)刻的狀態(tài)數(shù)據(jù)生成第二誤差信號輸出給邏輯芯片；還用于當(dāng)參考源丟失或劣化時(shí)，將所述邏輯芯片切換為輸出第二誤差信號。
[0076]本實(shí)施方式中，鎖相環(huán)處于鎖定狀態(tài)時(shí)，所述時(shí)鐘保持控制電路一直記錄著環(huán)路濾波器輸出的模擬的控制電壓的狀態(tài)，即鎖相環(huán)輸出時(shí)鐘的狀態(tài)。當(dāng)鎖相環(huán)發(fā)生失鎖的時(shí)候，所述邏輯芯片將輸入環(huán)路濾波器的信號由鑒相器切換到時(shí)鐘保持控制電路，由時(shí)鐘保持控制電路替代鑒相器輸出控制信號；同時(shí)，將環(huán)路濾波器輸出的模擬的控制電壓通過ADC采樣后作為反饋輸入，這樣又形成一個(gè)保持狀態(tài)下的閉環(huán)系統(tǒng)。
[0077]本實(shí)施方式中，所述時(shí)鐘保持控制電路可以根據(jù)預(yù)先配置的方案生成所述第二誤差信號。通?？梢耘渲枚喾N輸出方式。所述預(yù)定范圍內(nèi)的有效數(shù)據(jù)可以是全部有效數(shù)據(jù)，也可以是某個(gè)時(shí)間段中所保存的有效數(shù)據(jù)。
[0078]在本實(shí)施方式的一種備選方案中，所述第二誤差信號為最后一次的計(jì)算結(jié)果(即:最后一次保存的狀態(tài)數(shù)據(jù))。
[0079]在本實(shí)施方式的一種備選方案中，根據(jù)預(yù)先配置的時(shí)間T (O至t秒，t為正整數(shù))，采用時(shí)間倒序的方式，將與當(dāng)前時(shí)刻相距T的時(shí)刻所保存的狀態(tài)數(shù)據(jù)作為所述第二誤差信號輸出。
[0080]本實(shí)施方式中，所述邏輯開關(guān)由所述時(shí)鐘保持控制電路中的處理器控制，用來選擇輸入到環(huán)路濾波器的信號。當(dāng)鎖相環(huán)穩(wěn)定工作時(shí)，邏輯開關(guān)連接鑒相器輸出的第一誤差信號，此時(shí)鑒相器將參考時(shí)鐘和輸出時(shí)鐘的相位進(jìn)行比較，將兩個(gè)時(shí)鐘的相位差作為第一誤差信號控制環(huán)路濾波器輸出模擬的控制電壓。當(dāng)鑒相器的正向輸入端有脈沖輸入，反向輸入端為低電平時(shí)，環(huán)路濾波器的輸出的控制電壓會升高；當(dāng)鑒相器的正向輸入端為低電平，反向輸入端為脈沖輸入，環(huán)路濾波器輸出的控制電壓會降低。這樣就做到通過調(diào)節(jié)環(huán)路濾波器的正反向輸入端信號，使輸出時(shí)鐘跟隨參考時(shí)鐘的相位(時(shí)鐘同步)。
[0081]本實(shí)施方式中，所述16位ADC以一定的采樣頻率S對環(huán)路濾波器輸出的模擬的控制電壓進(jìn)行AD轉(zhuǎn)換，將采樣結(jié)果保存到存儲器中。一般VCXO的在0-3.3V的控制范圍內(nèi)拉偏范圍是±200ppm，使用16位ADC芯片的分辨率為400ppm/56636 = 0.0061ppm,這樣的精度完全滿足G.8262中對于時(shí)鐘保持的要求。
[0082]本實(shí)施方式中，所述處理器將采樣結(jié)果通過數(shù)字濾波方法把錯(cuò)誤的數(shù)據(jù)分離，對于長期保存的歷史有效數(shù)據(jù)進(jìn)行均值計(jì)算，對于和均值之差超過預(yù)定門限的異常數(shù)據(jù)進(jìn)行過濾，保存過濾后得到的有效數(shù)據(jù)，并保存計(jì)算出的均值。處理器處理后的數(shù)據(jù)記錄了參考時(shí)鐘的狀態(tài)，這些數(shù)據(jù)被保存到所述存儲器中。所述存儲器可以但不限于為Flash存儲器。
[0083]當(dāng)時(shí)鐘失鎖發(fā)生時(shí)，邏輯開關(guān)斷開與鑒相器的連接，切換到與時(shí)鐘保持控制電路的處理器連接，由處理器對環(huán)路濾波器輸出第二誤差信號，并通過ADC采集環(huán)路濾波器的輸出，形成新的閉環(huán)。
[0084]本實(shí)施方式中，所述處理器根據(jù)當(dāng)前時(shí)刻的狀態(tài)數(shù)據(jù)生成第二誤差信號輸出給邏輯芯片具體可以是指:將所述ADC采樣后的數(shù)據(jù)與從存儲器中讀出的狀態(tài)數(shù)據(jù)進(jìn)行比較，當(dāng)轉(zhuǎn)換后的數(shù)據(jù)高于讀出的狀態(tài)數(shù)據(jù)時(shí)，降低所述第二誤差信號；反之提高所述第二誤差信號。可以但不限于通過調(diào)整PWM占空比的方式來降低/提高所述第二誤差信號。
[0085]處理器以和采樣頻率S相同的頻率在存儲器中讀出保存的數(shù)據(jù)(即之前采樣、過濾后得到的狀態(tài)數(shù)據(jù))，輸出兩路16位PWM信號到環(huán)路濾波器，控制環(huán)路濾波器輸出一個(gè)模擬的控制電壓給壓控振蕩器。此時(shí)ADC仍然以采樣頻率S對環(huán)路濾波器輸出的模擬的控制電壓進(jìn)行AD轉(zhuǎn)換，AD轉(zhuǎn)換的結(jié)果作為閉環(huán)回路的反饋信號，與在存儲器中讀出的最近一次保存的狀態(tài)數(shù)據(jù)進(jìn)行比較，差值作為PWM信號的控制量，處理器調(diào)整PWM的占空比。使用16位PWM作為第二誤差信號，分辨率也達(dá)到3.3V/65536，滿足控制精度要求，控制分辨率達(dá)到
0.0061ppm。當(dāng)檢測環(huán)路濾波器輸出的模擬的控制電壓AD轉(zhuǎn)換結(jié)果高于此時(shí)讀出的保存結(jié)果時(shí)，調(diào)整PWM的占空比，降低環(huán)路濾波器輸出的模擬的控制電壓，反之升高環(huán)路濾波器輸出的控制電壓。這樣就保證環(huán)路濾波器輸出的控制電壓的AD轉(zhuǎn)換結(jié)果跟隨存儲器中讀出的數(shù)據(jù)，從而實(shí)現(xiàn)了鎖相環(huán)的時(shí)鐘保持功能。
[0086]實(shí)施例二、一種模擬鎖相環(huán)電路的信號處理方法，包括:
[0087]邏輯芯片將參考時(shí)鐘和所述反饋時(shí)鐘進(jìn)行相位比較，將相位差作為第一誤差信號輸出；
[0088]時(shí)鐘保持控制電路采集環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存，根據(jù)所述狀態(tài)數(shù)據(jù)生成第二誤差信號；
[0089]所述邏輯芯片當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器；
[0090]所述環(huán)路濾波器根據(jù)輸入的信號生成模擬量的控制電壓，輸出給壓控振蕩器；
[0091]所述壓控振蕩器據(jù)所述環(huán)路濾波器輸出的控制電壓調(diào)整輸出時(shí)鐘頻率；將所述輸出時(shí)鐘作為反饋時(shí)鐘輸入給所述邏輯芯片。
[0092]本實(shí)施例的一種實(shí)施方式中，所述方法還可以包括:
[0093]通過設(shè)定的第一分頻系數(shù)提供第一頻點(diǎn)的參考時(shí)鐘；
[0094]通過設(shè)定的第二分頻系數(shù)提供所述第一頻點(diǎn)的反饋時(shí)鐘。
[0095]本實(shí)施例的一種實(shí)施方式中，所述時(shí)鐘保持控制電路采集環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存的步驟具體可以包括:
[0096]以預(yù)定的頻率采集所述環(huán)路濾波器輸出的模擬量的控制電壓，得到采樣數(shù)據(jù)；
[0097]采用數(shù)字濾波的方式過濾掉所述采樣數(shù)據(jù)中的異常數(shù)據(jù)，得到當(dāng)前時(shí)刻的有效數(shù)據(jù)并保存；
[0098]對預(yù)定范圍內(nèi)的所述有效數(shù)據(jù)進(jìn)行均值計(jì)算，將計(jì)算結(jié)果作為所述狀態(tài)數(shù)據(jù)保存到所述存儲器中。
[0099]本實(shí)施方式的一種備選方案中，所述根據(jù)狀態(tài)數(shù)據(jù)生成第二誤差信號的步驟具體可以包括:
[0100]所述處理器將所述采樣數(shù)據(jù)與從存儲器中讀出的狀態(tài)數(shù)據(jù)進(jìn)行比較，當(dāng)轉(zhuǎn)換后的數(shù)據(jù)高于讀出的狀態(tài)數(shù)據(jù)時(shí)，降低所述第二誤差信號；反之提高所述第二誤差信號。
[0101]當(dāng)然，本發(fā)明還可有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明的權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種模擬鎖相環(huán)電路，包括:環(huán)路濾波器、壓控振蕩器； 所述環(huán)路濾波器用于根據(jù)輸入的信號生成模擬量的控制電壓，輸出給所述壓控振蕩器； 所述壓控振蕩器用于根據(jù)所述環(huán)路濾波器輸出的控制電壓調(diào)整輸出時(shí)鐘頻率； 其特征在于，還包括:邏輯芯片、時(shí)鐘保持控制電路； 所述壓控振蕩器將所述輸出時(shí)鐘作為反饋時(shí)鐘輸入給所述邏輯芯片； 所述邏輯芯片用于將參考時(shí)鐘和所述反饋時(shí)鐘進(jìn)行相位比較，將相位差作為第一誤差信號輸出； 所述時(shí)鐘保持控制電路用于采集所述環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存，根據(jù)所述狀態(tài)數(shù)據(jù)生成第二誤差信號； 所述邏輯芯片還用于當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器。
2.如權(quán)利要求1所述的電路，其特征在于，所述邏輯芯片包括: 參考時(shí)鐘分頻器、反饋時(shí)鐘分頻器、鑒相器、邏輯開關(guān)； 所述參考時(shí)鐘分頻 器，用于通過設(shè)定的第一分頻系數(shù)提供給所述鑒相器第一頻點(diǎn)的參考時(shí)鐘； 所述反饋時(shí)鐘分頻器，用于通過設(shè)定的第二分頻系數(shù)提供給所述鑒相器所述第一頻點(diǎn)的反饋時(shí)鐘； 所述鑒相器，用于將參考時(shí)鐘和所述反饋時(shí)鐘進(jìn)行相位比較，將相位差作為第一誤差信號輸出； 所述邏輯開關(guān)，用于當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器。
3.如權(quán)利要求2所述的電路，其特征在于，所述參考時(shí)鐘分頻器包括: 多個(gè)分頻寄存器，分別保存不同的分頻系數(shù)，用于輸出根據(jù)所保存的分頻系數(shù)分頻后的參考時(shí)鐘信號； 多路選擇器，與各所述分頻寄存器的輸出端相連； 時(shí)鐘選擇寄存器，用于根據(jù)反饋時(shí)鐘的頻率控制多路選擇器輸出相應(yīng)分頻寄存器輸出的參考時(shí)鐘信號。
4.如權(quán)利要求1~3中任一項(xiàng)所述的電路，其特征在于，所述時(shí)鐘保持控制電路包括: 存儲器； 16位模數(shù)轉(zhuǎn)換器，用于以預(yù)定的頻率采集所述環(huán)路濾波器輸出的模擬量的控制電壓，得到采樣數(shù)據(jù)； 處理器，用于采用數(shù)字濾波的方式過濾掉所述采樣數(shù)據(jù)中的異常數(shù)據(jù)，得到當(dāng)前時(shí)刻的有效數(shù)據(jù)并保存；對預(yù)定范圍內(nèi)的所述有效數(shù)據(jù)進(jìn)行均值計(jì)算，將計(jì)算結(jié)果作為所述狀態(tài)數(shù)據(jù)保存到所述存儲器中，根據(jù)當(dāng)前時(shí)刻的狀態(tài)數(shù)據(jù)生成第二誤差信號；還用于當(dāng)參考源丟失或劣化時(shí)，將所述邏輯芯片切換為輸出第二誤差信號。
5.如權(quán)利要求4所述的電路，其特征在于，所述處理器根據(jù)當(dāng)前時(shí)刻的狀態(tài)數(shù)據(jù)生成第二誤差信號是指: 所述處理器將所述采樣數(shù)據(jù)與從存儲器中讀出的狀態(tài)數(shù)據(jù)進(jìn)行比較，當(dāng)轉(zhuǎn)換后的數(shù)據(jù)高于讀出的狀態(tài)數(shù)據(jù)時(shí)，降低所述第二誤差信號；反之提高所述第二誤差信號。
6.—種模擬鎖相環(huán)電路的信號處理方法,包括: 邏輯芯片將參考時(shí)鐘和所述反饋時(shí)鐘進(jìn)行相位比較，將相位差作為第一誤差信號輸出； 時(shí)鐘保持控制電路采集環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存，根據(jù)所述狀態(tài)數(shù)據(jù)生成第二誤差信號； 所述邏輯芯片當(dāng)參考源正常時(shí)，將所述第一誤差信號發(fā)送給所述環(huán)路濾波器；當(dāng)參考源丟失或劣化時(shí)，將所述第二誤差信號發(fā)送給所述環(huán)路濾波器； 所述環(huán)路濾波器根據(jù)輸入的信號生成模擬量的控制電壓，輸出給壓控振蕩器； 所述壓控振蕩器據(jù)所述環(huán)路濾波器輸出的控制電壓調(diào)整輸出時(shí)鐘頻率；將所述輸出時(shí)鐘作為反饋時(shí)鐘輸入給所述邏輯芯片。
7.如權(quán)利要求6所述的方法，其特征在于，還包括: 通過設(shè)定的第一分頻系數(shù)提供第一頻點(diǎn)的參考時(shí)鐘； 通過設(shè)定的第二分頻系數(shù)提供所述第一頻點(diǎn)的反饋時(shí)鐘。
8.如權(quán)利要求6或7所述的方法其特征在于，所述時(shí)鐘保持控制電路采集環(huán)路濾波器輸出的控制電壓并處理為狀態(tài)數(shù)據(jù)保存的步驟包括: 以預(yù)定的頻率采集所述環(huán)路濾波器輸出的模擬量的控制電壓，得到采樣數(shù)據(jù)； 采用數(shù)字濾波的方式過濾掉所述采樣數(shù)據(jù)中的異常數(shù)據(jù)，得到當(dāng)前時(shí)刻的有效數(shù)據(jù)并保存； 對預(yù)定范圍內(nèi)的所述有效數(shù)據(jù)進(jìn)行均值計(jì)算，將計(jì)算結(jié)果作為所述狀態(tài)數(shù)據(jù)保存到所述存儲器中。
9.如權(quán)利要求8所述的方法，其特征在于，根據(jù)狀態(tài)數(shù)據(jù)生成第二誤差信號的步驟包括: 當(dāng)參考源丟失或劣化時(shí)，將所述采樣數(shù)據(jù)與從存儲器中讀出的狀態(tài)數(shù)據(jù)進(jìn)行比較，當(dāng)轉(zhuǎn)換后的數(shù)據(jù)高于讀出的狀態(tài)數(shù)據(jù)時(shí)，降低所述第二誤差信號；反之提高所述第二誤差信號。
【文檔編號】H03L7/08GK104022778SQ201410289184
【公開日】2014年9月3日 申請日期:2014年6月24日 優(yōu)先權(quán)日:2014年6月24日
【發(fā)明者】陳曦 申請人:瑞斯康達(dá)科技發(fā)展股份有限公司