用于減少mosfet閃爍噪聲的模塊化方法
【專利摘要】本申請涉及用于減少MOSFET閃爍噪聲的模塊化方法。在一個示例性的實施方案中，本申請?zhí)峁┝艘环N減少器件中的金屬氧化物半導體場效應晶體管(MOSFET)的閃爍噪聲的模塊化方法。首先，電路設計者可以選擇器件中的一個或多個表面溝道MOSFET。然后，一個或多個表面溝道MOSFET被轉換為一個或多個掩埋溝道MOSFET，以降低閃爍噪聲。一個或多個掩?？杀粦玫揭粋€或多個表面溝道MOSFET的溝道。該技術可用在運算放大器的輸入端，更具體地，軌對軌運算放大器，以及其它模擬和數字電路，例如混頻器、環(huán)形振蕩器、電流反射鏡等。
【專利說明】用于減少MOSFET閃爍噪聲的模塊化方法

【技術領域】
[0001]本申請總體上涉及到金屬-氧化物-半導體場效應晶體管(MOSFET)的閃爍噪聲，更具體地涉及使用模塊化方法減少高精度應用MOSFET噪聲。

【背景技術】
[0002]在高精度的模擬(或混合信號)的應用中，金屬-氧化物-半導體場效應晶體管(MOSFET)低閃爍噪聲(例如，Ι/f噪聲)是重要的設計要求之一。通常，閃爍噪聲歸因于通過在硅-二氧化硅(S1- S12)表面上的陷阱俘獲和去俘獲載流子。
[0003]傳統(tǒng)上，老一代的互補式金屬氧化物半導體(CMOS)技術，在0.25微米CMOS之前，運算放大器(簡稱op-amp)的輸入裝置使用P溝道MOSFET (PMOS)，其是一種掩埋溝道器件。對于這些類型的運算放大器，PMOS器件與η溝道MOSFET (表面溝道器件NM0S)相比，閃爍噪聲是低的，因為閃爍噪聲減少是通過使MOSFET的傳導遠離表面、具有掩埋溝道器件。當傳導不在表面，在掩埋溝道PMOS (BCPMOS)的載流子都較少受到捕獲和去誘捕影響。
[0004]隨著CMOS技術已經歷了尺度低于0.25微米節(jié)點的幾代發(fā)展，BCPMOS由表面溝道PMOS(簡稱SCPM0S)所取代，因為行業(yè)發(fā)展以適應數字化應用中的閃爍噪聲問題不是主要關注的問題。然而，對于高精度的模擬(或混合信號)的應用，引起SCPMOS器件的高閃爍噪聲仍然是個問題。


【發(fā)明內容】

[0005]本專利申請涉及一種用于減少一個或多個金屬氧化物半導體場效應晶體管(MOSFET)的閃爍噪聲的方法，該方法包含將一個或多個表面溝道MOSFET轉換成一個或多個掩埋溝道M0SFET，或者提供一個或多個表面溝道MOSFET作為掩埋溝道M0SFET。相應地，通過這種方法適配另外的表面溝道M0SFET，而另外的表面溝道MOSFET被制作成掩埋溝道MOSFET0根據一個方面，本方法包含選擇或識別MOSFET作為這種適配的備選。例如，可以對一個或多個MOSFET選擇和/或實施一個選項以將另外的表面溝道MOSFET適配/轉換為掩埋溝道MOSFET。
[0006]優(yōu)選地，該方法提供了用于將表面溝道MOSFET適配為掩埋溝道MOSFET的模塊化方法，而無需改變一個特定的工藝技術的MOSFET的物理設計。通常，轉換步驟可以應用于使用各種CMOS技術(此后模塊化方法)制成的表面溝道NMOS和/或PMOS器件。
[0007]在本申請的上下文中，“低閃爍噪聲”或“更低閃爍噪聲”涉及到在一個裝置中具有較低的閃爍噪聲，當與具有“高閃爍噪聲”或“更高的閃爍噪聲”的表面通道裝置相比較時。在某些實施例中，“低閃爍噪聲”或“更低閃爍噪聲”涉及這樣的器件中具有較低的閃爍噪聲，其具有固定器件面積，也即，柵極寬度W乘以柵極長度L(即該器件具有低的Ι/f噪聲，即使器件面積并沒有改變)。
[0008]在一些實施方案中，一個或多個表面溝道MOSFET被用在器件中的一個或多個運算放大器的輸入端。該MOSFET可被選擇用于轉換步驟，由于其設計要求在高精度的模擬(或混合信號)應用的輸入端具有低閃爍噪聲α/f噪聲)。例如，運算放大器(其可以被放置在輸入端，由于其比之掩埋溝道PMOS的速度優(yōu)勢，并且使用一系列工藝技術制作)的輸入端的表面溝道NMOS可以被轉換成掩掩埋溝道器件。在另一實例中,在運算放大器的輸入端的表面溝道PMOS (例如采用小于0.25微米工藝制作)可以被轉換成一個掩埋溝道器件來達到較低的閃爍噪聲。
[0009]在一些實施方案中，一個或多個表面溝道MOSFET被用在軌到軌運算放大器(運放)。這些MOSFET可以選擇，NMOS和/或PMOS (例如，在一個雙輸入軌對軌運算放大器)，當低閃爍噪聲對于軌對軌應用的大輸入擺幅是理想的時候。該方法對于0.25微米或更大的技術尤其具有優(yōu)勢，其中雖然該PMOS是掩埋器件，在軌到軌應用中的表面溝道NMOS器件可以被轉換成掩埋器件以實現在基本上整個輸入擺幅范圍內的閃爍噪聲的降低。該方法對于使用小于0.25微米工藝的器件也具有優(yōu)勢，其中在軌到軌應用中的兩個表面溝道PMOS和NMOS器件可以被轉換成掩埋器件，以實現在基本上整個輸入擺幅范圍內的閃爍噪聲的降低。
[0010]在一些實施方案中，一個或多個表面溝道MOSFET可以將其源極連接至運算放大器(運放)的電源。這些MOSFET可被選擇用于減小Ι/f噪聲。該方法對于0.25微米或更大的技術尤其具有優(yōu)勢，其中雖然該PMOS是掩埋器件，在軌到軌應用中的表面溝道NMOS器件可以被轉換成掩埋器件以實現在基本上整個輸入擺幅范圍內的閃爍噪聲的降低。該方法對于使用小于0.25微米工藝的器件也具有優(yōu)勢，其中在軌到軌應用中的兩個表面溝道PMOS和NMOS器件可以被轉換成掩埋器件，以實現在基本上整個輸入擺幅范圍內的閃爍噪聲的降低。
[0011]根據一個方面，從一個或多個表面溝道MOSFET到一個或多個掩埋溝道MOSFET的對于一個或多個MOSFET的轉換包含應用一個或多個掩模(在某些情況下，只有單一的掩模)來提供反摻雜注入到一個或多個表面溝道MOSFET的溝道。掩模作為提供一個沒有注入的另外的表面溝道MOSFET的選項可供使用。注入被提供在需要任何一個掩埋溝道器件之處。為將表面溝道器件轉換為掩埋溝道器件，掩模和注入可被使用。例如，在標準的CMOS工藝中，例如0.18微米CMOS，掩模和注入可以被歸類為可選的掩模用于降低Ι/f噪聲。
[0012]將掩模應用到現有MOSFE設計提供了一種模塊化方法，其可應用于，例如通過供應者，正在使用多種技術制作的PMOS和NMOS器件中。掩模允許注入被置于所選的M0SFET，并且有利地提供了降低閃爍噪聲的結果，無論在一個芯片/器件中何處需要。
[0013]根據一個方面，如果表面溝道MOSFET包含表面溝道p溝道MOSFET (PMOS)，反摻雜注入包含注入硼(B)或二氟化硼(BF2)到表面溝道的溝道P-M0SFET。根據另一個方面，如果表面溝道MOSFET包含表面溝道η溝道M0SFET，反摻雜注入包含注入包含磷(P)或砷(As)到表面溝道NMOS的溝道。
[0014]在一些實施方案中，該器件使用0.25微米或更大的工藝技術制作，其中一個或多個表面溝道器件包含η溝道MOSFET。使用該工藝技術制作的PMOS器件已經是掩埋溝道器件，因此只有表面溝道NMOS器件可用作轉換成掩埋溝道器件。
[0015]在一些實施方案中,這些器件使用小于0.25微米工藝技術,其中一個或多個表面溝道器件包含P型柵電極P-溝道MOSFET和/或η-型柵電極η-溝道MOSFET。在這樣的技術中，PMOS和NMOS器件都是表面溝道器件，因而每一種類型的器件都可用于選擇和轉換成掩埋溝道器件。
[0016]值得注意的是，這樣的模塊化方法對于非常不希望閃爍噪聲的模擬(或混合信號)的電路是特別具有優(yōu)勢的，并且在某些情況下，在改變電路/芯片的實際設計是不切合實際的或不希望的狀況。例如，該器件可以是一個用于放大模擬信號的運算放大器，其中閃爍噪聲的影響是非常不希望的。閃爍噪聲的這一問題對于高精度模擬電路可能更相關?？捎糜诮档烷W爍噪聲的唯一的技術，需要增加該晶體管的大小。雖然有時這是可能的，在其他情況下由于面積和/或速度性能的影響這是不可能的。
[0017]被用于減少一個或多個金屬氧化物半導體場效應晶體管(MOSFET)的閃爍噪聲的器件也被揭露。該器件采用本文公開的任何方法被適用。該器件可以包含選擇用于轉換為一個或多個掩埋溝道MOSFET的一個或多個表面溝道M0SFET。在一些情況下，一個或多個MOSFET被選擇為希望低閃爍噪聲之處的備選，和/或被選擇的一個選項提供掩埋溝道器件而不是表面溝道器件。一個或多個掩模應用到該一個或多個表面溝道MOSFET的溝道以將一個或多個(另外的)表面溝道MOSFET適配/轉換成一個或多個掩埋溝道M0SFET，其中一個或多個掩模提供反摻雜注入到溝道。
[0018]一個被適配為具有降低的閃爍噪聲的軌對軌運算放大器也被揭露。該運算放大器可以包含選擇用于轉換為一個或多個掩埋溝道MOSFET的一個或多個表面溝道金屬氧化物半導體場效應晶體管(MOSFET)，以及應用到一個或多個表面溝道MOSFET的溝道的一個或多個掩模，以將一個或多個表面溝道MOSFET轉換成一個或多個掩埋溝道M0SFET，其中一個或多個掩模提供反摻雜注入到溝道。
[0019]除了軌到軌放大器之外的其它應用也被展望。例如，本文所揭露的方法和器件的應用可以包含以下一個或多個:電流反射鏡、環(huán)形振蕩器，射頻(RF)混頻器和LC振蕩器。

【專利附圖】

【附圖說明】
[0020]圖1A-1B是根據本申請的一個實施例的表面溝道NMOS器件與掩埋溝道NMOS器件的簡化的示意圖；
[0021 ] 圖2A-2C是根據本申請的一個實施例的表面溝道PMOS器件與掩埋溝道PMOS器件的簡化的示意圖；
[0022]圖3是根據本申請的一些實施例的雙輸入軌到軌運算放大器的簡化的電路圖；
[0023]圖4是根據本申請的一些實施例的電流反射鏡的簡化的電路圖；
[0024]圖5是根據本申請的一些實施例的環(huán)形振蕩器的簡化的電路圖；
[0025]圖6是根據本申請的一些實施例的RF混頻器的簡化的電路圖；
[0026]圖7是根據本申請的一些實施例的LC振蕩器簡化的電路圖；
[0027]圖8是根據本申請的一些實施例的低噪聲放大器的簡化的電路圖；
[0028]圖9是根據本申請的一些實施例的射頻(RF)應用的簡化的電路圖；和
[0029]圖10是根據本申請的一個實施例的用于降低閃爍噪聲的模塊化方法的流程圖。

【具體實施方式】
[0030]為了減少金屬-氧化物-半導體場效應晶體管(MOSFET)的閃爍噪聲，是同時適用于η溝道MOSFET (NMOS)和p-MOSFET (PMOS)的各種工藝技術的模塊化方法將在本文中討論。具體地，一個或多個掩?？杀粦糜谔峁┓磽诫s注入到NMOS和/或PMOS器件、以將它們從表面溝道器件轉換為掩埋溝道器件。
[0031]在0.25微米或更大的工藝技術，通常僅P溝道MOSFET (PMOS)器件是掩埋溝道MOSFET,而η溝道MOSFET (NMOS)器件是表面溝道M0SFET，因為該技術為PMOS和NMOS器件使用η+多晶娃。對于運算放大器(op-amp),采用掩埋溝道PMOS在其輸入端可能會降低閃爍噪聲(即Ι/f噪聲)。然而，對于(雙輸入)軌對軌運算放大器，閃爍噪聲應降低整體輸入信號擺幅。這意味著，除了降低PMOS器件的閃爍噪聲，NMOS器件的閃爍噪聲也應該減少。該方案參照圖3將做進一步詳細描述。對于這樣(還有許多其它)的應用，NMOS器件可被轉換成掩埋溝道MOSFET使用模塊化方法。
[0032]在0.25或更小的(更新的)加工技術，如0.18微米技術，PMOS和NMOS器件都是表面溝道M0SFET。因此，如果該器件是在精密的模擬(或混合信號)應用中，使用閃爍噪聲的問題在較新的工藝技術更是相關。PMOS和NMOS器件可被轉換成掩埋溝道MOSFET使用模塊化方法。盡管器件尺寸減小、閃爍噪聲增加，模塊化方法提供了一種減少閃爍噪聲方法，同時利用較新的工藝技術帶來的好處。
[0033]圖1A示出了表面溝道NMOS器件，它具有高的閃爍噪聲(即Ι/f噪聲)。圖1B示出了根據本申請的一個實施例的掩埋溝道NMOS器件。在圖1B中的掩埋溝道NMOS是通過轉換/調整/施加圖1A中的表面溝道NMOS而創(chuàng)建，通過一個或多個掩模以提供反摻雜注入到NMOS的溝道(在圖中標記為“N-注入”)。
[0034]圖2A示出了具有η型柵電極PMOS設計的掩埋溝道PMOS (Ν+多晶硅柵極)，典型地用在0.25微米或更大的工藝技術。由于其掩埋溝道的設計，較表面溝道器件閃爍噪聲低。圖2Β示出了那些在小于0.25微米工藝中使用(例如，0.18微米工藝)的表面溝道PMOS器件(Ρ+多晶硅柵極)，這代替了在圖2Α中的掩埋溝道PMOS。與圖2Α中的掩埋溝道PMOS設計相比，表面溝道PMOS表現出較高的閃爍噪聲。為解決閃爍噪聲的問題，一個或多個掩模應用到表面溝道PMOS以轉換/調整/增強在圖2Β中的表面溝道PMOS (Ρ+多晶硅柵極)，以提供反摻雜注入到PMOS的溝道(在圖中表示為“P-注入物”，在圖2C中示出)。
[0035]通常，設計師不會試圖增加柵極長度L，以彌補較高的泄漏，因為較長的柵長度L往往會導致降低速度和更多的寄生效應。這些可能是在數字和模擬應用產生不良影響。
[0036]在一個混合信號設計中，增加溝道長度并不總是可能。有一些設計/應用特定的情況，需要以減速為代價提高器件的輸出阻抗。然而，一般增加L被認為是性能的損失，這“相當于”在舊的技術工作。
[0037]例如，高精度低速模擬設計可能能夠使用這種技術。此外，偏置電流通常數量級大于存在于掩埋溝道器件的泄漏。因此，泄漏很少是在模擬(或混合信號)應用的問題。此夕卜，運算放大器的輸入器件將不會經歷整個供應電壓(例如，VDD)，因此，該器件的操作可被限制為下限值(其中該極限可以根據經驗確定或模擬)。雖然閃爍噪聲為區(qū)域(即柵極寬度寬X柵極長度L)的函數，對于同一區(qū)域，掩埋溝道器件與表面溝道器件相比，提供了一個更低的閃爍噪聲。
[0038]由于表面溝道器件可以被轉換成掩埋溝道器件或提供/制作為掩掩埋溝道器件，而不會影響基礎技術的其他的MOSFET器件，模塊化方法是特別有用的。雖然使用掩?？赡軙黾悠骷某杀?，模塊化方法提供了電路設計師一種通過選擇電路中的MOSFET和使用掩模(例如，作為一個選項)減少閃爍噪聲的方法，加入注入物到所選的MOSFET，以實現降低特定模擬(或混合)信號應用的閃爍噪聲。電路設計師可以選擇使用掩埋溝道器件，而不是一個電路內的表面溝道器件(例如，選擇/確定表面溝道MOSFET，需要較低的閃爍噪聲)，并且該器件的供應商可能被要求選擇應用附加掩模器件以提供適當的注入物給所選的 MOSFET。
[0039]圖3是是根據本申請的一些實施例的雙輸入軌到軌運算放大器的簡化的電路圖。雙輸入運算放大器包含兩個PMOS器件(表示為“Ml”和“M2”)，和兩個NMOS器件(表示為“M3”和“M4”)。在這樣的軌到軌的應用，當PMOS器件打開，并且還當NMOS器件打開，閃爍噪聲應該被降低。對于當PMOS打開時一個范圍的電壓，和對于當NMOS打開時一個范圍的電壓，對于該運算放大器支持的大范圍的輸入幅度，閃爍噪聲是一個問題。對于小于0.25微米工藝技術，模塊化方法可以選擇表面溝道PMOS和NMOS器件和應用掩模，為表面溝道PMOS器件和NMOS器件提供注入物。對于0.25或更大的工藝技術，該模塊化方法可以選擇表面溝道NMOS器件和應用掩模到表面溝道NMOS器件(沒有必要應用掩模于掩埋溝道PMOS器件)。
[0040]雖然該模塊化方法特別適合于在軌到軌應用，其中PMOS和/或NMOS器件可以被轉化為或設置為掩埋溝道器件，模塊化方法也適用于其他應用。例如，任何運算放大器采用NMOS器件(而不是在0.25或更高的技術使用掩埋溝道PMOS器件作為典型的選擇)，因為NMOS器件比PMOS器件更快。當NMOS器件是表面溝道M0SFET，該模塊化方法也適用于通過向輸入表面溝道NMOS器件應用掩模以降低閃爍噪聲。
[0041]圖4是根據本申請的一些實施例的電流反射鏡的簡化的電路圖；。在電流鏡的一個或多個表面溝道MOSFET可以是所公開方法的備選。掩埋溝道MOSFET可以代替表面溝道MOSFET來提供，特別是當(簡單地)增加柵極長度L是不實際的或不理想的。
[0042]圖5是根據本申請的一些實施例的環(huán)形振蕩器的簡化的電路圖。用于許多模擬和數字電路，環(huán)形振蕩器是作為PLL和點擊數據一部分的恢復串行鏈路連接的基本塊。環(huán)形振蕩器包含多個MOSFET (如Ml、M2、M3、M4、M5、M6、M7、Mbl、Mb2、Mb3)。一個或多個場效應管，如M1-M6，可被提供掩埋溝道器件，而不是使用本文公開的方法的表面溝道器件。例如，所有M1-M6可以被選擇作為備選。在一些實施例中，附加地或組合地，一個或多個M0SFETMB1-MB3可被設置為掩埋溝道器件，而不是表面溝道器件。例如，所有MB1-MB3的可以被選擇作為備選。
[0043]圖6是根據本申請的一些實施例的RF混頻器的簡化的電路圖。在這樣的應用中，RF混頻器可包含多個晶體管，如M1、M2和M3。特別是，接收RF信號的M0SFET，是閃爍噪聲來源的MOSFET。信號和閃爍噪聲可與本地振蕩器混合，并可能出現在更高或更低的頻率、取決于混頻器是否處于上變頻或下變頻部。用于提供注入物的模塊化方法是特別有利于降低閃爍噪聲，因為(簡單地)增加柵極長度L不是一個選項。
[0044]圖7是根據本申請的一些實施例的LC振蕩器簡化的電路圖。在這樣的LC振蕩器，閃爍噪聲通常與相位噪聲相關。而有可能增加M3的柵極長度L，因為它是一個偏壓器件。為Ml和M2增加柵極長度L可能是不實際，因為為速度的原因，設計一般需要Ml和M2是短溝道器件。因此，Ml和M2可能為減少這些器件的閃爍噪聲的模塊化方法的特別適合的備選。此外，也有可能額外應用模塊化方法給M3，以減少M3的閃爍噪聲，如果需要的話，特別是當M3的電流比較高時。
[0045]圖8是根據本申請的一些實施例的低噪聲放大器的簡化的電路圖。低噪聲放大器是RF接收器，通常是在混頻器(例如，圖6中的RF混頻器)之前設置的塊，的共同塊。通常情況下，如在圖8所示的方案中，低噪聲放大器包含很少的組件，通常包含M0SFETM1。在這個方案中，Ml中的任何噪聲，更具體的Sn(f)，將被傳送到輸出V-。噪聲譜Sn(f)對閃爍噪聲(或Ι/f噪聲)的方程可被表征為豪格規(guī)則(Hooge’s law)。在方程Sn (f)中，參數α η是純粹的技術有關的參數。通過使用本文所討論的模塊化方法，通過在Ml提供注入，使得提供的是埋入溝道型器件而不是表面溝道型器件，該參數可以被操控以降低閃爍噪聲。
[0046]圖9是根據本申請的一些實施例的射頻(RF)應用的簡化的電路圖。例如，如在圖8中的低噪聲放大器、如在圖6中的RF混頻器，如在圖7中的LC振蕩器可以耦合在一起，以形成RF應用。在一個實施例中，表面溝道M0SFETM1、M2、M3、M5和Μ6可被選擇作為模塊化方法的備選。特別是，通過應用掩模，埋入溝道MOSFET而不是表面溝道器件可被提供，它將注入物提供給Ml、M2、M3、Μ5和M6中的每一個，以減少在如圖9所示的RF應用中的閃爍噪聲。
[0047]圖10是根據本申請的一個實施例的用于降低閃爍噪聲的模塊化方法的流程圖。模塊化方法可以被執(zhí)行以適應裝置，以減少閃爍噪聲，而無需修改底層的制作方法制作該器件。在步驟1002中，在器件中的一個或多個表面溝道MOSFET可被選擇或識別。例如，表面溝道MOSFET可以根據器件的電路設計來識別，低閃爍噪聲(即，Ι/f噪聲)是需要的。在一些實施例中，電路設計師可以設置有一個選項，以適應其他表面溝道M0SFET，或選擇使用其中提供的掩埋溝道MOSFET電路版本，而不是表面溝道M0SFET，而不改變底層的制作技術。
[0048]一個或多個表面溝道M0SFET，可以用在一個或多個運算放大器(運放)的器件中的輸入。舉例來說，如果表面溝道NMOS被用在輸入和低閃爍噪聲是需要的時，NMOS可以選擇轉換到掩埋溝道NM0S。在某些情況下，一種或多種表面溝道MOSFET、NMOS和/或PMOS器件，可以在(雙輸入)軌對軌應用的至少一部分或整個中使用，諸如軌到軌運算放大器，其中低閃爍噪聲是在整個軌到軌應用的至少一部分或整個上需要。一個或多個表面溝道MOSFET,或特定塊或具有一個或多個表面溝道MOSFET部分被識別或選擇作為備選，用于提供一個或多個掩埋溝道MOSFET而不是一個或多個表面溝道MOSFET。
[0049]一旦為所選的MOSFET確定選項，制作工藝將其轉換成掩埋溝道M0SFET，例如，通過應用掩模和注入物。在步驟1004中，所選擇的表面溝道MOSFET被轉換/適用成掩埋溝道MOSFET或設置成掩埋溝道M0SFET。該轉換發(fā)生，而無需修改現有的工藝技術。在某種程度上，模塊化方法允許現有的M0SFET，以適應實現閃爍噪聲的降低，而無需改變MOSFET的本身的特定工藝技術的物理設計。一個或多個表面溝道MOSFET是通過應用一個或多個掩模(在供應者)以提供注入物到一個或多個表面溝道MOSFET的溝道，轉換成掩埋溝道M0SFET。掩模使反摻雜注入在一個或多個表面溝道MOSFET的溝道、將表面溝道MOSFET轉換成掩埋溝道M0SFET。結果是，注入物的物理特性允許(轉換的)M0SFET降低閃爍噪聲運作。
[0050]一些設計師可能會選擇使用斬波放大器作為架構方案(而不是模塊化方式提供的技術方案)，以降低閃爍噪聲。然而，應當指出的是，模塊化方法在斬波放大器具有若干優(yōu)點。通常情況下，斬波器放大器可以減少給定的工藝技術的閃爍噪聲。然而，斬波不一定解決問題。實際上，斬波僅僅移動閃爍噪聲的DC分量到更高的頻率，在斬波和過濾后，斬波器調制的信號反饋到基帶。閃爍噪聲通常駐留在低頻率，但仍有能量在其它頻率。因此，斬波放大器不降低閃爍噪聲的所有能量。此外，斬波放大器不允許整個帶寬，因為一些帶寬專用于執(zhí)行斬波和過濾。架構方案增加了電路的復雜性，可能需要內部或外部時鐘，并且增加了芯片的面積。它甚至可以應用模塊化方法到斬波放大器的MOSFET來降低閃爍噪聲。
[0051]本領域的技術人員將理解的是，注入物的劑量和能量可以通過常規(guī)試驗，如由技術計算機輔助設計(TCAD)模擬和/或通過在實驗室中使用硅實施物理實驗進行優(yōu)化。
[0052]在上述實施例中，放大器、晶體管和/或其它部件的討論中可以很容易地被替換、代替、修改，以適應具體的電路需要。此外，應該指出的是，使用互補的電子器件、硬件、軟件等提供了用于實施本申請教導的一個同樣可行的選擇。
[0053]在一個示例實施例中，圖中的任何數目的電子裝置和/或電路可以在相關聯(lián)的電子裝置的電路板中使用。尤其是，相關聯(lián)的電子器件可以在高精度的模擬(或混合)信號的應用中使用。該板可以是一個普通的電路板，可以裝載電子裝置內部的電子系統(tǒng)的各種部件，并且進一步，對于其他外圍器件提供連接器。更具體地，電路板可以提供電氣連接，通過其使得該系統(tǒng)的其它部件可電通信。任何合適的處理器(包含數字信號處理器、微處理器、支持芯片組等)、存儲器元件等可以根據特定配置需求、處理需求、計算機設計等適當地耦合到電路板。其他部件例如外部存儲、額外的傳感器、用于音頻/視頻顯示的控制器、和外圍器件可以通過插件式、經由線纜、或集成到主板本身等方式連接到電路板上。
[0054]在另一示例實施例中，圖中的電路可以作為單獨的模塊(例如，具有被配置以執(zhí)行特定應用或功能的相關的元件和電路的裝置)被實現，或作為插件模塊到電子器件的應用特定硬件被實現。需要注意的是，本申請的具體實施例可以容易地包含在芯片上(SOC)封裝的系統(tǒng)中，無論是部分或全部。SOC表示集成了計算機或其它電子系統(tǒng)的組件到一個芯片上的集成電路。它可以包含數字、模擬、混合信號，經常也包含射頻功能:所有這些都可以設置在單個芯片襯底上。其他實施例可以包含一個多芯片模塊(MCM)，具有位于單一電子封裝內、并被配置為能夠緊密地互相通過電子封裝相互作用的多個分立的集成電路。在其它不同的實施例中，放大功能可以通過專用集成電路(ASICs)、現場可編程門陣列(FPGAs)或其它半導體芯片的一個或多個硅核實現。這里披露的用于將表面通道MOSFETs轉換為埋藏通道MOSFETs的一個或多個掩模，由于方法的模塊化特性，可以被應用到SOC封裝或者MCM封裝而獨立于工藝技術之外。
[0055]此外，還必須要注意的是，此處概述的任何規(guī)格、尺寸和關系(例如，處理器、邏輯運算等的數目)只被提供用于示例和教導的目的。這樣的信息可以被明顯地變化而不偏離本申請的內容，或所附權利要求的范圍。說明書僅適用于一個非限制性的例子，因此，它們應被理解為這樣。在前面的描述中，示例性實施例參照特定的處理器和/或部件的安排被描述。可以對這樣的實施例做出各種修改和改變，而不脫離所附權利要求的范圍。相應的，說明書和附圖被認為是說明性的而非限制性的。
[0056]請注意，上面參照附圖所討論的內容適用于涉及包含，例如高精密的模擬(或混合信號)應用，的任何集成電路。在一些情況下，集成電路可以包含數字信號處理，特別是那些可以執(zhí)行專門的軟件程序或算法，其中一些可能與處理與高精度模擬(或混合信號)應用相關聯(lián)的數字化的實時數據相關聯(lián)的應用。某些實施方案可以涉及到多DSP信號處理、浮點處理、信號/控制處理、固定功能的處理、微控制器應用等。
[0057]在某些情況下，本文所討論的功能可以適用于各種高精度的模擬(或混合信號)的應用，例如與醫(yī)療系統(tǒng)、科學儀器、無線和有線通信、雷達、工業(yè)過程控制、音頻和視頻器件的應用、電流檢測、儀器(可以是高精度的)，以及其他可能的基于數字處理的系統(tǒng)。此夕卜，上面所討論的一些實施方案中，可提供在數字信號處理技術中，用于醫(yī)療成像、病人監(jiān)護、醫(yī)療儀器和家庭醫(yī)療保健。這可能包含肺監(jiān)視器、加速度計，心臟速率監(jiān)視器、心臟起搏器等。其他應用可以涉及汽車技術的安全系統(tǒng)(例如，穩(wěn)定控制系統(tǒng)、駕駛輔助系統(tǒng)、制動系統(tǒng)、信息娛樂系統(tǒng)，以及任何形式的內部應用)。此外，動力系統(tǒng)(例如，在混合動力和電動汽車)可以在電池監(jiān)測、控制系統(tǒng)、報告控制、維護活動等使用高精度的數據轉換產品。
[0058]在另一些示例方案中，本申請的教導可以適用于工業(yè)市場，包含過程控制系統(tǒng)，幫助提高生產力、能源效率和可靠性。在消費者應用中，上文討論的信號處理電路的教導可用于進行圖像處理、自動聚焦、圖像穩(wěn)定(例如，對于數字靜態(tài)照相機、攝像機等)。其他消費應用可以包含家庭影院系統(tǒng)、DVD刻錄機和高清電視的音頻和視頻處理器。并且，其它消費應用可以涉及到先進的觸摸屏控制器(例如，對于任何類型的便攜式媒體器件)。因此，這種技術可以很容易的智能手機、平板電腦、安防系統(tǒng)、個人電腦、游戲技術、虛擬現實、模擬訓練等的一部分。
[0059]需要注意的是，與本文所提供的眾多實例一起，交互可以以兩個、三個、四個或更多個電子部件來描述。然而，這已經完成，僅為清楚和示例的目的。應當理解，該系統(tǒng)可以以任何合適的方式被合并。沿著類似的設計備選方案，任何示出的組件、模塊和附圖的元件可以以各種可能的配置組合，所有這些都顯而易見的位于本說明書的范圍之內。在某些情況下，可能更容易的僅通過參考電子元件的限定數目來描述一個或多個給定一套流程的功能。應當理解的是，附圖及其教導的電路都是現成可擴展的并可容納大量的部件，以及更復雜/精密的安排和配置。因此，提供的實施例不應該限制其范圍或抑制電路的廣泛教導，作為潛在大量可應用到其它體系結構。
[0060]注意，在本說明書中，參考包含在“ 一個實施例”、“示例實施例”、“實施例”、“另一實施例”、“一些實施例”、“多個實施例”、“其它實施例”、“替代實施例”及類似表述中的不同的特征(例如，要素、結構、模塊、組件、步驟、操作、特點等)，都意指任何這樣的功能都包含在一個或多個本申請的實施例，但可以或可以不必在相同的實施例組合。
[0061]許多其它的改變、代替、變化，替換和修改對一個本領域的技術人員是確定的，它意指本申請包含所有這樣的改變、代替、變化，替換和修均落入所附權利要求書的范圍內。為了協(xié)助美國專利和商標局(USPTO)，和解釋所附權利要求的已公開的任何專利的任何讀者， 申請人:謹指出， 申請人::(一)不打算任何所附的權利要求援引美國法典第35第112條第六段，因為它存在于此申請日，除非詞語“裝置”或“步驟”被專門用在特定的權利要求中；及(b)不打算，通過本說明書中的任何陳述，以任何未以在所附權利要求中體現的方式限制本申請。
[0062]需要注意的是，上面描述的裝置的所有可選的特征也可以此處所述的方法或過程來實現，并且可以在可被用于一個或多個實施例的任何地方的一個例子中被使用。在第一示例中，提供了一種系統(tǒng)(其可以包含任何適當的電路、分頻器、電容器、電阻器、電感器、模數轉換器、DFFs、邏輯門電路、軟件、硬件、鏈接等)，可以是任何類型的計算機的一部分，它可以進一步包含耦合到多個電子部件的電路板。在這些情況下(見上文)的“某用途的裝置”可包含(但不限于)使用本文所討論的任何合適的組件，以及任何合適的軟件、電路、集線器、計算機代碼、邏輯、算法、硬件、控制器、接口、鏈接、總線、通信路徑等。在第二示例中，該系統(tǒng)包含存儲器，其還包含機器可讀指令，其執(zhí)行時使得系統(tǒng)執(zhí)行以上面討論的任何活動。
【權利要求】
1.一種用于減少一個或多個金屬氧化物半導體場效應晶體(MOSFET)的閃爍噪聲的方法，其特征在于，所述方法包含: 選擇器件中的一個或多個表面溝道MOSFET ;和 將所述一個或多個表面溝道MOSFET轉換成一個或多個掩埋溝道MOSFET。
2.根據權利要求1所述的方法，其特征在于，所述一個或多個表面溝道MOSFET被用在器件中的一個或多個運算放大器的輸入端。
3.根據權利要求1所述的方法，其特征在于，所述一個或多個表面溝道MOSFET被用在軌到軌運算放大器。
4.根據權利要求1所述的方法，其中對于一個或多個M0SFET，從一個或多個表面溝道MOSFET到一個或多個掩埋溝道MOSFET的的轉換包含:應用一個或多個掩模來提供反摻雜注入到所述一個或多個表面溝道MOSFET的溝道。
5.根據權利要求4所述的方法，其中，所述一個或多個表面溝道MOSFET包含表面溝道p溝道MOSFET ;所述反摻雜注入包含注入硼(B)或二氟化硼(BF2)到表面溝道P-M0SFET的溝道。
6.根據權利要求4所述的方法，其中，所述一個或多個表面溝道MOSFET包含表面溝道η溝道MOSFET ;所述反摻雜注入包含注入磷(P)或砷(As)到表面溝道NM0S的溝道。
7.根據權利要求1所述的方法，其中，所述器件使用0.25微米或更大的工藝技術制作；所述一個或多個表面溝道器件包含η溝道MOSFET。
8.根據權利要求1所述的方法，其中，所述器件使用小于0.25微米工藝技術制作；所述一個或多個表面溝道器件包含P型柵電極P-溝道MOSFET和/或η-型柵電極η-溝道MOSFET。
9.根據權利要求1所述的方法，其中，所述一個或多個表面溝道MOSFET是模擬電路的一部分。
10.根據權利要求1所述的方法，其中，所述一個或多個表面溝道MOSFET是高精度模擬電路的一部分。
11.一種用于減少一個或多個金屬氧化物半導體場效應晶體管(MOSFET)的閃爍噪聲的器件，其特征在于，所述器件包含:被選擇用于轉換為一個或多個掩埋溝道MOSFET的一個或多個表面溝道MOSFET ;應用到所述一個或多個表面溝道MOSFET的溝道、以將一個或多個表面溝道MOSFET轉換成一個或多個掩埋溝道MOSFET的一個或多個掩模，其中一個或多個掩模提供反摻雜注入到溝道。
12.根據權利要求11所述的器件，其特征在于，所述器件是運算放大器；所述一個或多個表面溝道MOSFET被用在所述運算放大器的輸入端。
13.根據權利要求12所述的器件，其特征在于，所述器件是軌對軌運算放大器。
14.根據權利要求11所述的器件，其中，所述一個或多個表面溝道MOSFET包含表面溝道p溝道MOSFET ;所述反摻雜注入包含注入硼(B)或二氟化硼(BF2)到表面溝道P-M0SFET的溝道。
15.根據權利要求11所述的器件，其中，所述一個或多個表面溝道MOSFET包含表面溝道η溝道MOSFET ;所述反摻雜注入包含注入磷(P)或砷(As)到表面溝道NM0SFET的溝道。
16.根據權利要求11所述的器件，其中，所述器件使用0.25微米或更大的工藝技術制作；所述一個或多個表面溝道器件包含η溝道MOSFET。
17.根據權利要求11所述的器件，其中，所述器件使用小于0.25微米工藝技術制作；所述一個或多個表面溝道器件包含P型柵電極P-溝道MOSFET和/或η-型柵電極η-溝道MOSFET。
18.根據權利要求11所述的器件，其中，所述一個或多個表面溝道MOSFET是模擬電路的一部分。
19.根據權利要求11所述的器件，其中，所述一個或多個表面溝道MOSFET是高精度模擬電路的一部分。
20.一種被適配為具有降低的閃爍噪聲的軌對軌運算放大器，所述運算放大器包含:被選擇用于轉換為一個或多個掩埋溝道MOSFET的一個或多個表面溝道金屬氧化物半導體場效應晶體管(MOSFET)，以及應用到一個或多個表面溝道MOSFET的溝道的一個或多個掩模、以將一個或多個表面溝道MOSFET轉換成一個或多個掩埋溝道M0SFET，其中一個或多個掩模提供反摻雜注入到溝道。
【文檔編號】H03K19/0944GK104300963SQ201410334148
【公開日】2015年1月21日 申請日期:2014年7月15日 優(yōu)先權日:2013年7月15日
【發(fā)明者】A·艾什拉格伊, A·托馬西尼 申請人:美國亞德諾半導體公司