半導(dǎo)體器件和驅(qū)動系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件和驅(qū)動系統(tǒng)。輸出MOS晶體管具有與電源連接的漏極和與輸出端子連接的源極。短路MOS晶體管具有與輸出端子連接的源極。短路MOS晶體管被形成在與電源連接的半導(dǎo)體襯底中。開關(guān)器件被形成在半導(dǎo)體襯底中形成的半導(dǎo)體區(qū)域中，并且包含與輸出MOS晶體管的柵極連接的第一擴(kuò)散層和被形成在半導(dǎo)體區(qū)域中并且與短路MOS晶體管的漏極連接的第二擴(kuò)散層。
【專利說明】半導(dǎo)體器件和驅(qū)動系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件和驅(qū)動系統(tǒng)，并且特別地，涉及一種適合于驅(qū)動電感負(fù)載的半導(dǎo)體器件。
【背景技術(shù)】
[0002]已知輸出晶體管被連接在輸出端子(與負(fù)載連接的端子)和電源之間的配置的高側(cè)驅(qū)動器，作為半導(dǎo)體器件之一，其中的每一個將電力供應(yīng)給負(fù)載。在這樣的配置的高側(cè)驅(qū)動器中，通過切換輸出晶體管，執(zhí)行電力到負(fù)載的供應(yīng)，或者阻斷電力到負(fù)載的供應(yīng)。例如，作為輸出晶體管，MOS晶體管和IGBT (絕緣柵雙極晶體管)被使用。
[0003]當(dāng)MOS晶體管被用作輸出晶體管(在下文中，這樣的MOS晶體管被稱為“輸出MOS晶體管”)時，短路開關(guān)有時候被連接在高側(cè)驅(qū)動器中的輸出MOS晶體管中的柵極和源極之間(例如，參考專利文獻(xiàn)I (JP H03-198421A))。短路開關(guān)被用于通過短路輸出MOS晶體管中的柵極和源極來確保將輸出MOS晶體管設(shè)置為截止?fàn)顟B(tài)，并且當(dāng)輸出MOS晶體管被截止時短路晶體管被導(dǎo)通。作為短路開關(guān)，MOS晶體管通常被使用。下面，被用作短路開關(guān)的MOS晶體管被稱為短路MOS晶體管。
[0004]引用列表
[0005][專利文獻(xiàn)I] JP H03-198421A
【發(fā)明內(nèi)容】
[0006]發(fā)明人正在研究如在上面所提及的包括輸出晶體管和短路MOS晶體管的高側(cè)驅(qū)動器。
[0007]在這樣的配置的高側(cè)驅(qū)動器中，發(fā)明人發(fā)現(xiàn)的問題之一是，當(dāng)輸出端子的電壓變成高于電源電壓時，短路MOS晶體管的寄生雙極晶體管被導(dǎo)通，使得輸出晶體管不能夠被導(dǎo)通。注意，當(dāng)與輸出端子相連接的負(fù)載是電感負(fù)載時，輸出端子的電壓有時候變成高于電源電壓。當(dāng)輸出晶體管不能夠被導(dǎo)通時，不能夠從輸出端子輸出所期望的電壓，這阻礙將電力供應(yīng)到負(fù)載的控制。
[0008]從本說明書和附圖的描述中其它問題和新的特征將會變得清楚。
[0009]在一個實(shí)施例中，半導(dǎo)體器件包括輸出晶體管、短路MOS晶體管和開關(guān)器件。輸出晶體管包括:第一端子，該第一端子與電源相連接；和第二端子，該第二端子與連接有負(fù)載的輸出端子相連接。短路MOS晶體管的源極與輸出端子連接。開關(guān)器件被連接在輸出晶體管的控制端子和短路MOS晶體管的漏極之間。短路MOS晶體管被形成在與電源連接的半導(dǎo)體襯底上。開關(guān)器件包括被形成在半導(dǎo)體襯底中的半導(dǎo)體區(qū)域、被形成在半導(dǎo)體區(qū)域中并且與輸出晶體管的控制端子連接的第一擴(kuò)散層、以及被形成在半導(dǎo)體區(qū)域中并且與短路MOS晶體管的漏極連接的第二擴(kuò)散層。開關(guān)器件被配置為基于半導(dǎo)體區(qū)域的電壓執(zhí)行導(dǎo)通/截止控制。
[0010]在另一實(shí)施例中，半導(dǎo)體器件包括輸出晶體管、短路MOS晶體管以及是耗盡型MOS晶體管的開關(guān)晶體管。輸出晶體管具有與電源連接的第一端子和與輸出端子連接的第二端子，輸出端子與負(fù)載連接。短路MOS晶體管的源極與輸出端子連接。短路MOS晶體管和開關(guān)晶體管被形成在與電源連接的半導(dǎo)體襯底中。開關(guān)晶體管具有與輸出晶體管的控制端子連接的漏極并且具有與短路MOS晶體管的漏極連接的源極和柵極。根據(jù)控制輸出晶體管和短路MOS晶體管的控制信號控制開關(guān)晶體管的背柵的電壓。
[0011]根據(jù)上述實(shí)施例，在具有輸出晶體管和短路MOS晶體管的半導(dǎo)體器件中，能夠防止通過短路MOS晶體管的寄生雙極晶體管的操作引起的故障。
【專利附圖】
【附圖說明】
[0012]圖1是示意性地示出包括輸出MOS晶體管和短路MOS晶體管的高側(cè)驅(qū)動器的配置示例的圖。
[0013]圖2是示出包括輸出MOS晶體管和短路MOS晶體管的高側(cè)驅(qū)動器IC的配置示例的等效電路圖。
[0014]圖3是示出圖2的高側(cè)驅(qū)動器IC中的輸出MOS晶體管和短路MOS晶體管被形成的部分的配置示例的截面圖。
[0015]圖4是示出圖2和圖3的高側(cè)驅(qū)動器IC的操作示例的時序圖。
[0016]圖5A是示出在圖4的時段T4中高側(cè)驅(qū)動器IC的狀態(tài)的截面圖。
[0017]圖5B是示出在圖4的時段T5中高側(cè)驅(qū)動器IC的狀態(tài)的截面圖。
[0018]圖6是示意性地示出第一實(shí)施例中的高側(cè)驅(qū)動器IC的配置的圖。
[0019]圖7是示出第一實(shí)施例中的高側(cè)驅(qū)動器IC的配置的截面圖。
[0020]圖8是示意性地示出第一實(shí)施例中在時段Tl中高側(cè)驅(qū)動器IC的操作的圖。
[0021]圖9是示出第一實(shí)施例中在時段Tl中高側(cè)驅(qū)動器IC的狀態(tài)的截面圖。
[0022]圖10是示意性地示出第一實(shí)施例中在時段T2中高側(cè)驅(qū)動器IC的操作的圖。
[0023]圖11是示出第一實(shí)施例中在時段T2中高側(cè)驅(qū)動器IC的狀態(tài)的截面圖。
[0024]圖12是示意性地示出第一實(shí)施例中在時段T3中高側(cè)驅(qū)動器IC的操作的圖。
[0025]圖13是示出第一實(shí)施例中在時段T3中高側(cè)驅(qū)動器IC的狀態(tài)的截面圖。
[0026]圖14是示意性地示出第一實(shí)施例中在時段T4中高側(cè)驅(qū)動器IC的操作的圖。
[0027]圖15是示出第一實(shí)施例中在時段T4中高側(cè)驅(qū)動器IC的狀態(tài)的截面圖。
[0028]圖16是示意性地示出第一實(shí)施例中在時段T5中高側(cè)驅(qū)動器IC的操作的圖。
[0029]圖17是示出第一實(shí)施例中在時段T5中高側(cè)驅(qū)動器IC的狀態(tài)的截面圖。
[0030]圖18是示出使用被配置成JFET的開關(guān)晶體管的高側(cè)驅(qū)動器IC的配置的截面圖。
[0031]圖19是示意性地示出在第一實(shí)施例的高側(cè)驅(qū)動器IC中在負(fù)電壓的輸出端子的情況下將會出現(xiàn)的現(xiàn)象的圖。
[0032]圖20是示意性地示出第二實(shí)施例中的高側(cè)驅(qū)動器IC的配置的圖。
[0033]圖21是示出第二實(shí)施例中的高側(cè)驅(qū)動器IC的配置的截面圖。
[0034]圖22是示意性地示出第一實(shí)施例中的高側(cè)驅(qū)動器的修改示例的配置的圖。
[0035]圖23是示出第一實(shí)施例中的高側(cè)驅(qū)動器的修改示例的配置的截面圖。
[0036]圖24是示意性地示出第二實(shí)施例中的高側(cè)驅(qū)動器的修改示例的配置的圖。
[0037]圖25是示出第二實(shí)施例中的高側(cè)驅(qū)動器的修改示例的配置的截面圖。
[0038]圖26是示出第一實(shí)施例中的高側(cè)驅(qū)動器的另一修改示例的配置的截面圖。
[0039]圖27是示出第二實(shí)施例中的高側(cè)驅(qū)動器的另一修改示例的配置的截面圖。
【具體實(shí)施方式】
[0040]在下面將會詳細(xì)地描述包括輸出晶體管和短路MOS晶體管的高側(cè)驅(qū)動器，和在具有這樣的配置的高側(cè)驅(qū)動器中引起的問題，以便于有助于實(shí)施例的技術(shù)意義的理解。
[0041]圖1是示意性地示出高側(cè)驅(qū)動器100的配置的示例的電路圖。圖1的高側(cè)驅(qū)動器100包括控制邏輯電路101、電荷泵102、柵極電阻103、輸出MOS晶體管104、短路MOS晶體管105、反相器106、電源端子107、以及輸出端子108。在此，電源端子107是從電源(在本實(shí)施例中電池109)向其供應(yīng)電源電壓的端子，并且輸出端子108是與負(fù)載110相連接的端子。下面，電源端子107的電壓被不為電壓V。。并且輸出端子108的電壓被不為電壓VQUT。
[0042]控制邏輯電路101生成控制輸出MOS晶體管104的導(dǎo)通/截止的控制信號S.。
[0043]電荷泵102的輸出通過柵極電阻103與輸出MOS晶體管104的柵極相連接，并且電荷泵102作為驅(qū)動電路操作，該驅(qū)動電路響應(yīng)于控制信號Sem驅(qū)動輸出MOS晶體管104的柵極。詳細(xì)地，當(dāng)控制信號Sem處于高電平時，電荷泵102將輸出MOS晶體管104的柵極驅(qū)動為高于電壓\c的電壓(通常，大約電壓\c的兩倍)，并且當(dāng)控制信號S.處于低電平時，停止輸出MOS晶體管104的柵極的驅(qū)動。
[0044]輸出MOS晶體管104被連接在電源端子107和輸出端子108之間，并且在圖1的配置中，N溝道MOS晶體管被用作輸出MOS晶體管104。輸出MOS晶體管104具有與電源端子107相連接的漏極，和與輸出端子108相連接的源極。
[0045]短路MOS晶體管105被用作連接輸出MOS晶體管104中的柵極和源極的短路開關(guān)。在圖1的配置中，N溝道MOS晶體管被用作短路MOS晶體管105。短路MOS晶體管105具有與輸出MOS晶體管104的柵極相連接的漏極和與輸出MOS晶體管104的源極(或者輸出端子108)相連接的源極。
[0046]反相器106生成控制信號Scm的反相信號(互補(bǔ)信號)并且將其供應(yīng)給短路MOS晶體管105的柵極。
[0047]在這樣的配置的高側(cè)驅(qū)動器100中，當(dāng)通過控制邏輯電路101將控制信號S.設(shè)置為高電平時，輸出MOS晶體管104的柵極電壓被設(shè)置為高于電壓Vcc的電壓，使得輸出MOS晶體管104被設(shè)置為導(dǎo)通狀態(tài)。當(dāng)輸出MOS晶體管104被設(shè)置為導(dǎo)通狀態(tài)時，電壓從電池109供應(yīng)到負(fù)載110，并且負(fù)載110被驅(qū)動。另一方面，當(dāng)控制信號Sctkl被設(shè)置為低電平時，通過電荷泵102對輸出MOS晶體管104的柵極的驅(qū)動被停止，并且通過短路MOS晶體管105短路輸出MOS晶體管104中的源極和柵極。因此，輸出MOS晶體管104被設(shè)置為截止?fàn)顟B(tài)。
[0048]在圖1的高側(cè)驅(qū)動器100中，輸出MOS晶體管104和短路MOS晶體管105可以被單片地集成(即，在相同的半導(dǎo)體襯底上)而且可以被形成在單獨(dú)的半導(dǎo)體襯底上。在單片配置中，高側(cè)驅(qū)動器100的部件的數(shù)目被減少并且對于成本減少來說是有用的。另一方面，在輸出MOS晶體管的電氣特性不同于控制電路(包含短路MOS晶體管)的情況下，通過采用具有輸出MOS晶體管的第一芯片和具有控制電路的第二芯片的多芯片配置，變成易于提供各種性能的高側(cè)驅(qū)動器。
[0049]另外， 申請人:考慮高側(cè)驅(qū)動器100的配置使得能夠驅(qū)動電感負(fù)載。近年來，要求高側(cè)驅(qū)動器100驅(qū)動各種類型的設(shè)備。例如，存在要求在車載裝置中驅(qū)動諸如DC(直流)的電感負(fù)載的情況。
[0050]圖2示出這樣的配置的高側(cè)驅(qū)動器IC100A的等效電路。在圖2的配置中，在高側(cè)驅(qū)動器IC100A上，控制邏輯電路101、電荷泵102、柵極電阻103、輸出MOS晶體管104、短路MOS晶體管105、反相器106、電源端子107以及輸出端子108被單片地集成。作為與輸出端子108相連接的負(fù)載，DC電動機(jī)IlOA被使用。在等效電路中，DC電動機(jī)IlOA能夠被表示為生成感應(yīng)電動勢的電樞電感111、電樞電阻112以及電壓源113的串聯(lián)連接。
[0051]圖3是在概念上示出在圖2的高側(cè)驅(qū)動器IC100A中的輸出MOS晶體管104和短路MOS晶體管105的截面圖。輸出MOS晶體管104和短路MOS晶體管105都被形成在半導(dǎo)體襯底121上。半導(dǎo)體襯底121包括N+型襯底122和形成在N+型襯底122上的N_型外延層123。N型雜質(zhì)被重?fù)诫s在N+型襯底122中。在此，短語“雜質(zhì)被重?fù)诫s”在本說明書和權(quán)利要求書中意指雜質(zhì)以高雜質(zhì)濃度摻雜到形成退化半導(dǎo)體的程度(通常，大約102°/cm3)。礦型襯底122與電源端子107連接。N型雜質(zhì)被摻雜在N—型外延層123中。輸出MOS晶體管104和短路MOS晶體管105被形成在N—型外延層123的表面部分上。
[0052]圖3是示出其中輸出MOS晶體管104被形成為具有溝槽柵極結(jié)構(gòu)的N溝道垂直型MOSFET(M0S場效應(yīng)晶體管)的結(jié)構(gòu)的截面圖。詳細(xì)地，其中摻雜有P型雜質(zhì)的P型體區(qū)124被形成在K型外延層123的表面部分中。溝槽被形成為穿過P型體區(qū)124，并且柵極絕緣膜125和柵電極126被形成為嵌入溝槽。在此，沿著溝槽的內(nèi)壁形成柵極絕緣膜125，并且柵電極126被形成為通過柵極絕緣膜125與P型體區(qū)124和N_型外延層123相對。另外，其中被重?fù)诫s有N型雜質(zhì)的N+型擴(kuò)散層127被形成在與柵極絕緣膜125相鄰的位置中的P型體區(qū)124的表面部分中。此外，其中被重?fù)诫s有P型雜質(zhì)的P+型擴(kuò)散層128被形成在P型體區(qū)124的表面部分中。在這樣的配置的輸出MOS晶體管104中，N+型擴(kuò)散層127用作源極并且半導(dǎo)體襯底121和N_型外延層123用作漏極。而且，P+型擴(kuò)散層128用作背柵端子。
[0053]另一方面，短路MOS晶體管105被形成為橫向型N溝道M0SFET。詳細(xì)地，其中被重?fù)诫s有P型雜質(zhì)的P型體區(qū)131被形成在N—型外延層123的表面部分中。N+型擴(kuò)散層134和N+型擴(kuò)散層135被形成在P型體區(qū)131的表面部分中。N型雜質(zhì)被重?fù)诫s在N+型擴(kuò)散層134和N+型擴(kuò)散層135兩者中。柵極絕緣膜132被形成為覆蓋P型體區(qū)131中的N+型擴(kuò)散層134和N+型擴(kuò)散層135之間的區(qū)域(溝道區(qū)域)，并且柵電極133被形成在柵極絕緣膜132上。另外，其中被重?fù)诫s有P型雜質(zhì)的P+型擴(kuò)散層136被形成在P型體區(qū)131的表面部分中。在這樣的配置的短路MOS晶體管105中，N+型擴(kuò)散層134用作源極并且N+型擴(kuò)散層135用作漏極。而且，P+型擴(kuò)散層136用作背柵端子。
[0054]注意在圖3的結(jié)構(gòu)中寄生雙極晶體管105a被形成在短路MOS晶體管105中。更加具體地，N+型擴(kuò)散層135、P型體區(qū)131和N_型外延層123分別用作NPN型寄生雙極晶體管的集電極、基極和發(fā)射極。注意，在圖2的等效電路中示出寄生雙極晶體管105a。
[0055]一個問題是，當(dāng)輸出端子108的電壓Vqut高于電源端子107的電壓Vrc時，寄生雙極晶體管105a被導(dǎo)通，不論控制信號Scm的信號電平如何。詳細(xì)地，P型體區(qū)131的電壓幾乎與輸出端子108的電壓Vtot—致，并且N—型外延層123的電壓幾乎與電源端子107的電壓Vcc—致。因此，當(dāng)輸出端子108的電壓Vqut高于電源端子107的電壓Vcc時，P型體區(qū)131的電壓高于N—型外延層123的電壓。在此，注意存在當(dāng)電感負(fù)載(例如，DC電動機(jī)110A)與輸出端子108相連接時，輸出端子108的電壓Vtot由于感應(yīng)電動勢變成高于電源端子107的電壓V。。的情況。當(dāng)電源端子108的電壓Vqut變成高于電源端子107的電壓Vcc時，NPN型寄生雙極晶體管105a的基極的電壓變成高于發(fā)射極的電壓，使得寄生雙極晶體管105a被導(dǎo)通。
[0056]當(dāng)寄生雙極晶體管105被導(dǎo)通時，輸出MOS晶體管104的柵極電壓變成電壓Vrc使得輸出MOS晶體管104不能夠被導(dǎo)通。這意指變成不能夠基于控制信號Scm控制輸出MOS晶體管104，并且這在操作中不是想要的。下面，為了有助于理解短路MOS晶體管105的寄生雙極晶體管105a的問題，將會參考圖4描述圖2和圖3的高側(cè)驅(qū)動器IC100A的操作。
[0057]時段Tl:
[0058]時段Tl (時間tl至?xí)r間t2)是高側(cè)驅(qū)動器IC100A處于初始狀的時段。在時段Tl中，應(yīng)該是DC電動機(jī)IlOA處于停止?fàn)顟B(tài)，電源端子107的電壓Vrc ( S卩，從電池109供應(yīng)到高側(cè)驅(qū)動器IC100A的電源電壓)是14V，并且控制信號Scm處于低電平。在此，注意，當(dāng)DC電動機(jī)IlOA處于停止?fàn)顟B(tài)時，感應(yīng)電動勢沒有被產(chǎn)生并且輸出端子108的電壓Vqut是接地電壓 GND (OV)。
[0059]時段T2:
[0060]應(yīng)該是在時段T2 (時間t2至?xí)r間t4)的開始通過控制邏輯電路101將控制信號Sctel從低電平變成高電平。這時，通過電荷泵102，輸出MOS晶體管104的柵極電壓Ve被驅(qū)動到高于電源端子107的電壓Vrc的電壓(通常2Vrc)，使得輸出MOS晶體管104被導(dǎo)通。這時，輸出端子108的電壓Vtm被上拉到從電池109供應(yīng)的電源電壓(14V)(時間t3)，并且從電池109到DC電動機(jī)IlOA的電力的供應(yīng)開始。
[0061]時段T3:
[0062]在時段T3(時間t4至?xí)r間t6)的開始時間t4，當(dāng)控制信號Scm從高電平下拉到低電平時，通過電荷泵102對輸出MOS晶體管104的柵極的驅(qū)動被停止，并且短路MOS晶體管105被導(dǎo)通。因此，輸出MOS晶體管104被截止。
[0063]在此，當(dāng)DC電動機(jī)IlOA的轉(zhuǎn)子繼續(xù)慣性旋轉(zhuǎn)時，由于感應(yīng)電動勢在電樞中產(chǎn)生電壓，并且將其施加給輸出端子108。因此，輸出端子108的電壓Vqut沒有返回到接地電壓GND并且有時候變成一些電壓。圖4示出在時間t5由于感應(yīng)電動勢導(dǎo)致輸出端子108的電壓Vqut變成12V的情況。這時，因?yàn)槎搪稭OS晶體管105被導(dǎo)通，所以輸出MOS晶體管104的柵極電壓\也是12V。
[0064]時段T4:
[0065]然后，應(yīng)該是在時段T4(時間t6至?xí)r間t8)的開始時間t6電池109的電壓降低。例如,存在電池109將電力供應(yīng)給除了高側(cè)驅(qū)動器IC100A之外的器件的情況，電池109的電壓取決于器件的功率消耗而降低。圖4示出當(dāng)在時間t7電池109的電壓，S卩，電源端子108的電壓\c降低到1V時的操作，并且圖5A示出在時間t7高側(cè)驅(qū)動器IC100A的各個節(jié)點(diǎn)的電壓。
[0066]如在圖5A中所示，當(dāng)電池109的電壓，即，電源端子107的電壓Vrc降低使得輸出端子108的電壓Vqut高于電源端子107的電壓Ncc和PN結(jié)的正向電壓Vf(在N—型外延層123是由硅形成的情況下大約0.7V)的和時，短路MOS晶體管105的寄生雙極晶體管105a被導(dǎo)通。當(dāng)寄生雙極晶體管105a被導(dǎo)通時，P型體區(qū)131的電壓降低到電源端子107的電壓Vcc和PN結(jié)的正向電壓Vf的總和，即，10.7V，并且輸出端子108的電壓Vqut也降低到10.7V。這時，因?yàn)槎搪稭OS晶體管105被導(dǎo)通使得輸出MOS晶體管104中的源極和柵極被短路，并且輸出MOS晶體管104的柵極電壓降低到10.7V。然而，在寄生雙極晶體管105a被導(dǎo)通的該階段沒有給予任何影響，因?yàn)榭刂菩盘朣ctkl處于低電平并且原本期待輸出MOS晶體管104處于截止?fàn)顟B(tài)。
[0067]時段T5:
[0068]在此狀態(tài)下，應(yīng)該是在時段T5(自從時間t8開始)的開始時間t8控制信號Scm從低電平被上拉到高電平。圖5B示出時段T5中高側(cè)驅(qū)動器IC100A的各個節(jié)點(diǎn)的電壓。當(dāng)控制信號Scm被上拉到高電平時，期待通過電荷泵102輸出MOS晶體管104的柵極電壓Ve原本被驅(qū)動到比電源端子107的電壓\c的電壓更高的電壓(通常，2VCC)，使得輸出MOS晶體管104被導(dǎo)通。在這樣的情況下，輸出端子108的電壓Vot應(yīng)變成1V。在圖5B中，從電荷泵102輸出的電壓被不出為符號Ve’。
[0069]然而，因?yàn)榧纳p極晶體管105a被保持在導(dǎo)通狀態(tài)下，輸出MOS晶體管104的柵極電壓被保持在10.7V，并且因此，輸出MOS晶體管104不能夠被導(dǎo)通。這時，輸出端子108的電壓Vqut已經(jīng)變成10.7V (不是原本期待的10V)。這意味著基于控制信號Scm的輸出MOS晶體管104的開關(guān)控制的功能喪失，并且期待采取一些措施。
[0070]圖3、圖5A以及圖5B示出其中輸出MOS晶體管104和短路MOS晶體管105被單片集成(即，在相同的半導(dǎo)體襯底上)的示例。然而，因?yàn)楫?dāng)在輸出MOS晶體管104和短路MOS晶體管104之間N+型襯底122和N—型外延層123被分離時(換言之，當(dāng)輸出MOS晶體管104和短路MOS晶體管105被形成在單獨(dú)的芯片上時)操作是相同的，所以要求類似的處理。
[0071]在下面描述的本實(shí)施例的半導(dǎo)體器件(高側(cè)驅(qū)動器IC)中，采用要應(yīng)對這樣的問題的配置。
[0072][第一實(shí)施例]
[0073]圖6是示出第一實(shí)施例中的高側(cè)驅(qū)動器IClO的配置的電路圖。本實(shí)施例的高側(cè)驅(qū)動器IC1被應(yīng)用于驅(qū)動DC電動機(jī)11的驅(qū)動系統(tǒng)。如在上面所提及的，DC電動機(jī)11能夠在等效電路中被表達(dá)為電感負(fù)載，該電感負(fù)載包括電樞電感11a、電樞電阻Ilb以及生成感應(yīng)電動勢的電壓源Ilc的串聯(lián)連接。
[0074]本實(shí)施例的高側(cè)驅(qū)動器IClO包括控制邏輯電路1、電荷泵2、柵極電阻3、輸出MOS晶體管4、短路MOS晶體管5、反相器6、電源端子7以及輸出端子8，像圖2的高側(cè)驅(qū)動器IC100A—樣。在此，電源端子7是從電源9 (在本實(shí)施例中電池9)向其供應(yīng)電源電壓的端子，并且輸出端子8是與負(fù)載，S卩，本實(shí)施例中的DC電動機(jī)11，相連接的端子。下面，電源端子7的電壓被表達(dá)為電壓Vcc并且輸出端子8的電壓被表達(dá)為電壓V.。
[0075]控制邏輯電路I生成控制輸出MOS晶體管4的導(dǎo)通和截止的控制信號Scm。例如，控制邏輯電路I生成控制信號Scm的操作可以由用于外部地控制高側(cè)驅(qū)動器IClO的CPU (中央處理單元)來控制。
[0076]電荷泵2的輸出通過柵極電阻3與輸出MOS晶體管4的柵極(控制端子)相連接，并且作為響應(yīng)于控制信號Sctkl驅(qū)動輸出MOS晶體管4的柵極的驅(qū)動電路操作。詳細(xì)地，當(dāng)控制信號SCT&處于高電平時電荷泵2將輸出MOS晶體管4的柵極驅(qū)動到高于電壓V。。的電壓(通常，大約電壓Vrc的兩倍)，并且當(dāng)控制信號Scm處于低電平時停止驅(qū)動輸出MOS晶體管4的柵極。
[0077]柵極電阻3抑制在電荷泵2和輸出MOS晶體管4的柵極之間流動的充電或者放電電流以保護(hù)輸出MOS晶體管4。
[0078]輸出MOS晶體管4具有與電源端子7相連接的漏極(第一端子)和與輸出端子8相連接的源極(第二端子)，和響應(yīng)于柵極(控制端子)的電壓電氣地連接漏極(第一端子)和源極(第二端子)或者斷開它們的功能。在圖6的配置中，N溝道MOS晶體管被用作輸出MOS晶體管4。注意輸出MOS晶體管4的背柵與源極相連接。
[0079]短路MOS晶體管5被用作響應(yīng)于從反相器6輸出的控制信號Scm的反相信號來連接輸出MOS晶體管4中的柵極和源極的短路開關(guān)。在圖6的配置中，N溝道MOS晶體管被用作短路MOS晶體管5。短路MOS晶體管5具有(通過下述開關(guān)晶體管12)與輸出MOS晶體管4的柵極相連接的漏極，和與輸出MOS晶體管4的源極(或者輸出端子8)相連接的源極。
[0080]反相器6生成控制信號S.的反相信號(互補(bǔ)邏輯信號)并且將其供應(yīng)給短路MOS晶體管5的柵極。
[0081]另外，本實(shí)施例的高側(cè)驅(qū)動器IClO包括開關(guān)晶體管12、負(fù)載電阻13以及背柵控制晶體管14。
[0082]開關(guān)晶體管12是用作在輸出MOS晶體管4的柵極和短路MOS晶體管5的漏極之間連接的開關(guān)的MOS晶體管。在本實(shí)施例中，耗盡型N溝道MOS晶體管被用作開關(guān)晶體管12。開關(guān)晶體管12中的柵極和源極被共同地與短路MOS晶體管5的漏極連接，并且開關(guān)晶體管12的漏極與輸出MOS晶體管4的柵極連接。在此，注意通過控制背柵的電壓(或者P型體區(qū)的電壓)執(zhí)行開關(guān)晶體管12的導(dǎo)通/截止控制，因?yàn)楹谋M型N溝道MOS晶體管處于常導(dǎo)通的狀態(tài)并且此外開關(guān)晶體管12中的源極和柵極被連接。
[0083]負(fù)載電阻13和背柵控制晶體管14配置響應(yīng)于控制信號Sctkl控制開關(guān)晶體管12的背柵(或者P型體區(qū))的電壓的背柵控制電路15。詳細(xì)地，負(fù)載電阻13被連接在與開關(guān)晶體管12的背柵相連接的連接節(jié)點(diǎn)NI和短路MOS晶體管的源極(即，輸出端子8)之間。
[0084]而且，背柵控制晶體管14作為響應(yīng)于控制信號S.連接或者斷開連接節(jié)點(diǎn)NI和接地端子16的開關(guān)器件操作。背柵控制晶體管14具有與連接節(jié)點(diǎn)NI相連接的漏極，和與接地端子16相連接的源極。背柵控制晶體管14具有被供應(yīng)有控制信號的柵極和與接地端子16相連接的背柵。當(dāng)控制信號Scm處于高電平時這樣的配置的背柵控制電路15將開關(guān)晶體管12的背柵設(shè)置為接地電壓GND。另一方面，當(dāng)控制信號SCT&處于低電平時背柵控制電路15執(zhí)行操作以將開關(guān)晶體管12的背柵設(shè)置為與輸出端子8的電壓Vtot相同的電壓。
[0085]控制邏輯電路1、電荷泵2、柵極電阻2、輸出MOS晶體管4、短路MOS晶體管5、反相器6、電源端子7、輸出端子8、開關(guān)晶體管12、負(fù)載電阻13、背柵控制晶體管14被單片地集成(即，在相同的半導(dǎo)體襯底上)。注意多芯片配置可以被用于本實(shí)施例的半導(dǎo)體器件，如稍后所提及的。例如，本實(shí)施例的半導(dǎo)體器件可以被提供有:第一半導(dǎo)體芯片，在第一半導(dǎo)體芯片上集成柵極電阻3和輸出MOS晶體管4 ;和第二半導(dǎo)體芯片，在其上集成控制邏輯電路1、電荷泵2、短路MOS晶體管5、反相器6、開關(guān)晶體管12、負(fù)載電阻13、背柵控制晶體管14。
[0086]圖7是在概念上示出形成輸出MOS晶體管4、短路MOS晶體管5、開關(guān)晶體管12以及背柵控制晶體管14的高側(cè)驅(qū)動器IClO的部分的截面配置的截面圖。輸出MOS晶體管4、短路MOS晶體管5、開關(guān)晶體管12以及背柵控制晶體管14都被形成在半導(dǎo)體襯底21上。半導(dǎo)體襯底21包括N+型襯底22和形成在N+型襯底22上的N—型外延層23。N+型襯底22被重?fù)诫s有N型雜質(zhì)并且與電源端子7相連接。N+型襯底22用作其中被重?fù)诫s有N型雜質(zhì)的半導(dǎo)體區(qū)域。N—型外延層23是其中被摻雜有N型雜質(zhì)的半導(dǎo)體區(qū)域(即，N型導(dǎo)電類型的半導(dǎo)體區(qū)域)。輸出MOS晶體管4、短路MOS晶體管5、開關(guān)晶體管12以及背柵控制晶體管14被形成在N—型外延層23的表面部分中。
[0087]圖7是示出當(dāng)輸出MOS晶體管4被形成為具有溝槽柵極結(jié)構(gòu)的N溝道垂直型MOSFET (M0S場效應(yīng)晶體管)時的結(jié)構(gòu)的截面圖。詳細(xì)地，P型體區(qū)24被形成在N_型外延層23的表面部分中。P型體區(qū)24是其中摻雜有P型雜質(zhì)的半導(dǎo)體區(qū)域(即，P型半導(dǎo)體區(qū)域)。溝槽被形成為穿過P型體區(qū)24，并且柵極絕緣膜25和柵電極26被形成為以嵌入溝槽。在此，沿著溝槽的內(nèi)壁形成柵極絕緣膜25，并且柵電極26被形成為通過柵極絕緣膜25與P型體區(qū)24和N_型外延層23相對。
[0088]另外，其中被重?fù)诫s有N型雜質(zhì)的N型擴(kuò)散層27被形成在與柵極絕緣膜25相鄰的位置中的P型體區(qū)24的表面部分中。此外，其中被重?fù)诫s有P型雜質(zhì)的P+型擴(kuò)散層128被形成在P型體區(qū)24的表面部分中。在這樣的配置的輸出MOS晶體管4中，N型擴(kuò)散層27用作源極端子并且半導(dǎo)體襯底21和N_型外延層23用作漏極端子。而且，P型擴(kuò)散層28用作背柵端子。應(yīng)注意的是，輸出MOS晶體管4不限于具有溝槽柵極結(jié)構(gòu)的垂直型M0SFET，并且可以是平面柵極型垂直型MOSFET和橫向型M0SFET。
[0089]短路MOS晶體管5被形成為橫向型N溝道M0SFET。詳細(xì)地，P型體區(qū)31形成在N—型外延層123的表面部分中。P型體區(qū)31是其中摻雜有P型雜質(zhì)的半導(dǎo)體區(qū)域(即，P型半導(dǎo)體區(qū)域)。N型擴(kuò)散層34和N型擴(kuò)散層35形成在P型體區(qū)31中。N型擴(kuò)散層34和N型擴(kuò)散層35是其中被重?fù)诫s有N型雜質(zhì)的擴(kuò)散層。柵極絕緣膜32被形成為覆蓋P型體區(qū)31中的N型擴(kuò)散層34和N型擴(kuò)散層35之間的區(qū)域(溝道區(qū)域)，并且柵電極33被形成在柵極絕緣膜32的表面上。此外，其中被重?fù)诫s有P型雜質(zhì)的P型擴(kuò)散層36被形成在P型體區(qū)31的表面部分中。在這樣的配置的短路MOS晶體管5中，N型擴(kuò)散層34用作源極并且N型擴(kuò)散層35用作漏極。而且，P型擴(kuò)散層36用作背柵端子。
[0090]從耗盡型橫向型N溝道MOSFET配置開關(guān)晶體管12。詳細(xì)地，P型體區(qū)41被形成在N_型外延層23的表面部分中。P型體區(qū)41是其中摻雜有P型雜質(zhì)的半導(dǎo)體區(qū)域(即，P型半導(dǎo)體區(qū)域)。N型擴(kuò)散層44和N型擴(kuò)散層45被形成在P型體區(qū)41的表面部分中。N型雜質(zhì)被重?fù)诫s在N型擴(kuò)散層44和N型擴(kuò)散層45中。此外，其中被摻雜有N型雜質(zhì)的N型溝道區(qū)域47被形成在N型擴(kuò)散層44和N型擴(kuò)散層45之間的區(qū)域中的P型體區(qū)41附近的表面中。在本實(shí)施例的開關(guān)晶體管12的結(jié)構(gòu)中，對于N型溝道區(qū)域47來說使開關(guān)晶體管12用作耗盡型N溝道MOSFET是重要的。柵極絕緣膜42被形成為覆蓋N型溝道區(qū)域47，并且柵電極43被形成以通過柵極絕緣膜42與N型溝道區(qū)域47相對。此外，其中被重?fù)诫s有P型雜質(zhì)的P型擴(kuò)散層46被形成在P型體區(qū)41的表面部分中。在這樣的配置的開關(guān)晶體管12中，N型擴(kuò)散層44用作源極并且N型擴(kuò)散層45用作漏極。而且，P型擴(kuò)散層46用作背柵端子。
[0091]從橫向型N溝道MOSFET配置背柵控制晶體管14，像短路MOS晶體管5 —樣。詳細(xì)地，P型體區(qū)51被形成在N_型外延層23的表面部分中。P型體區(qū)51是其中摻雜有P型雜質(zhì)的半導(dǎo)體區(qū)域(即，P型半導(dǎo)體區(qū)域)。N型擴(kuò)散層54和N型擴(kuò)散層55被形成在P型體區(qū)51的表面部分中。N型雜質(zhì)被重?fù)诫s在N型擴(kuò)散層54和N型擴(kuò)散層55中。柵極絕緣膜52被形成為覆蓋P型體區(qū)51中的N型擴(kuò)散層54和N型擴(kuò)散層55之間的區(qū)域(溝道區(qū)域)，并且柵電極53被形成在柵極絕緣膜52的表面上。此外，其中被重?fù)诫s有P型雜質(zhì)的P型擴(kuò)散層56被形成在P型體區(qū)51的表面部分中。在這樣的配置的背柵控制晶體管14中，N型擴(kuò)散層54用作源極端子并且N型擴(kuò)散層55用作漏極端子。而且，P型擴(kuò)散層56用作背柵端子。
[0092]注意在圖7中示出的配置中，寄生雙極晶體管5a、12a以及14a被形成在短路MOS晶體管5、開關(guān)晶體管12以及背柵控制晶體管14中。S卩，分別地，N_型外延層23用作寄生雙極晶體管5a、12a以及14a的發(fā)射極，P型體區(qū)31、41以及51用作其基極，并且N型擴(kuò)散層35、45以及55用作集電極。
[0093]然后，在本實(shí)施例的高側(cè)驅(qū)動器IClO中，寄生雙極晶體管5a、12a以及14a中的任何一個從不阻礙高側(cè)驅(qū)動器IClO的操作，如在下面詳細(xì)地描述的。即，在本實(shí)施例的高側(cè)驅(qū)動器IC1中，即使輸出端子8的電壓Vtot變成高于電源端子7的電壓V。。，使得短路MOS晶體管5的寄生雙極晶體管5a被設(shè)置為導(dǎo)通狀態(tài)，輸出MOS晶體管4的柵極通過開關(guān)晶體管12與寄生雙極晶體管5a電氣隔離。因此，即使輸出端子8的電壓Vtot變成高于電源端子7的電壓V。。，也能夠?qū)ㄝ敵鯩OS晶體管4。
[0094]下面，將會詳細(xì)地描述本實(shí)施例的高側(cè)驅(qū)動器IClO的操作。注意，將會描述當(dāng)控制邏輯電路I生成具有在圖4的時序圖中示出的波形的控制信號SCT&時高側(cè)驅(qū)動器IClO的操作。
[0095]時段Tl:
[0096]參考圖4，時段Tl (時間tl至?xí)r間t2)是高側(cè)驅(qū)動器IClO處于初始狀態(tài)的時段。在時段Tl中，應(yīng)該是DC電動機(jī)11處于停止?fàn)顟B(tài)，電源端子7的電壓Ncc (從電池109供應(yīng)到高側(cè)驅(qū)動器IClO的電源電壓)是14V，并且控制信號Scm處于低電平。因?yàn)镈C電動機(jī)11處于停止?fàn)顟B(tài)使得感應(yīng)電動勢沒有產(chǎn)生，所以輸出端子8的電壓Votit變成接地電壓GND(OV)。圖8是示出在時段Tl中高側(cè)驅(qū)動器IClO的操作的電路圖，并且圖9是示出在時段Tl中高側(cè)驅(qū)動器IClO的狀態(tài)的截面圖。
[0097]在時段Tl中，控制信號S.處于低電平，使得電荷泵2沒有驅(qū)動輸出MOS晶體管4的柵極。另外，因?yàn)閺姆聪嗥?輸出的控制信號S.的反相信號處于高電平，所以短路MOS晶體管5被導(dǎo)通。
[0098]而且，在背柵控制電路5中，因?yàn)楸硸趴刂凭w管4被截止，所以開關(guān)晶體管12的背柵的電壓變成輸出端子8的電壓VOTT，S卩，接地電壓GND。因?yàn)殚_關(guān)晶體管12的源極和柵極通過短路MOS晶體管5與輸出端子8相連接。因此，開關(guān)晶體管12的源極和柵極的電壓變成輸出端子8的電壓VOTT，即，接地電壓GND。因此，開關(guān)晶體管12被導(dǎo)通。
[0099]結(jié)果，通過短路MOS晶體管5和開關(guān)晶體管12，輸出MOS晶體管4的柵極與輸出MOS晶體管4的源極短路，并且輸出MOS晶體管4被截止。應(yīng)注意的是，短路MOS晶體管5、開關(guān)晶體管12、以及背柵控制晶體管14的寄生雙極晶體管5a、12a、以及14a都處于截止?fàn)顟B(tài)。
[0100]時段T2:
[0101]參考圖4，應(yīng)該是在時段T2(時間t2至?xí)r間t4)的開始時間t2通過控制邏輯電路I將控制信號SCT&從低電平上拉到高電平。圖10是示意性地示出在時段T2中的高側(cè)驅(qū)動器IC1的操作的圖，并且圖11是示出在時段T2的高側(cè)驅(qū)動器IClO的狀態(tài)的截面圖。
[0102]這時，通過電荷泵2，輸出MOS晶體管4的柵極電壓Ve被驅(qū)動到高于電源端子7的電壓Vcc的電壓(通常，2VCC)，使得輸出MOS晶體管4被導(dǎo)通。這時，輸出端子8的電壓Vtot被上拉到從電池9供應(yīng)的電源電壓(1價)，8卩，電源端子7的電壓\^(時間七3)。開始從電池9到DC電動機(jī)11的電力的供應(yīng)。而且，因?yàn)閺姆聪嗥?輸出的控制信號Scm的反相信號處于低電平，所以短路MOS晶體管5被截止。
[0103]而且，短路MOS晶體管5的P型體區(qū)31的電壓變成輸出端子8的電壓VQUT，S卩，電壓此外，N—型外延層23的電壓是電壓V。。。因此，寄生雙極晶體管5a被截止。注意，P型體區(qū)31用作NPN型寄生雙極晶體管5a的基極，并且N_型外延層23用作發(fā)射極。因此，由于寄生雙極晶體管5a導(dǎo)致輸出MOS晶體管4的柵極電壓下降的問題沒有出現(xiàn)。
[0104]而且，在背柵控制電路5中，因?yàn)轫憫?yīng)于處于高電平的控制信號Sctkl背柵控制晶體管14導(dǎo)通，所以開關(guān)晶體管12的背柵的電壓變成接地電壓GND。另一方面，因?yàn)槎搪稭OS晶體管5和寄生雙極晶體管5a被截止，所以開關(guān)晶體管12的柵極和源極變成浮置狀態(tài)。結(jié)果，開關(guān)晶體管12保持導(dǎo)通狀態(tài)。注意，開關(guān)晶體管12是常導(dǎo)通狀態(tài)。這時，如在圖11中所示，開關(guān)晶體管12和背柵控制晶體管14的P型體區(qū)41和51的電壓，S卩，寄生雙極晶體管12a和14a的基極的電壓是接地電壓GND，使得寄生雙極晶體管12a和14a變成截止?fàn)顟B(tài)。
[0105]時段T3:
[0106]然后，應(yīng)該是在時段T3(時間t4至?xí)r間t6)的開始時間t4控制信號Scm從高電平下拉到低電平，如在圖4中所示。圖12是示意性地示出在時段T3中高側(cè)驅(qū)動器IClO的操作的圖，并且圖13是示出在時段T3中高側(cè)驅(qū)動器IClO的狀態(tài)的截面圖。
[0107]電荷泵2響應(yīng)于控制信號Sem被下拉到低電平的事件而停止輸出MOS晶體管4的柵極的驅(qū)動。另一方面，因?yàn)閺姆聪嗥?輸出的控制信號Scm的反相信號處于高電平，所以短路MOS晶體管5被導(dǎo)通。
[0108]而且，因?yàn)楸硸趴刂凭w管14被截止，所以開關(guān)晶體管12的背柵的電壓變成輸出端子8的電壓VTOT。而且，因?yàn)槎搪稭OS晶體管5被導(dǎo)通，所以開關(guān)晶體管12的源極和柵極的電壓變成輸出端子8的電壓VOTT。結(jié)果，開關(guān)晶體管12被導(dǎo)通。這時，輸出MOS晶體管4的柵極通過短路MOS晶體管5和開關(guān)晶體管12被連接到輸出MOS晶體管4的源極，并且輸出MOS晶體管4被截止。
[0109]在這樣的情況下，當(dāng)DC電動機(jī)11的轉(zhuǎn)子由于慣性繼續(xù)旋轉(zhuǎn)時，由于感應(yīng)電動勢在電樞中產(chǎn)生電壓并且該電壓被供應(yīng)到輸出端子8。當(dāng)輸出端子8的電壓Vtot由于如在圖4中所示的感應(yīng)電動勢變成12V時，輸出MOS晶體管4的柵極電壓Ve也變成12V，如在圖12和圖13中所不。
[0110]這時，如在圖13中所示，短路MOS晶體管5和開關(guān)晶體管12的P型體區(qū)31和41的電壓是輸出端子8的電壓Vtot (12V)，并且背柵控制晶體管14的P型體區(qū)51的電壓是接地電壓GND。因此，雙極晶體管5a、12a以及14a變成截止?fàn)顟B(tài)。
[0111]時段T4:
[0112]然后，如在圖4中所示，應(yīng)該是電池9的電壓從時段T4(時間t6至?xí)r間t8)的開始時間t6開始下降并且在時間t7達(dá)到1V。圖14是示意性地示出在時間t7高側(cè)驅(qū)動器IClO的操作的圖，并且圖15是示出在時間t7高側(cè)驅(qū)動器IClO的狀態(tài)的截面圖。這時，因?yàn)榭刂菩盘?。1被保持在下拉到低電平的狀態(tài)，所以短路MOS晶體管5和開關(guān)晶體管12維持導(dǎo)通狀態(tài)。因此，輸出MOS晶體管4的源極和柵極被連接，并且輸出MOS晶體管4也維持截止?fàn)顟B(tài)。
[0113]另一方面，如在圖14和圖15中所示，當(dāng)電池9的電壓，即，電源端子7的電壓Vcc下降使得輸出端子8的電壓Vott變成高于電源端子7的電壓Vcc和PN結(jié)的正向電壓Vf(在硅的N_型外延層23的情況下大約0.7V)的總和，短路MOS晶體管5和開關(guān)晶體管2的寄生雙極晶體管5a和12a變成導(dǎo)通狀態(tài)。注意，短路MOS晶體管5和開關(guān)晶體管12的P型體區(qū)31和41的電壓與輸出端子8的電壓Vqut —致，并且N_型外延層23的電壓與電源端子7的電壓V。。一致。特別地，當(dāng)寄生雙極晶體管5a和12a變成導(dǎo)通狀態(tài)時，P型體區(qū)31和41的電壓下降到電源端子7的電壓Vcc和Pn結(jié)的正向電壓VF的總和，即，10.7V。這時，因?yàn)槎搪稭OS晶體管5和開關(guān)晶體管12被導(dǎo)通使得輸出MOS晶體管4的源極和柵極被連接，所以輸出MOS晶體管4的柵極電壓也下降到10.7V。
[0114]然而，不存在由被導(dǎo)通的寄生雙極晶體管5a和12a造成的影響，因?yàn)榭刂菩盘朣ctel處于低電平并且原本期待輸出MOS晶體管4處于截止?fàn)顟B(tài)。
[0115]時段T5:
[0116]在此狀態(tài)下，如在圖4中所示，應(yīng)該是在時段T5的開始時間t8(自從時間t8開始)控制信號SCT&從低電平被上拉到高電平。圖16是示意性地示出在時段T5中高側(cè)驅(qū)動器IClO的操作的圖，并且圖17是示出在時段T5中高側(cè)驅(qū)動器IClO的狀態(tài)的截面圖。如下面所考慮的，在本實(shí)施例的高側(cè)驅(qū)動器IClO中，重要的是，在開關(guān)晶體管12被截止的時段T5中，寄生雙極晶體管12a被截止，并且輸出MOS晶體管4的柵極能夠被電荷泵2驅(qū)動到高電壓(特別地，大約2VCC)。
[0117]詳細(xì)地，響應(yīng)于被上拉到高電平的控制信號S.，輸出MOS晶體管4的柵極電壓Ve被驅(qū)動到高于電源端子7的電壓V。。的電壓(通常，2VJ。而且，因?yàn)閺姆聪嗥?輸出的控制信號Scm的反相信號處于低電平，因此短路MOS晶體管5被截止。
[0118]然而，短路MOS晶體管5的寄生雙極晶體管5a變成導(dǎo)通狀態(tài)。詳細(xì)地，短路MOS晶體管5的P型體區(qū)31的電壓變成等于輸出端子8的電壓Vott (即，12V)。此外，N—型外延層23的電壓變成等于電壓K即，10V)。因此，寄生雙極晶體管5a的基極的電壓變成高于發(fā)射極的電壓和正向電壓％的總和。因此，寄生雙極晶體管5a被導(dǎo)通。當(dāng)寄生雙極晶體管5a變成導(dǎo)通狀態(tài)時，開關(guān)晶體管12中的源極和柵極的電壓變成電壓Vrc(即，10V)。
[0119]在本實(shí)施例的背柵控制電路15中，響應(yīng)于處于高電平的控制信號Sem背柵控制晶體管14被導(dǎo)通，使得開關(guān)晶體管12的背柵，即，P型體區(qū)41的電壓變成接地電壓GND。因此，反向偏置被施加在開關(guān)晶體管12的N型擴(kuò)散層44和P型體區(qū)41之間，使得開關(guān)晶體管12被截止。而且，關(guān)于開關(guān)晶體管12的寄生雙極晶體管12a，因?yàn)橛米骰鶚O的P型體區(qū)41的電壓變成低于用作發(fā)射極的N—型外延層23的電壓，所以寄生雙極晶體管12a被截止。
[0120]結(jié)果，即使當(dāng)短路MOS晶體管5的寄生雙極晶體管5a變成導(dǎo)通狀態(tài)時，輸出MOS晶體管4的柵極能夠被驅(qū)動到高電壓，使得輸出MOS晶體管4能夠被導(dǎo)通。結(jié)果，輸出端子8的電壓Vott變成從電池9供應(yīng)的電源電壓，S卩，與電源端子7的電壓\c相同的電壓(1V)。
[0121]注意，在輸出端子8的電壓Vott變成等于與電源端子7的電壓Vrc相同的電壓(1V)之后，短路MOS晶體管5的P型體區(qū)31的電壓變成等于與電源端子7的電壓Vrc相同的電壓。因此，寄生雙極晶體管5a返回到截止?fàn)顟B(tài)。注意，甚至在寄生雙極晶體管5a變成截止?fàn)顟B(tài)之后，輸出MOS晶體管4的柵極也能夠被驅(qū)動到高電壓。
[0122]如上所述，在本實(shí)施例的高側(cè)驅(qū)動器IClO中，能夠避免當(dāng)電池9的電壓下降使得電源端子7的電壓Ncc變成低于輸出端子8的電壓Vott時短路MOS晶體管5的寄生雙極晶體管5a變成激活的問題。詳細(xì)地，當(dāng)電源端子7的電壓V。。變成低于輸出端子8的電壓Vtot時，如果控制信號3。1被上拉到高電平，則通過背柵控制電路15的操作截止開關(guān)晶體管12并且截止寄生雙極晶體管12a。因此，即使由于電源端子7的電壓\c的降低導(dǎo)致短路MOS晶體管5的寄生雙極晶體管5a導(dǎo)通，輸出MOS晶體管4的柵極與短路MOS晶體管5電氣地隔離。因此，能夠?qū)⑤敵鯩OS晶體管4的柵極驅(qū)動到高電壓并且將輸出MOS晶體管4設(shè)置為導(dǎo)通狀態(tài)。
[0123]注意，盡管在上面提及的實(shí)施例中耗盡型N溝道MOS晶體管被用作開關(guān)晶體管12，但是具有其它結(jié)構(gòu)并且滿足下述條件的開關(guān)器件可以被使用替代開關(guān)晶體管12:
[0124](I)具有形成在與電池9( S卩，電源)相連接的半導(dǎo)體襯底中的半導(dǎo)體區(qū)域；
[0125](2)具有與短路MOS晶體管5的漏極相連接的擴(kuò)散層(被重?fù)诫s雜質(zhì)的區(qū)域)和與輸出MOS晶體管4的柵極相連接的擴(kuò)散層，擴(kuò)散層被形成在半導(dǎo)體區(qū)域中；以及
[0126](3)具有通過背柵控制電路15控制半導(dǎo)體區(qū)域的電壓而在短路MOS晶體管5的漏極和輸出MOS晶體管的柵極之間電氣地連接和斷開的功能。
[0127]圖18是示出具有滿足在上面提及的條件(I)至(3)的結(jié)構(gòu)的開關(guān)器件的另一示例的截面圖。圖18示出其中JFET (結(jié)場效應(yīng)晶體管)被用作被連接在短路MOS晶體管5的漏極和輸出MOS晶體管4的柵極之間的開關(guān)晶體管(在圖18中通過12A引用)的示例。注意，JFET是通常被導(dǎo)通的晶體管。詳細(xì)地，在N—型外延層23的表面部分中形成了摻雜有P型雜質(zhì)的P型半導(dǎo)體區(qū)域61，并且被摻雜有N型雜質(zhì)的N型體區(qū)62形成在其內(nèi)部。被重?fù)诫s有P型雜質(zhì)的P型擴(kuò)散層63和被重?fù)诫s有N型雜質(zhì)的N型擴(kuò)散層64和65形成在N型體區(qū)62的表面部分中。在具有這樣的結(jié)構(gòu)的開關(guān)晶體管12A中，P型擴(kuò)散層63用作柵極端子，N型擴(kuò)散層64用作源極端子并且N型擴(kuò)散層65用作漏極端子。
[0128]在圖18的配置中，而且，通過包括負(fù)載電阻13和背柵控制晶體管14的背柵控制電路15控制開關(guān)晶體管12A的N型擴(kuò)散層64的電壓，即，N型體區(qū)62的電壓，開關(guān)晶體管12A能夠以與在上面提及的開關(guān)晶體管12相同的方式操作。即，詳細(xì)地，當(dāng)電源端子7的電壓\c變成低于輸出端子8的電壓Vtot時，控制信號Scm被上拉到高電平，并且通過背柵控制電路5的操作截止開關(guān)晶體管12A。因此，即使通過電源端子7的電壓\c的下降使短路MOS晶體管5的寄生雙極晶體管5a被導(dǎo)通，輸出MOS晶體管4的柵極從短路MOS晶體管5電氣地?cái)嚅_。因此，能夠?qū)⑤敵鯩OS晶體管4的柵極驅(qū)動到高電壓并且將輸出MOS晶體管4設(shè)置為導(dǎo)通狀態(tài)。
[0129]在圖7、圖9、圖11、圖13、圖15、圖17、以及圖18中示出輸出MOS晶體管4、短路MOS晶體管5、開關(guān)晶體管(12或者12A)以及背柵控制晶體管14被單片地集成(即，在相同的半導(dǎo)體襯底上)的示例。然后，如稍后所述，詳細(xì)地，本實(shí)施例的半導(dǎo)體器件可以被實(shí)現(xiàn)為多芯片配置的半導(dǎo)體器件，包括在其上形成輸出MOS晶體管4的半導(dǎo)體芯片、和在其上集成開關(guān)晶體管(12或者12A)和背柵控制晶體管14的半導(dǎo)體芯片。
[0130][第二實(shí)施例]
[0131]在其中耗盡型N溝道MOS晶體管被用作開關(guān)晶體管12的第一實(shí)施例的高側(cè)驅(qū)動器IClO中，存在一個問題，存在當(dāng)輸出端子8的電壓Vtot是負(fù)電壓時即使控制信號Sem處于低電平輸出MOS晶體管4也導(dǎo)通的可能性。注意，期待如果控制信號Sctkl處于低電平則輸出MOS晶體管4處于截止?fàn)顟B(tài)。圖19是用于描述此問題的圖。
[0132]體二極管被形成在作為N溝道MOS晶體管的背柵控制晶體管14中，使得正向電流能夠從源極流動到漏極。而且，在開關(guān)晶體管12中，寄生二極管被形成為使得正向電流能夠從背柵流動到源極，并且寄生二極管也形成為使得正向電流能夠從背柵流動到漏極。因此，當(dāng)輸出端子8的電壓Vtot變成低于-2VF(在此，Vf是二極管的正向電壓)時，電流在由圖19的箭頭18示出的路線，即，從接地端子16經(jīng)過背柵控制晶體管14、開關(guān)晶體管12、短路MOS晶體管5到輸出端子8的路線中流動。這時，因?yàn)殚_關(guān)晶體管12處于導(dǎo)通狀態(tài)，所以輸出MOS晶體管4的柵極的電壓變成等于開關(guān)晶體管12的源極的電壓，即，_2Vf。
[0133]在此，當(dāng)輸出端子8的電壓Votit低于-2Vf_Vth(Vth是輸出MOS晶體管4的閾值電壓)時，輸出MOS晶體管4的源極-柵極電壓變成高于閾值電壓Vth使得輸出MOS晶體管4導(dǎo)通。在第二實(shí)施例中，示出高側(cè)驅(qū)動器IClOA應(yīng)對這樣的問題的配置。
[0134]圖20是示意性地示出第二實(shí)施例的高側(cè)驅(qū)動器IClOA的配置的圖。在第二實(shí)施例中，二極管17與連接節(jié)點(diǎn)NI (與開關(guān)晶體管12的背柵連接的節(jié)點(diǎn))和接地端子16之間的背柵控制晶體管14串聯(lián)連接。二極管17被連接以防止從接地端子16朝向連接節(jié)點(diǎn)NI的電流(即，從接地端子16到連接節(jié)點(diǎn)NI的方向是二極管17的相反方向)。更加具體地，在圖20的配置中，二極管17的陽極與連接節(jié)點(diǎn)NI連接并且其陰極與背柵控制晶體管14的漏極連接。
[0135]根據(jù)這樣的配置，能夠防止流經(jīng)從接地端子16經(jīng)過背柵控制晶體管14、開關(guān)晶體管12、短路MOS晶體管5到輸出端子18的路線的電流，如在圖19中所示。因此，根據(jù)本實(shí)施例的高側(cè)驅(qū)動器IClOA的配置，當(dāng)輸出端子8的電壓Vott是負(fù)電壓時，能夠解決存在即使控制信號SCT&處于低電平輸出MOS晶體管4也導(dǎo)通的可能性的問題。
[0136]注意可以交換背柵控制晶體管14和二極管17的位置。在這樣的情況下，背柵控制晶體管14的漏極與連接節(jié)點(diǎn)NI相連接，其源極與二極管17的陽極相連接并且其陰極與接地端子16相連接。
[0137]如在圖21中所示，二極管17可以與輸出MOS晶體管4、短路MOS晶體管5、開關(guān)晶體管12以及背柵控制晶體管14 一起被集成在半導(dǎo)體襯底21上。圖21是示出當(dāng)高側(cè)驅(qū)動器IClOA被集成時二極管17的結(jié)構(gòu)的截面圖。在優(yōu)選實(shí)施例中，二極管17被形成為多晶硅的PN結(jié)二極管，該多晶硅的PN結(jié)二極管形成在N_型外延層23上的絕緣層71上。具體地，二極管17具有P型半導(dǎo)體區(qū)域72和N型半導(dǎo)體區(qū)域73。P型半導(dǎo)體區(qū)域72是由重?fù)诫s有P型雜質(zhì)的多晶硅形成的，并且N型半導(dǎo)體區(qū)域73是由重?fù)诫s有N型雜質(zhì)的多晶硅形成的。在沒有形成不想要的寄生器件這一點(diǎn)上，這樣的二極管17的結(jié)構(gòu)是優(yōu)選的。如果通過在N_型外延層23中擴(kuò)散P型雜質(zhì)和N型雜質(zhì)形成二極管17，則存在形成不想要的寄生器件的可能性。通過形成二極管17作為多晶硅PN結(jié)二極管，能夠消除形成不想要的寄生器件的風(fēng)險。
[0138]注意在上面提及的實(shí)施例中，已經(jīng)描述了示例，其中控制邏輯電路1、電荷泵2、柵極電阻3、輸出MOS晶體管4、短路MOS晶體管5、反相器6、電源端子7、輸出端子8、開關(guān)晶體管12、負(fù)載電阻13、背柵控制晶體管14、以及二極管17 (如果存在)被集成在相同的半導(dǎo)體襯底上。然而，高側(cè)驅(qū)動器IClO和1A的配置不限于這樣的配置。注意，在短路MOS晶體管5和開關(guān)晶體管12被形成的半導(dǎo)體襯底與輸出MOS晶體管4的漏極和電池9 ( S卩，電源)連接的配置中至少能夠獲得在上面提及的實(shí)施例的優(yōu)點(diǎn)(即，消除由于寄生雙極晶體管5a導(dǎo)致的問題)。
[0139]圖22是示意性地示出其中第一實(shí)施例的半導(dǎo)體器件(高側(cè)驅(qū)動器IC)被修改成多芯片配置的高側(cè)驅(qū)動器1B的示例的電路圖。圖22的高側(cè)驅(qū)動器1B包括輸出晶體管芯片20A和控制電路芯片20B。柵極電阻3和輸出MOS晶體管4被集成在輸出晶體管芯片20A中。輸出MOS晶體管4的漏極與連接電池9 (B卩，電源)的電源端子7A連接，并且輸出MOS晶體管4的源極與輸出端子8連接。控制邏輯電路1、電荷泵2、短路MOS晶體管5、反相器6、開關(guān)晶體管12、負(fù)載電阻13以及背柵控制晶體管14被集成在控制電路芯片20B中?？刂齐娐沸酒?0B具有與電池9相連接的電源端子7B。被集成在控制電路芯片20B中的電路中的每一個接收從電池9供應(yīng)的電源電壓或者從電源電壓產(chǎn)生的內(nèi)部電源電壓的供應(yīng)。
[0140]圖23是部分地示出控制電路芯片20B和高側(cè)驅(qū)動器1B的輸出晶體管芯片20A的配置的截面圖。輸出晶體管芯片20A具有半導(dǎo)體襯底21A。半導(dǎo)體襯底21A包括N+型襯底22A和形成在N+型襯底22A上的N_型外延層23A。N+型襯底22A被重?fù)诫s有N型雜質(zhì)并且與電源端子7A連接。N_型外延層23A是摻雜有N型雜質(zhì)的半導(dǎo)體區(qū)域，并且輸出MOS晶體管4被形成在N—型外延層23A的表面部分中。
[0141]控制電路芯片20B包括半導(dǎo)體襯底2IB。半導(dǎo)體襯底2IB包括N+型襯底22B和形成在N+型襯底22B上的N_型外延層23B。N+型襯底22B被重?fù)诫s有N型雜質(zhì)并且與電源端子7B連接。N_型外延層23B是摻雜有N型雜質(zhì)的半導(dǎo)體區(qū)域，并且短路MOS晶體管5、開關(guān)晶體管12以及背柵控制晶體管14被形成在N—型外延層23B的表面部分中。
[0142]另一方面，圖24是示意性地示出當(dāng)?shù)诙?shí)施例的半導(dǎo)體器件變成多芯片配置時高側(cè)驅(qū)動器1C的配置示例的圖。圖24的高側(cè)驅(qū)動器1B包括具有圖22和圖23中示出的配置的控制電路芯片20C和輸出晶體管芯片20A?？刂齐娐沸酒?0C具有其中二極管17被添加到控制電路芯片20B的配置。
[0143]圖25是部分地示出高側(cè)驅(qū)動器1C中的輸出晶體管芯片20A和控制電路芯片20C的配置的截面圖。圖25的輸出晶體管芯片20A的配置與在圖23中示出的輸出晶體管芯片20A的相同。而且，如果在形成在N_型外延層23B上的絕緣層17上的二極管17被去除，則控制電路芯片20C的配置與在圖24中示出的控制電路芯片20C的相同。二極管17被形成為圖25的配置中的由多晶硅形成的PN結(jié)二極管以包括P型半導(dǎo)體區(qū)域72和N型半導(dǎo)體區(qū)域73。
[0144]而且，當(dāng)采用多芯片配置時，替代輸出MOS晶體管，IGBT(絕緣柵雙極晶體管)可以被使用作為向輸出晶體管芯片20A提供的輸出晶體管。對于本領(lǐng)域的技術(shù)人員來說眾所周知的是，IGBT是通過采用集電極區(qū)域被添加到MOS晶體管的配置使電子和空穴兩者能夠被用作載流子的器件。因此，即使IGBT被用作輸出晶體管替代MOS晶體管4，重要的操作沒有改變。
[0145]圖26是示出輸出IGBT4A的配置的截面圖，輸出IGBT4A作為為圖23中示出的高側(cè)驅(qū)動器1B中的輸出晶體管芯片20A提供的輸出晶體管。輸出晶體管芯片20A具有半導(dǎo)體襯底81。半導(dǎo)體襯底81包括P型集電極區(qū)域82、N型漏極區(qū)域83 (N型擴(kuò)散區(qū)域)以及『型外延層84。P型集電極區(qū)域82由被重?fù)诫s有P型雜質(zhì)的半導(dǎo)體區(qū)域形成，并且N型漏極區(qū)域83由被重?fù)诫s有N型雜質(zhì)的半導(dǎo)體區(qū)域形成。P型集電極區(qū)域82與連接電池9 (即，電源)的電源端子7A連接并且用作集電極(第一端子)。N型漏極區(qū)域83被形成在P型集電極區(qū)域82上并且用作漏極。N_型外延層84是被摻雜有N型雜質(zhì)的半導(dǎo)體區(qū)域，并且被形成在N型漏極區(qū)域83上。應(yīng)注意的是，N型漏極區(qū)域83并不總是必需的并且允許被省略。
[0146]多個P型基極區(qū)域85被形成在N—型外延層84中，并且為P型基極區(qū)域85中的每一個提供N型擴(kuò)散層86。P型基極區(qū)域85是被摻雜有P型雜質(zhì)的半導(dǎo)體區(qū)域，并且N型擴(kuò)散層86是被重?fù)诫s有N型雜質(zhì)的半導(dǎo)體區(qū)域。此外，被重?fù)诫s有P型雜質(zhì)的P型擴(kuò)散層87被形成在P型基極區(qū)域85的表面部分中。P型基極區(qū)域85被分布地提供，并且N_型外延層84穿過在相鄰的P型基極區(qū)域85之間的區(qū)域到半導(dǎo)體襯底81的前側(cè)主表面81a。而且，P型擴(kuò)散層87和N型擴(kuò)散層86用作輸出IGBT4A的發(fā)射極(第二端子)并且與輸出端子8連接。
[0147]此外，柵極絕緣膜88被形成為部分地覆蓋P型基極區(qū)域85和N_型外延層84的上表面，并且柵電極89被形成在柵極絕緣膜88上。柵電極89被形成為與P型基極區(qū)域85的上表面的一部分相對并且與N_型外延層84的上表面的一部分相對。應(yīng)注意的是，柵極絕緣膜88和柵電極89可以是如在圖3中所示的溝槽柵極結(jié)構(gòu)。
[0148]對于本領(lǐng)域的技術(shù)人員來說眾所周知的是，IGBT是其中通過采用集電極區(qū)域被添加到MOS晶體管的結(jié)構(gòu)使電子和空穴兩者能夠被用作載流子的器件。因此，即使輸出IGBT4A被用作輸出晶體管芯片20A的輸出晶體管替代輸出MOS晶體管4，重要的操作也沒有改變。
[0149]輸出IGBT4A可以被用作為在圖25中示出的高側(cè)驅(qū)動器1B中的輸出晶體管芯片20A提供的輸出晶體管。圖27是示出當(dāng)輸出IGBT4A被提供在圖25中示出的高側(cè)驅(qū)動器1B的輸出晶體管芯片20A中時高側(cè)驅(qū)動器1B的配置的截面圖。在圖27中示出的輸出晶體管芯片20A的輸出IGBT4A的結(jié)構(gòu)與圖26的相同。
[0150]注意，在圖22至圖27中示出多芯片結(jié)構(gòu)的半導(dǎo)體器件。在此，注意其中輸出MOS晶體管4、短路MOS晶體管5、開關(guān)晶體管12以及控制它們(在上面提及的實(shí)施例中，控制邏輯電路1、電荷泵2、柵極電阻3、反相器6、負(fù)載電阻13、背柵控制晶體管14以及二極管17(當(dāng)存在時))的電路組被集成在相同的半導(dǎo)體襯底上的配置適合于減少部件的數(shù)目。
[0151]如上所述，已經(jīng)具體描述了本發(fā)明的實(shí)施例。在此，本發(fā)明不限于實(shí)施例。在沒有偏離本發(fā)明意圖的范圍內(nèi)實(shí)施例的各種修改是可能的。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 輸出晶體管，所述輸出晶體管具有與電源連接的第一端子和與輸出端子連接的第二端子，所述輸出端子與負(fù)載連接； 驅(qū)動電路，所述驅(qū)動電路被配置為響應(yīng)于控制信號驅(qū)動所述輸出晶體管的柵極； 短路MOS晶體管，所述短路MOS晶體管具有與所述輸出端子連接的源極并且被配置為響應(yīng)于所述控制信號操作； 第一開關(guān)器件，所述第一開關(guān)器件被連接在所述短路MOS晶體管的漏極和所述輸出晶體管的控制端子之間；以及控制電路， 其中，所述短路MOS晶體管被形成在與所述電源連接的半導(dǎo)體襯底上， 其中，所述第一開關(guān)器件包括: 第一半導(dǎo)體區(qū)域，所述第一半導(dǎo)體區(qū)域被形成在所述半導(dǎo)體襯底中； 第一擴(kuò)散層，所述第一擴(kuò)散層被形成在所述第一半導(dǎo)體區(qū)域中，并且與所述輸出晶體管的所述控制端子連接；以及 第二擴(kuò)散層，所述第二擴(kuò)散層被形成在所述第一半導(dǎo)體區(qū)域中，并且與所述短路MOS晶體管的所述漏極連接， 其中，所述第一開關(guān)器件基于所述第一半導(dǎo)體區(qū)域的電壓被導(dǎo)通或者截止，并且 其中，控制電路被形成為響應(yīng)于所述控制信號控制所述第一半導(dǎo)體區(qū)域的電壓。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一開關(guān)器件被形成為耗盡型N溝道MOS晶體管。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第一半導(dǎo)體區(qū)域的導(dǎo)電類型是P型， 其中，所述第一擴(kuò)散層和所述第二擴(kuò)散層的導(dǎo)電類型是N型， 其中，所述第一開關(guān)器件進(jìn)一步包括柵電極，所述柵電極被提供為與所述第一半導(dǎo)體區(qū)域中的所述第一擴(kuò)散層和所述第二擴(kuò)散層之間的區(qū)域相對，并且 其中，所述柵電極和所述第二擴(kuò)散層與所述短路MOS晶體管的所述漏極連接。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，當(dāng)所述控制信號處于第一電平時所述驅(qū)動電路驅(qū)動所述輸出晶體管的所述控制端子，并且當(dāng)所述控制信號處于第二電平時停止所述輸出晶體管的所述控制端子的驅(qū)動， 其中，所述短路MOS晶體管當(dāng)所述控制信號處于所述第一電平時被截止，并且當(dāng)所述控制信號處于所述第二電平時被導(dǎo)通，并且 其中，當(dāng)所述控制信號處于所述第一電平時，所述控制電路控制所述第一半導(dǎo)體區(qū)域的電壓以與所述輸出端子的電壓一致，并且當(dāng)所述控制信號處于所述第二電平時，將所述第一半導(dǎo)體區(qū)域的電壓控制為接地電壓。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述控制電路包括: 負(fù)載電阻，所述負(fù)載電阻被連接在所述輸出端子和連接節(jié)點(diǎn)之間，所述連接節(jié)點(diǎn)與所述第一半導(dǎo)體區(qū)域連接；和 第二開關(guān)器件，所述第二開關(guān)器件被連接在所述連接節(jié)點(diǎn)和所述接地端子之間，并且被配置為響應(yīng)于所述控制信號來導(dǎo)通或者截止。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，進(jìn)一步包括: 二極管，所述二極管與在所述連接節(jié)點(diǎn)和所述接地端子之間的所述第二開關(guān)器件串聯(lián)連接，以防止電流從所述接地端子流到所述連接節(jié)點(diǎn)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述二極管包括: P型半導(dǎo)體區(qū)域，所述P型半導(dǎo)體區(qū)域被形成在絕緣層上，所述絕緣層被形成在所述半導(dǎo)體襯底的表面上；和 N型半導(dǎo)體區(qū)域，所述N型半導(dǎo)體區(qū)域被形成在所述絕緣層上，并且與所述P型半導(dǎo)體區(qū)域連接。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一開關(guān)器件被形成為結(jié)型FET。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述第一開關(guān)器件進(jìn)一步包括: P型的第二半導(dǎo)體區(qū)域，所述P型的第二半導(dǎo)體區(qū)域被形成在所述半導(dǎo)體襯底上；和 第三擴(kuò)散層，所述第三擴(kuò)散層被形成在所述第一半導(dǎo)體區(qū)域上， 其中，所述第一半導(dǎo)體區(qū)域被形成在所述第二半導(dǎo)體區(qū)域內(nèi)部， 其中，所述第一半導(dǎo)體區(qū)域?yàn)镹型， 其中，所述第一擴(kuò)散層和所述第三擴(kuò)散層為N型，并且所述第二擴(kuò)散層為P型，并且 其中，所述控制電路響應(yīng)于所述控制信號控制所述第三擴(kuò)散層的電壓。
10.根據(jù)權(quán)利要求1至7中的任意一項(xiàng)所述的半導(dǎo)體器件，其中，所述半導(dǎo)體襯底包括: N+型襯底，所述N+型襯底與所述電源連接并且被重?fù)诫s有N型雜質(zhì)；和 N—型外延層，所述N—型外延層被形成在所述N+型襯底上，并且 其中，所述第一半導(dǎo)體區(qū)域被形成在所述N—型外延層的表面部分中。
11.一種半導(dǎo)體器件，包括: 輸出晶體管，所述輸出晶體管具有與電源連接的第一端子和與輸出端子連接的第二端子，所述輸出端子與負(fù)載連接； 驅(qū)動電路，所述驅(qū)動電路被配置為響應(yīng)于控制信號驅(qū)動所述輸出晶體管的控制端子；短路MOS晶體管，所述短路MOS晶體管具有與所述輸出端子連接的源極，并且是N溝道MOS晶體管，所述N溝道MOS晶體管具有被供應(yīng)有所述控制信號的反相信號的柵極； 開關(guān)晶體管，所述開關(guān)晶體管作為耗盡型N溝道MOS晶體管；以及 控制電路， 其中，所述短路MOS晶體管和所述開關(guān)晶體管被集成在與所述電源連接的半導(dǎo)體襯底上， 其中，所述開關(guān)晶體管的柵極和源極與所述短路MOS晶體管的漏極連接， 其中，所述開關(guān)晶體管的漏極與所述輸出晶體管的控制端子連接，并且 其中，所述控制電路被配置為響應(yīng)于所述控制信號控制所述開關(guān)晶體管的背柵的電壓。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，當(dāng)所述控制信號處于第一電平時所述驅(qū)動電路驅(qū)動所述輸出晶體管的所述控制端子，并且當(dāng)所述控制信號處于第二電平時停止所述輸出晶體管的所述控制端子的驅(qū)動， 其中，所述短路MOS晶體管當(dāng)所述控制信號處于所述第一電平時被截止，并且當(dāng)所述控制信號處于所述第二電平時被導(dǎo)通，并且 其中，當(dāng)所述控制信號處于所述第一電平時所述控制電路控制所述開關(guān)晶體管的所述背柵的電壓以與所述輸出端子的電壓一致，并且當(dāng)所述控制信號處于所述第二電平時將所述開關(guān)晶體管的所述背柵的電壓控制為接地電壓。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述控制電路包括: 負(fù)載電阻，所述負(fù)載電阻被連接在所述輸出端子和連接節(jié)點(diǎn)之間，所述連接節(jié)點(diǎn)與所述開關(guān)晶體管的背柵連接；和 第二開關(guān)器件，所述第二開關(guān)器件被連接在所述連接節(jié)點(diǎn)和所述接地端子之間，并且被配置為響應(yīng)于所述控制信號切換導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，進(jìn)一步包括: 二極管，所述二極管與在所述連接節(jié)點(diǎn)和所述接地端子之間的所述第二開關(guān)器件串聯(lián)連接，以防止電流從所述接地端子流到所述連接節(jié)點(diǎn)。
15.根據(jù)權(quán)利要求11至14中的任意一項(xiàng)所述的半導(dǎo)體器件，其中，所述輸出晶體管包括輸出MOS晶體管， 其中，所述第一端子是所述輸出MOS晶體管的漏極， 其中，所述第二端子是所述輸出MOS晶體管的源極， 其中，所述控制端子是所述輸出MOS晶體管的柵極。
16.根據(jù)權(quán)利要求11至14中的任意一項(xiàng)所述的半導(dǎo)體器件，其中，所述輸出晶體管包括IGBT (絕緣柵雙極晶體管)， 其中，所述第一端子是所述IGBT的集電極，所述第二端子是所述IGBT的發(fā)射極，所述控制端子是所述IGBT的柵極。
17.根據(jù)權(quán)利要求1至7中的任意一項(xiàng)所述的半導(dǎo)體器件，其中，所述輸出晶體管包括輸出MOS晶體管， 其中，所述第一端子是所述輸出MOS晶體管的漏極， 其中，所述第二端子是所述輸出MOS晶體管的源極， 其中，所述控制端子是所述輸出MOS晶體管的柵極。
18.根據(jù)權(quán)利要求1至7中的任意一項(xiàng)所述的半導(dǎo)體器件，其中，所述輸出晶體管包括IGBT (絕緣柵雙極晶體管)， 其中，所述第一端子是所述IGBT的集電極，所述第二端子是所述IGBT的發(fā)射極，并且所述控制端子是所述IGBT的柵極。
19.一種驅(qū)動系統(tǒng),包括: 半導(dǎo)體器件；和 電感負(fù)載， 其中，所述半導(dǎo)體器件包括: 輸出晶體管，所述輸出晶體管具有與電源連接的漏極和與輸出端子連接的源極，所述輸出端子與所述電感負(fù)載連接； 驅(qū)動電路，所述驅(qū)動電路被配置為響應(yīng)于控制信號驅(qū)動所述輸出晶體管的控制端子；短路MOS晶體管，所述短路MOS晶體管具有與所述輸出端子連接的源極，并且響應(yīng)于所述控制信號操作； 第一開關(guān)器件，所述第一開關(guān)器件被連接在所述輸出晶體管的所述控制端子和所述短路MOS晶體管的漏極之間；以及 控制電路， 其中，所述短路MOS晶體管被集成在與所述電源連接的半導(dǎo)體襯底上， 其中，所述第一開關(guān)器件包括: 半導(dǎo)體區(qū)域，所述半導(dǎo)體區(qū)域被集成在所述半導(dǎo)體襯底上； 第一擴(kuò)散層，所述第一擴(kuò)散層被形成在所述半導(dǎo)體區(qū)域中，并且與所述輸出晶體管的所述控制端子連接；以及 第二擴(kuò)散層，所述第二擴(kuò)散層被形成在所述半導(dǎo)體區(qū)域中，并且與所述短路MOS晶體管的所述漏極連接， 其中，所述第一開關(guān)器件被形成為響應(yīng)于所述半導(dǎo)體區(qū)域的電壓來導(dǎo)通和截止，并且 其中，所述控制電路被形成為響應(yīng)于所述控制信號來控制所述半導(dǎo)體區(qū)域的電壓。
20.根據(jù)權(quán)利要求19所述的驅(qū)動系統(tǒng)，其中，所述電感負(fù)載是DC電動機(jī)。
【文檔編號】H03K19/094GK104300962SQ201410344683
【公開日】2015年1月21日 申請日期:2014年7月18日 優(yōu)先權(quán)日:2013年7月19日
【發(fā)明者】深海郁夫 申請人:瑞薩電子株式會社