一種電壓補償振蕩器電路的制作方法
【專利摘要】本發(fā)明涉及模擬集成電路【技術(shù)領(lǐng)域】，具體為一種電壓補償振蕩器電路，其振蕩頻率受電源電壓影響較小，提高振蕩頻率的精度，其包括NMOS管N4、電阻R3、多個延遲單元，電阻R3一端連接NMOS管N4的漏端，NMOS管N4的漏端和柵端相連后連接多個延遲單元，多個延遲單元連接成一個環(huán)形，NMOS管N4的源端接地，其特征在于，其還包括電阻R2和PMOS管P2，電阻R2一端連接電源VDD，電阻R2另一端連接電阻R3另一端、PMOS管P2的源端，PMOS管的柵端連接NMOS管N4的漏端，PMOS管P2的漏端接地。
【專利說明】一種電壓補償振蕩器電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模擬集成電路【技術(shù)領(lǐng)域】，具體為一種電壓補償振蕩器電路。

【背景技術(shù)】
[0002]模擬集成電路設(shè)計中常用到振蕩器電路，一種振蕩器電路的涉及如圖1所示，其中電阻Rl和N型MOS晶體管NI組成偏置電壓產(chǎn)生電路，在NMOS管的柵端和漏端連接處產(chǎn)生偏置電壓NBias，偏置電壓NBias連接到數(shù)個延遲單元，這些延遲單元連接成一個環(huán)形，保持振蕩狀態(tài)。延遲單元的個數(shù)可以根據(jù)設(shè)計需求選擇，保證延遲單元組成的環(huán)路能夠振蕩，且振蕩頻率滿足要求即可。NBias電壓可以控制延遲單元的延遲時間，從而控制整個環(huán)形延遲單元的振蕩頻率。但是這種電路的缺點是振蕩頻率容易受到電源電壓的影響，當(dāng)電源電壓VDD變高時，偏置電壓NBias也會變高，從而使延遲單元變小，振蕩頻率變快，影響了振蕩頻率的精度。


【發(fā)明內(nèi)容】

[0003]為了解決上述問題，本發(fā)明提供了一種電壓補償振蕩器電路，其振蕩頻率受電源電壓影響較小，提高振蕩頻率的精度。
[0004]其技術(shù)方案是這樣的:一種電壓補償振蕩器電路，其包括NMOS管N4、電阻R3、多個延遲單元，所述電阻R3 —端連接所述NMOS管N4的漏端，所述NMOS管N4的漏端和柵端相連后連接多個所述延遲單元，多個所述延遲單元連接成一個環(huán)形，所述NMOS管N4的源端接地，其特征在于，其還包括電阻R2和PMOS管P2，所述電阻R2 —端連接電源VDD，所述電阻R2另一端連接所述電阻R3另一端、所述PMOS管P2的源端，所述PMOS管的柵端連接所述NMOS管N4的漏端，所述PMOS管P2的漏端接地。
[0005]其進一步特征在于，所述延遲單元包括三個，分別為第一延遲單元、第二延遲單元、第三延遲單元，所述第一延遲單元的輸出端連接第二延遲單元的輸入端，所述第二延遲單元的輸出端連接第三延遲單元的輸入端，所述第三延遲單元的輸出端連接第一延遲單元的輸入端，所述第三延遲單元的輸出端為振蕩頻率輸出端；
所述延遲單元包括反相器II，所述反相器Ii的輸入端為所述延遲單元的輸入端，所述反相器Il的輸出端分別連接PMOS管Pl的柵端、NMOS管N3的柵端，所述PMOS管Pl的源端連接電源VDD，所述PMOS管Pl的漏端與所述NMOS管N3的漏端相連后連接電容Cl 一端、反相器12的輸入端，反相器12的輸出端為所述延遲單元的輸出端，所述電容Cl另一端接地，所述NMOS管N3的源端連接NMOS管N2的漏端，所述NMOS管N2的源端接地、柵端連接所述NMOS管N4的柵端和漏端。
[0006]采用本發(fā)明的電路后，當(dāng)電源電壓VDD升高時，PMOS管P2流過的電流也會增大，這個電流在電阻R2上產(chǎn)生的壓降增大，從而減小電阻R3及NMOS管N4上的電壓增大幅度，減小了偏置電壓NBias的增大幅度，因此振蕩器震蕩頻率受電源電壓的影響變小，提高振蕩頻率的精度。

【專利附圖】

【附圖說明】
[0007]圖1為現(xiàn)有技術(shù)電路示意圖；
圖2為本發(fā)明電路不意圖；
圖3為本發(fā)明中延遲單元電路示意圖。

【具體實施方式】
[0008]見圖2，圖3所示，一種電壓補償振蕩器電路，其包括電阻R2，電阻R2 —端連接電源VDD，電阻R2另一端連接PMOS管P2的源端、電阻R3 —端，電阻R3另一端和PMOS管P2的柵端相連后連接NMOS管N4的漏端，NMOS管N4的柵端和漏端相連后連接多個延遲單元，多個延遲單元連接成一個環(huán)形，PMOS管P2的漏端、NMOS管N4的源端分別接地；延遲單元包括三個，分別為第一延遲單元、第二延遲單元、第三延遲單元，第一延遲單元的輸出端連接第二延遲單元的輸入端，第二延遲單元的輸出端連接第三延遲單元的輸入端，第三延遲單元的輸出端連接第一延遲單元的輸入端，第三延遲單元的輸出端為振蕩頻率輸出端；延遲單元包括反相器II，反相器Il的輸入端為延遲單元的輸入端，反相器Il的輸出端分別連接PMOS管Pl的柵端、NMOS管N3的柵端，PMOS管Pl的源端連接電源VDD，PMOS管Pl的漏端與NMOS管N3的漏端相連后連接電容Cl 一端、反相器12的輸入端，反相器12的輸出端為延遲單元的輸出端，電容Cl另一端接地，NMOS管N3的源端連接NMOS管N2的漏端，NMOS管N2的源端接地、柵端連接NMOS管N4的柵端和漏端。
【權(quán)利要求】
1.一種電壓補償振蕩器電路，其包括NMOS管N4、電阻R3、多個延遲單元，所述電阻R3一端連接所述NMOS管N4的漏端，所述NMOS管N4的漏端和柵端相連后連接多個所述延遲單元，多個所述延遲單元連接成一個環(huán)形，所述NMOS管N4的源端接地，其特征在于，其還包括電阻R2和PMOS管P2，所述電阻R2 —端連接電源VDD，所述電阻R2另一端連接所述電阻R3另一端、所述PMOS管P2的源端，所述PMOS管的柵端連接所述NMOS管N4的漏端，所述PMOS管P2的漏端接地。
2.根據(jù)權(quán)利要求1所述的一種電壓補償振蕩器電路，其特征在于，所述延遲單元包括三個，分別為第一延遲單元、第二延遲單元、第三延遲單元，所述第一延遲單元的輸出端連接第二延遲單元的輸入端，所述第二延遲單元的輸出端連接第三延遲單元的輸入端，所述第三延遲單元的輸出端連接第一延遲單元的輸入端，所述第三延遲單元的輸出端為振蕩頻率輸出端。
3.根據(jù)權(quán)利要求1所述的一種電壓補償振蕩器電路，其特征在于，所述延遲單元包括反相器11，所述反相器11的輸入端為所述延遲單元的輸入端，所述反相器11的輸出端分別連接PMOS管P1的柵端、NMOS管N3的柵端，所述PMOS管P1的源端連接電源VDD，所述PMOS管P1的漏端與所述NMOS管N3的漏端相連后連接電容C1 一端、反相器12的輸入端，反相器12的輸出端為所述延遲單元的輸出端，所述電容C1另一端接地，所述NMOS管N3的源端連接NMOS管N2的漏端，所述NMOS管N2的源端接地、柵端連接所述NMOS管N4的柵端和漏端。
【文檔編號】H03B5/04GK104270093SQ201410483167
【公開日】2015年1月7日 申請日期:2014年9月22日 優(yōu)先權(quán)日:2014年9月22日
【發(fā)明者】童紅亮, 陳濤, 李兆桂 申請人:無錫普雅半導(dǎo)體有限公司