基于有源電感的可重配置超寬帶低噪聲放大器的制造方法
【專利摘要】本發(fā)明提供一種基于有源電感的可重配置超寬帶低噪聲放大器，具有高增益且增益可調(diào)，小面積，低噪聲等特點。該低噪聲放大器包括并聯(lián)反饋放大器，Cascode放大器，基于全差分浮地有源電感反饋的共源放大器和輸出緩沖級。所述并聯(lián)反饋放大器，采用電阻替代傳統(tǒng)的螺旋電感來實現(xiàn)寬帶輸入阻抗匹配，減小了芯片的面積，并且這種結(jié)構(gòu)增大了跨導(dǎo)，使跨導(dǎo)由原來的gmN或gmP變?yōu)間mN+gmP，降低了放大器的噪聲。Cascode放大器和共源放大器級聯(lián)組成了中間放大級，增大了整個放大器的增益。所述有源電感為全差分浮地有源電感，整個放大器只采用了一個有源電感，極大地減小了芯片的面積，并且通過調(diào)節(jié)其偏置電壓可以改變電感值的大小，進(jìn)而改變低噪聲放大器的增益，實現(xiàn)增益的可調(diào)。
【專利說明】基于有源電感的可重配置超寬帶低噪聲放大器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種射頻集成電路設(shè)計領(lǐng)域，特別是涉及一種基于有源電感的可重配置的超寬帶低噪聲放大器。

【背景技術(shù)】
[0002]電感廣泛地用于低噪聲放大器設(shè)計中。在片無源電感(PI)占用了大部分低噪聲放大器芯片面積，且品質(zhì)因子(Q)和自諧振頻率低，電感值和Q值不能調(diào)節(jié)，越來越不能滿足低噪聲放大器小尺寸、高集成、低成本、寬頻帶、性能可調(diào)節(jié)的發(fā)展需求。
[0003]另外，眾所周知，低噪聲放大器的性能決定于器件(元件)尺寸和電路偏置狀態(tài)。隨著集成電路工藝的發(fā)展，器件的特征尺寸不斷縮小，工藝(process)偏差對器件特性進(jìn)而對低噪聲放大器的影響越來越嚴(yán)重，另外，在低噪聲放大器設(shè)計時沒有考慮到而現(xiàn)實存在的寄生(包括封裝寄生)也使得低噪聲放大器性能偏離設(shè)計初衷值。工作電壓(SupplyVoltage)變化和環(huán)境溫度(Temperature)變化也對低噪聲放大器特性產(chǎn)生影響。因此為適應(yīng)這些變化，人們希望能對低噪聲放大器性能進(jìn)行調(diào)節(jié)(reconfigure),以補(bǔ)償工藝偏差、封裝寄生、環(huán)境溫度變化對低噪聲放大器帶來的影響。
[0004]因此，當(dāng)下需要迫切解決的一個技術(shù)問題就是:如何能夠創(chuàng)新性的設(shè)計一種低噪聲放大器，使其具有可調(diào)的增益，便于集成。


【發(fā)明內(nèi)容】

:
[0005]本發(fā)明提供了一種基于有源電感的可重配置超寬帶低噪聲放大器，通過調(diào)節(jié)有源電感的偏置電壓實現(xiàn)放大器的增益調(diào)節(jié)。由于有源電感是采用尺寸小的晶體管合成的，代替了面積大的無源電感，因此大大減小了芯片面積，且便于集成。
[0006]本發(fā)明提供的一種基于有源電感可重配置的超寬帶低噪聲放大器，包括并聯(lián)反饋放大器1，Cascode放大器2，帶差分浮地有源電感3反饋的共源放大器4，輸出緩沖級5。其中并聯(lián)反饋放大器I完成寬帶輸入匹配，Cascode放大器2和共源放大器4級聯(lián)作為中間放大級，輸出緩沖級5完成輸出匹配。
[0007]優(yōu)選的，所述并聯(lián)反饋放大器I是由第一NMOS晶體管(M1)，第一PMOS晶體管(M2)和第一反饋電阻(Rl)相并聯(lián)組成的，其中第一 NMOS晶體管(Ml)的源級接地，第一 PMOS晶體管(M2)的源級接電源Vdd，兩個晶體管的柵極共同接輸入端，兩個晶體管的漏極通過第一耦合電容(Cl)連接到Cascode放大器2的輸入端。
[0008]優(yōu)選的，所述Cascode放大器2是由第二 NMOS晶體管(M3)的漏極和第三NMOS晶體管(M4)的源級連接構(gòu)成的，其中第二 NMOS晶體管(M3)的源級接地，漏極接第三NMOS晶體管(M4)的源級，第三NMOS晶體管(M4)的柵極接第一偏置電壓(Vl)，漏極通過第二耦合電容(C2)連接到帶反饋的共源放大器4的輸入端。
[0009]優(yōu)選的，所述帶反饋的共源放大器4是由第四NMOS晶體管(M5)和差分浮地有源電感3構(gòu)成的，其中差分浮地有源電感3兩端分別連接第四NMOS晶體管(M5)的柵極和漏極，第四NMOS晶體管(M5)的源級接地，漏極接緩沖級5的輸入。
[0010]優(yōu)選的，所述差分浮地有源電感3包括由第七NMOS晶體管(Mn2)和第八NMOS晶體管(Mn3)組成的第一差分對6和由第二 PMOS晶體管(Mp4)和第三PMOS晶體管(Mp5)直接交叉耦合組成的第二差分對7，兩個差分對之間的第一緩沖電阻(R4)和第二緩沖電阻(R5)，還包括第一電流源NMOS晶體管(Mnl)和第二電流源PMOS晶體管(Mpl)，第三電流源PMOS晶體管(Mp2)和第四電流源PMOS晶體管(Mp3)。其中第一電流源NMOS晶體管(Mnl)源級接地，柵極接第三偏置電壓(Vbl)，漏極接第七NMOS晶體管(Mn2)和第八NMOS晶體管(Mn3)的源級。第七NMOS晶體管(Mn2)的源級接第八NMOS晶體管(Mn3)的源級，柵極接第四NMOS晶體管(M5)的柵極，漏極接第二 PMOS晶體管(Mp4)的柵極和第三PMOS晶體管(Mp5)的漏極。第八NMOS晶體管(Mn3)的柵極接第四NMOS晶體管(M5)的漏極，漏極接第三PMOS晶體管(Mp5)的柵極和第二 PMOS晶體管(Mp4)的漏極。第二 PMOS晶體管(Mp4)的源級接第三PMOS晶體管(Mp5)的源級和第三電流源PMOS晶體管(Mp2)的漏極，柵極接第二電流源PMOS晶體管(Mpl)的漏極。第三PMOS晶體管(Mp5)的源級接第三電流源PMOS晶體管(Mp2)的漏極，柵極接第四電流源PMOS晶體管(Mp3)的漏極。第二電流源PMOS晶體管(Mpl)源級接電源Vdd，柵極接第四偏置電壓(Vb2)。第三電流源PMOS晶體管(Mp2)源級接電源Vdd，柵極接第五偏置電壓(Vb3)。第四電流源PMOS晶體管(Mp3)源級接電源Vdd，柵極接第六偏置電壓(Vb4)。第一緩沖電阻(R4) —端接到第七NMOS晶體管(Mn2)的柵極，一端接到第二 PMOS晶體管(Mp4)的柵極。第二緩沖電阻(R5) —端接到第八NMOS晶體管(Mn3)的柵極，一端接到第三PMOS晶體管(Mp5)的柵極。
[0011]優(yōu)選的，所述差分浮地有源電感3的電感值可以通過改變第三偏置電壓(Vbl)，第四偏置電壓(Vb2)，第五偏置電壓(Vb3)和第六偏置電壓(Vb4)進(jìn)行調(diào)諧，實現(xiàn)電感值的可調(diào)，進(jìn)而可以改變低噪聲放大器的增益。
[0012]優(yōu)選的，所述緩沖級5是由第五NMOS晶體管(M6)和第六NMOS晶體管(M7)構(gòu)成的，其中第五NMOS晶體管(M6)漏極接電源Vdd，源級接第六NMOS晶體管(M7)的漏極，第六NMOS晶體管(M7)的柵極接第二偏置電壓(V2)，源級接地，輸出端接第五NMOS晶體管(M6)的源極和第六NMOS晶體管(M7)的漏極。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
[0014]本發(fā)明采用并聯(lián)反饋放大器作為第一級，用電阻反饋代替無源電感反饋，節(jié)省了芯片的面積，同時實現(xiàn)了寬帶輸入阻抗匹配，采用PMOS晶體管和NMOS晶體管并聯(lián)增大了跨導(dǎo)，使其變?yōu)間mN+gmP，降低了噪聲系數(shù)。并且本發(fā)明采用差分浮地有源電感代替無源電感，使整個放大器沒有用到無源電感，進(jìn)一步減小了芯片的面積，并且通過調(diào)節(jié)其外部偏置電壓實現(xiàn)電感值的可調(diào)，進(jìn)而實現(xiàn)了低噪聲放大器增益的可調(diào)，補(bǔ)償了因設(shè)計中沒有考慮到的工藝、封裝寄生帶來的增益退化，同時獲得了良好的增益平坦度。

【專利附圖】

【附圖說明】
:
[0015]圖1是本發(fā)明的電路圖。
[0016]圖2是采用并聯(lián)反饋結(jié)構(gòu)后低噪聲放大器的Sll，S12，S22，NF與頻率的關(guān)系曲線。
[0017]圖3是本發(fā)明的差分浮地有源電感的電路圖。
[0018]圖4是本發(fā)明的差分浮地有源電感的等效電路圖。
[0019]圖5是本發(fā)明的低噪聲放大器的增益隨差分浮地有源電感偏置電壓的變化關(guān)系圖。
[0020]圖6是本發(fā)明示意圖。
主要元件符號說明:
[0021 ]1-并聯(lián)反饋放大器 2-Cascode放大器3_差分浮地有源電感
[0022]4-NM0S共源放大器 5-NM0S輸出緩沖級6-NM0S第一差分對電路
[0023]7-PM0S第二差分對電路

【具體實施方式】
:
[0024]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，下面結(jié)合附圖，對本發(fā)明作進(jìn)一步詳細(xì)說明。但所舉實例不作為對本發(fā)明的限定。
[0025]本發(fā)明基于TSMC RF CMOS 0.18 μ m工藝進(jìn)行設(shè)計和驗證。整個電路拓?fù)淙鐖D1所示，包括由第一 NMOS晶體管(M1)，第一 PMOS晶體管(M2)和第一反饋電阻(Rl)相并聯(lián)組成的并聯(lián)反饋放大器1，由第二 NMOS晶體管(M3)的漏極和第三NMOS晶體管(M4)的源級連接構(gòu)成的Cascode放大器2，由差分浮地有源電感3兩端分別連接第四NMOS晶體管(M5)的柵極和第四NMOS晶體管(M5)的漏極而構(gòu)成的共源反饋放大器4，由第五NMOS晶體管(M6)的源極連接第六NMOS晶體管(M7)的漏極構(gòu)成的輸出緩沖級5。其中第一 NMOS晶體管(Ml)的源級接地，第一PMOS晶體管(M2)的源級接電源Vdd，兩個晶體管的柵極共同接輸入端，兩個晶體管的漏極通過第一耦合電容(Cl)連接第二NMOS晶體管(M3)的柵極，第二NMOS晶體管(M3)的源級接地，漏極接第三NMOS晶體管(M4)的源級，第三NMOS晶體管(M4)的柵極接第一偏置電壓(VI)，漏極通過第二耦合電容(C2)連接到第四NMOS晶體管(M5)的柵極，第四NMOS晶體管(M5)的源級接地，漏極接第五NMOS晶體管(M6)的柵極，第五NMOS晶體管(M6)漏極接電源Vdd，源級接第六NMOS晶體管(M7)的漏極，第六NMOS晶體管(M7)的柵極接第二偏置電壓(V2)，源級接地，輸出端接第五NMOS晶體管(M6)的源極和第六NMOS晶體管(M7)的漏極。第一反饋電阻(Rl) —端接到第一 NMOS晶體管(Ml)和第一 PMOS晶體管(M2)柵極，一端接到第一 NMOS晶體管(Ml)和第一 PMOS晶體管(M2)的漏極。第二負(fù)載電阻(R2) —端接到第三NMOS晶體管(M4)的漏極，一端接到電源Vdd，第三負(fù)載電阻(R3)一端接到第四NMOS晶體管(M5)的漏極，一端接到電源Vdd。
[0026]差分浮地有源電感3包括第一電流源NMOS晶體管(Mnl)，第二電流源PMOS晶體管(Mpl)，第三電流源PMOS晶體管(Mp2)和第四電流源PMOS晶體管(Mp3)，以及由第七NMOS晶體管(Mn2)和第八NMOS晶體管(Mn3)組成的第一差分對6和由第二 PMOS晶體管(Mp4)和第三PMOS晶體管(Mp5)直接交叉耦合組成的第二差分對7，還包括兩個差分對之間的第一緩沖電阻(R4)和第二緩沖電阻(R5)。其中第一電流源NMOS晶體管(Mnl)源級接地，柵極接第三偏置電壓(Vbl)，漏極接第七NMOS晶體管(Mn2)和第八NMOS晶體管(Mn3)的源級。第七NMOS晶體管(Mn2)的源級接第八NMOS晶體管(Mn3)的源級，柵極接第四NMOS晶體管(M5)的柵極，漏極接第二 PMOS晶體管(Mp4)的柵極和第三PMOS晶體管(Mp5)的漏極。第八NMOS晶體管(Mn3)的柵極接第四NMOS晶體管(M5)的漏極，漏極接第三PMOS晶體管(Mp5)的柵極和第二 PMOS晶體管(Mp4)的漏極。第二 PMOS晶體管(Mp4)的源級接第三PMOS晶體管(Mp5)的源級和第三電流源PMOS晶體管(Mp2)的漏極，柵極接第二電流源PMOS晶體管(Mpl)的漏極。第三PMOS晶體管(Mp5)的源級接第三電流源PMOS晶體管(Mp2)的漏極，柵極接第四電流源PMOS晶體管(Mp3)的漏極。第二電流源PMOS晶體管(Mpl)源級接電源Vdd，柵極接第四偏置電壓(Vb2)。第三電流源PMOS晶體管(Mp2)源級接電源Vdd，柵極接第五偏置電壓(Vb3)。第四電流源PMOS晶體管(Mp3)源級接電源Vdd，柵極接第六偏置電壓(Vb4)。第一緩沖電阻(R4) —端接到第七NMOS晶體管(Mn2)的柵極，一端接到第二 PMOS晶體管(Mp4)的柵極。第二緩沖電阻(R5) —端接到第八NMOS晶體管(Mn3)的柵極，一端接到第三PMOS晶體管(Mp5)的柵極。
[0027]如圖1所示，本發(fā)明采用并聯(lián)反饋放大器作為第一級，增大了第一級的跨導(dǎo)，使其由原來的gmP或gmN變?yōu)間mN+gmP，輸入阻抗Rin，增益Av和噪聲系數(shù)NF可表不為:
Rin= ?^(I)
1 +(SfflJV +Smp)RL
j _ ^/['-(&%,V(2)

R\ + RI
NF~1+__,MRI+R,Y(R]+R)(3)
RsR12 (A +R1+ Rs )[(g--v + gmP W1 -1f RA (盡 + 蘋+ Rs )d + RlSmp ~ 職
[0028]其中&、R1和Rs分別是第一級并聯(lián)反饋放大器的總的負(fù)載電阻，并聯(lián)反饋電阻和源阻抗。g-和gmP分別為第一 NMOS晶體管(Ml)和第一 PMOS晶體管(M2)的跨導(dǎo)，λ在長溝道晶體管中為2/3。由式(I)可知通過選取合適的R1的值可以實現(xiàn)寬帶輸入阻抗匹配，由式(2)和式(3)可以看出，此并聯(lián)反饋結(jié)構(gòu)提高了第一級的增益并且降低了第一級的噪聲系數(shù)，根據(jù)低噪聲放大器級聯(lián)噪聲理論可知，當(dāng)級聯(lián)低噪聲放大器中第一級增益足夠大時，整個放大器的噪聲系數(shù)主要取決于第一級。圖2中給出了采用此并聯(lián)反饋結(jié)構(gòu)后低噪聲放大器的SI I，S22，NF與頻率的關(guān)系。從圖中可以看出，在500MHz到5GHz范圍內(nèi)Sll和S22均低于-1OdB, NF低于4dB,表明具有良好的輸入輸出匹配和噪聲性能。
[0029]如圖1所示，本發(fā)明用Cascode放大器2和共源放大器4級聯(lián)作為第二級(中間放大級)，提高了整個放大器的增益，并且增加了輸入輸出的隔離度。圖2同樣給出了 S12與頻率的關(guān)系，從圖中可以看出，S12在500MHz到5GHz范圍內(nèi)低于_70dB，反向隔離性良好。
[0030]如圖1所示，本發(fā)明用差分浮地有源電感3作為共源放大器的反饋電感，極大地減少了芯片的面積，并且通過外部偏壓的調(diào)節(jié)實現(xiàn)了電感值的可調(diào)。圖3為此差分浮地有源電感的結(jié)構(gòu)圖，由第七NMOS晶體管(Mn2)和第八NMOS晶體管(Mn3)組成的第一差分對6等效為正跨導(dǎo)gmN1，由第二 PMOS晶體管(Mp4)和第三PMOS晶體管(Mp5)直接交叉耦合組成的第二差分對7等效為負(fù)跨導(dǎo)_gmP1，正負(fù)跨導(dǎo)直接相連，然后負(fù)跨導(dǎo)通過第一緩沖電阻(R4)，第二緩沖電阻(R5)接回到輸入端。第一電流源NMOS晶體管(Mnl)為第一差分對6提供偏置，第二電流源PMOS晶體管(Mpl)，第三電流源PMOS晶體管(Mp2)和第四電流源PMOS晶體管(Mp3)為第二差分對7提供偏置。圖4是此差分浮地有源電感的等效電路圖。其中，
Ls= 2CeJ}P(4)
SmNlSmPl
Rs=-l---C5)
SmN\SmP\roN Rp = roP(6)
Cp = Cefffl(7)
[0031]其中Rs、Rp和Cp分別為有源電感的寄生電阻和寄生電容，Cefffl和Crffp分別為有源電感第一差分對6和第二差分對7的輸入端等效電容，和分別為有源電感第一差分對6和第二差分對7的輸出端等效電阻。由式(4)可以看出，通過改變gmN1和gmP1 (即改變Vbl, Vb2，Vb3，Vb4的值)就可以改變電感值，進(jìn)而改變放大器的增益。
[0032]圖5是低噪聲放大器的增益S21隨差分浮地有源電感偏置電壓的變化關(guān)系圖。從圖中可以看出，通過調(diào)節(jié)差分浮地有源電感的偏置電壓，S21可在13.5dB-19.8dB范圍內(nèi)進(jìn)行調(diào)節(jié)，調(diào)諧范圍達(dá)6dB。
[0033]以上實施例僅用以說明本發(fā)明的技術(shù)方案，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明，而非對其限制。盡管參照前述實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種基于有源電感的可重配置超寬帶低噪聲放大器，其特征在于:包括由第一 NMOS晶體管(Ml)，第一 PMOS晶體管(M2)和第一反饋電阻(Rl)相并聯(lián)組成的并聯(lián)反饋放大器(I)，由第二 NMOS晶體管(M3)的漏極和第三NMOS晶體管(M4)的源級連接構(gòu)成的Cascode放大器(2)，由差分浮地有源電感(3)兩端分別連接第四NMOS晶體管(M5)的柵極和第四NMOS晶體管(M5)的漏極而構(gòu)成的共源反饋放大器(4)，由第五NMOS晶體管(M6)的源極連接第六NMOS晶體管(M7)的漏極構(gòu)成的輸出緩沖級(5);其中第一 NMOS晶體管(Ml)的源級接地，第一 PMOS晶體管(M2)的源級接電源Vdd，兩個晶體管的柵極共同接輸入端，兩個晶體管的漏極通過第一耦合電容(Cl)連接第二 NMOS晶體管(M3)的柵極，第二 NMOS晶體管(M3)的源級接地，漏極接第三NMOS晶體管(M4)的源級，第三NMOS晶體管(M4)的柵極接第一偏置電壓(VI)，漏極通過第二耦合電容(C2)連接到第四NMOS晶體管(M5)的柵極，第四NMOS晶體管(M5)的源級接地，漏極接第五NMOS晶體管(M6)的柵極，第五NMOS晶體管(M6)漏極接電源Vdd，源級接第六NMOS晶體管(M7)的漏極，第六NMOS晶體管(M7)的柵極接第二偏置電壓(V2)，源級接地，輸出端接第五NMOS晶體管(M6)的源極和第六NMOS晶體管(M7)的漏極；第一反饋電阻(Rl) —端接到第一 NMOS晶體管(Ml)和第一 PMOS晶體管(M2))的柵極，一端接到第一 NMOS晶體管(Ml)和第一 PMOS晶體管(M2)的漏極；第二負(fù)載電阻(R2) —端接到第三NMOS晶體管(M4)的漏極，一端接到電源Vdd，第三負(fù)載電阻(R3)一端接到第四NMOS晶體管(M5)的漏極，一端接到電源Vdd ； 其中，差分浮地有源電感(3)包括第一電流源NMOS晶體管(Mnl)，第二電流源PMOS晶體管(Mpl)，第三電流源PMOS晶體管(Mp2)和第四電流源PMOS晶體管(Mp3)，以及由第七NMOS晶體管(Mn2)和第八NMOS晶體管(Mn3)組成的第一差分對(6)和由第二 PMOS晶體管(Mp4)和第三PMOS晶體管(Mp5)直接交叉耦合組成的第二差分對(7)，還包括兩個差分對之間的第一緩沖電阻(R4)和第二緩沖電阻(R5);其中第一電流源NMOS晶體管(Mnl)源級接地，柵極接第三偏置電壓(Vbl)，漏極接第七NMOS晶體管(Mn2)和第八NMOS晶體管(Mn3)的源級；第七NMOS晶體管(Mn2)的源級接第八NMOS晶體管(Mn3)的源級，柵極接第四NMOS晶體管(M5)的柵極，漏極接第二 PMOS晶體管(Mp4)的柵極和第三PMOS晶體管(Mp5)的漏極；第八NMOS晶體管(Mn3)的柵極接第四NMOS晶體管(M5)的漏極，漏極接第三PMOS晶體管(Mp5)的柵極和第二 PMOS晶體管(Mp4)的漏極；第二 PMOS晶體管(Mp4)的源級接第三PMOS晶體管(Mp5)的源級和第三電流源PMOS晶體管(Mp2)的漏極，柵極接第二電流源PMOS晶體管(Mpl)的漏極；第三PMOS晶體管(Mp5)的源級接第三電流源PMOS晶體管(Mp2)的漏極，柵極接第四電流源PMOS晶體管(Mp3)的漏極；第二電流源PMOS晶體管(Mpl)源級接電源Vdd，柵極接第四偏置電壓(Vb2);第三電流源PMOS晶體管(Mp2)源級接電源Vdd，柵極接第五偏置電壓(Vb3);第四電流源PMOS晶體管(Mp3)源級接電源Vdd，柵極接第六偏置電壓(Vb4);第一緩沖電阻(R4) —端接到第七NMOS晶體管(Mn2)的柵極，一端接到第二 PMOS晶體管(Mp4)的柵極；第二緩沖電阻(R5) —端接到第八NMOS晶體管(Mn3)的柵極，一端接到第三PMOS晶體管(Mp5)的柵極。
2.根據(jù)權(quán)利要求1所述的基于有源電感的可重配置超寬帶低噪聲放大器，其特征在于:所述的第三偏置電壓(Vbl)的電壓調(diào)節(jié)范圍為0.5-1.5伏，第四偏置電壓(Vb2)，第五偏置電壓(Vb3)和第六偏置電壓(Vb4)的電壓調(diào)節(jié)范圍為0.5-2.7伏。
【文檔編號】H03F1/42GK104242830SQ201410484497
【公開日】2014年12月24日 申請日期:2014年9月21日 優(yōu)先權(quán)日:2014年9月21日
【發(fā)明者】張萬榮, 鄧薔薇, 金冬月, 謝紅云, 趙飛義 申請人:北京工業(yè)大學(xué)