一種基于雙環(huán)dll的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法及其電路的制作方法
【專利摘要】本發(fā)明公開了一種基于雙環(huán)延遲鎖相環(huán)的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法及其電路，被測(cè)時(shí)段采用高、中、低相結(jié)合分段式量化方法。三段式TDC中高段位計(jì)數(shù)式量化器由外部輸入的高頻穩(wěn)定時(shí)鐘驅(qū)動(dòng)，實(shí)現(xiàn)寬范圍穩(wěn)定的測(cè)距量程；中段位TDC由第一DLL壓控延遲鏈構(gòu)成，通過異步采樣方式實(shí)現(xiàn)對(duì)高段位細(xì)分，穩(wěn)定時(shí)鐘周期完成可重復(fù)的均勻相位分辨，通過對(duì)結(jié)束時(shí)刻點(diǎn)所在相位位置的譯碼，完成中段量化功能。對(duì)于中段位所采TDC產(chǎn)生的量化誤差，該誤差時(shí)間提取出來后，由低段位完成進(jìn)一步的量化處理，實(shí)現(xiàn)更高精度測(cè)量。
【專利說明】一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法及其電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種時(shí)間數(shù)字轉(zhuǎn)換方法及其電路，尤其涉及一種三段式寬動(dòng)態(tài)范圍時(shí)間數(shù)字轉(zhuǎn)換方法及其電路。

【背景技術(shù)】
[0002]時(shí)間數(shù)字轉(zhuǎn)換(Time-to-Digital Converter, TDC)電路是將模擬域連續(xù)的時(shí)間段轉(zhuǎn)換成數(shù)字信號(hào)的電路，利用數(shù)字集成電路在時(shí)域內(nèi)對(duì)起始時(shí)刻Start信號(hào)和結(jié)束時(shí)刻Stop信號(hào)之間的待檢測(cè)時(shí)間信號(hào)的處理，進(jìn)而實(shí)現(xiàn)對(duì)時(shí)間信號(hào)的數(shù)字處理，最終得到數(shù)字量輸出。美國(guó)國(guó)家科學(xué)院已將TDC技術(shù)作為評(píng)估國(guó)家國(guó)防力量的重要標(biāo)志之一，并將其列為國(guó)家需大力發(fā)展的科學(xué)技術(shù)之一。以TDC為基礎(chǔ)構(gòu)造的精密時(shí)間測(cè)量技術(shù)不僅在地球動(dòng)力學(xué)、相對(duì)論、脈沖星周期和人造衛(wèi)星動(dòng)力學(xué)測(cè)地等基礎(chǔ)研究領(lǐng)域有重要的作用，而且在諸如航空航天、深空通訊、衛(wèi)星發(fā)射及監(jiān)控、地質(zhì)測(cè)繪、導(dǎo)航通信、電力傳輸和科學(xué)計(jì)量等應(yīng)用研究、國(guó)防和國(guó)民經(jīng)濟(jì)建設(shè)中也有廣泛的應(yīng)用，甚至已經(jīng)深入到人們社會(huì)生活的方方面面，幾乎無所不及，對(duì)國(guó)民經(jīng)濟(jì)與國(guó)防建設(shè)意義重大。
[0003]根據(jù)不同的用途設(shè)計(jì)不同精度的時(shí)間數(shù)字轉(zhuǎn)換電路，應(yīng)用范圍受到局限。在粒子物理實(shí)驗(yàn)中TOF飛行時(shí)間測(cè)量，對(duì)時(shí)間測(cè)量精度的要求極高，而在某些應(yīng)用領(lǐng)域則對(duì)時(shí)間測(cè)量的范圍有較高要求，寬動(dòng)態(tài)范圍TDC能夠根據(jù)不同應(yīng)用的特點(diǎn)，兼顧測(cè)量精度或測(cè)量范圍的不同要求。對(duì)于傳統(tǒng)的兩段式TDC結(jié)構(gòu)，由于受面積和工藝限制，在特定量程范圍內(nèi)TDC時(shí)間分辨率受到限制。


【發(fā)明內(nèi)容】

[0004]發(fā)明目的:為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法及其電路，能夠?qū)崿F(xiàn)寬動(dòng)態(tài)范圍下的高精度時(shí)間測(cè)量。
[0005]技術(shù)方案:為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為:
[0006]一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法，包括如下步驟:
[0007]步驟(I)，高段位量化:通過周期為T1的時(shí)鐘對(duì)待測(cè)時(shí)間進(jìn)行計(jì)數(shù)式粗測(cè)量，所得粗測(cè)時(shí)間Ii1T1為高段位量化值，其中Ii1為計(jì)數(shù)式粗測(cè)量的計(jì)數(shù)值；
[0008]步驟⑵，中段位量化:采用抽頭延遲線法，通過周期為T2的時(shí)鐘對(duì)待測(cè)時(shí)間的結(jié)束時(shí)刻Stop信號(hào)在周期T1的時(shí)鐘中的位置進(jìn)行測(cè)量，得到結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置，進(jìn)而得到中段位量化值t3 = n2T2，其中η2為抽頭延遲線法的計(jì)數(shù)值；
[0009]步驟(3)，低段位量化:采用差分延遲法對(duì)t5時(shí)間進(jìn)行測(cè)量，所述t5時(shí)間為結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置與該位置的下一個(gè)T2時(shí)鐘周期的上升沿之間的時(shí)間間隔，得到低段位量化值(T2_t5);其中，結(jié)束時(shí)刻Stop信號(hào)作為低段位量化的起始時(shí)刻Systart信號(hào)，結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置的下一個(gè)T2時(shí)鐘周期的上升沿作為所述步驟(3)中低段位量化的結(jié)束時(shí)刻Systop信號(hào)；
[0010]步驟(4)，將所述高段位量化值、中段位量化值以及低段位量化值相加得到時(shí)間數(shù)子轉(zhuǎn)換結(jié)果 Ttqf = n1T1+t3+T2-t5o
[0011]進(jìn)一步的，通過一個(gè)雙環(huán)延遲鎖相環(huán)(Dual-DLL)分別提供所述步驟(2)中采用抽頭延遲線法進(jìn)行中段位量化時(shí)的延遲單元時(shí)間T2，以及所述步驟(3)中采用差分延遲法進(jìn)行低段位量化時(shí)的差分延遲，所述步驟(I)中周期為T1的時(shí)鐘作為所述雙環(huán)延遲鎖相環(huán)的外部輸入時(shí)鐘CLK。
[0012]進(jìn)一步的，所述雙環(huán)延遲鎖相環(huán)中的延遲鏈長(zhǎng)度采用編程控制模式控制，實(shí)現(xiàn)延遲鏈長(zhǎng)度為n，n+1至n，n+k多級(jí)選擇控制，從而實(shí)現(xiàn)分辨率從tM/n2至k*tM/n2切換，其中k為精度調(diào)節(jié)因子，tCLK為雙環(huán)延遲鎖相環(huán)的兩環(huán)共用的外部輸入時(shí)鐘CLK的周期。
[0013]一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換電路，包括可配置型線性反饋移位寄存器、初相調(diào)整電路、邊沿檢測(cè)電路、抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊、雙環(huán)延遲鎖相環(huán)、環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊、數(shù)據(jù)讀出單元；其中:所述雙環(huán)延遲鎖相環(huán)包括第一DLL和第二 DLL，周期為T1的時(shí)鐘作為雙環(huán)延遲鎖相環(huán)共用的外部輸入時(shí)鐘輸入到所述雙環(huán)延遲鎖相環(huán)；
[0014]所述初相調(diào)整電路用于控制Start信號(hào)與周期為T1的時(shí)鐘沿同步后輸入到所述可配置型線性反饋移位寄存器的輸入端；
[0015]所述可配置型線性反饋移位寄存器根據(jù)Stop信號(hào)以及所述同步后的Start信號(hào)，通過周期為T1的時(shí)鐘對(duì)待測(cè)時(shí)間進(jìn)行計(jì)數(shù)式的粗測(cè)量后，得到高段位量化值Ii1T1，其中Ii1為計(jì)數(shù)式粗測(cè)量的計(jì)數(shù)值；
[0016]所述雙環(huán)延遲鎖相環(huán)的第一 DLL將周期將T1的時(shí)鐘均勻相位移得到周期為T2的時(shí)鐘后輸入到所述抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊，所述抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊采樣第一 DLL的延遲鏈多相位時(shí)鐘，對(duì)待測(cè)時(shí)間的結(jié)束時(shí)刻Stop信號(hào)在周期T1的時(shí)鐘中的位置進(jìn)行測(cè)量，得到結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置，進(jìn)而得到中段位量化值t3 = n2T2,其中η2為抽頭延遲線法的計(jì)數(shù)值；
[0017]所述邊沿檢測(cè)電路用于檢測(cè)Stop信號(hào)的到來并將該Stop信號(hào)作為低段位量化的起始時(shí)刻Systart信號(hào)輸入到所述環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊，同時(shí)檢測(cè)Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置的下一個(gè)T2時(shí)鐘周期的上升沿并作為低段位量化的結(jié)束時(shí)刻Systop信號(hào)輸入到所述環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊；
[0018]所述環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊根據(jù)所述雙環(huán)延遲鎖相環(huán)的第一 DLL和第二DLL輸出的延遲時(shí)間，對(duì)接收的Systart信號(hào)和Systop信號(hào)之間的時(shí)間間隔進(jìn)行量化，得到低段位量化值t5 ；
[0019]所述數(shù)據(jù)讀出單元用于依次將可配置型線性反饋移位寄存器得到的高段位量化值、抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊得到的中段位量化值、以及環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊得到的低段位量化值順序串聯(lián)拼接后輸出時(shí)間數(shù)字轉(zhuǎn)換結(jié)果。
[0020]進(jìn)一步的，所述邊沿檢測(cè)電路包括(n+1)個(gè)D觸發(fā)器、第一動(dòng)態(tài)或門以及第二動(dòng)態(tài)或門；所述結(jié)束時(shí)刻Stop信號(hào)分別輸入到(n+1)個(gè)D觸發(fā)器的數(shù)據(jù)輸入端，所述第一至第η個(gè)D觸發(fā)器的時(shí)鐘端依次連接所述雙環(huán)延遲鎖相環(huán)中第一 DLL的延遲鏈多相位時(shí)鐘，所述第一至第η個(gè)D觸發(fā)器的輸出端依次連接所述第一動(dòng)態(tài)或門的第一至第η個(gè)輸入端，所述第一動(dòng)態(tài)或門的輸出端用于輸出所述Systop信號(hào)；所述第(n+1)個(gè)D觸發(fā)器的時(shí)鐘端連接高電平，所述第(n+1)個(gè)D觸發(fā)器的輸出端連接所述第二動(dòng)態(tài)或門的第一輸入端，所述第二動(dòng)態(tài)或門的輸出端用于輸出所述Systart信號(hào)；其中n = T1A2, η為整數(shù)。
[0021]進(jìn)一步的，所述雙環(huán)延遲鎖相環(huán)中第一 DLL的延遲鏈包括(n+k)個(gè)延遲單元，k為精度調(diào)節(jié)因子。
[0022]有益效果:本發(fā)明提供的一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法及其電路，被測(cè)時(shí)段采用高、中、低相結(jié)合分段式量化方法。三段式高精度時(shí)間數(shù)字轉(zhuǎn)換中高段位計(jì)數(shù)式量化由外部輸入的高頻穩(wěn)定時(shí)鐘周期為T1的時(shí)鐘CLK驅(qū)動(dòng)，實(shí)現(xiàn)寬范圍穩(wěn)定的測(cè)距量程；中段位量化采用抽頭延遲線法，穩(wěn)定時(shí)鐘周期完成可重復(fù)的均勻相位分辨，通過對(duì)結(jié)束時(shí)刻點(diǎn)所在相位位置的譯碼，完成中段量化功能。對(duì)于中段位所采用抽頭延遲線法產(chǎn)生的量化誤差t5，該誤差時(shí)間由低段位環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊完成進(jìn)一步的量化處理，實(shí)現(xiàn)更高精度測(cè)量。三段式高精度時(shí)間數(shù)字轉(zhuǎn)換中各段量化時(shí)間的原理各不相同，高段位量化是計(jì)數(shù)器計(jì)數(shù)、中段位量化是時(shí)鐘周期相位分辨、低段位是兩延遲環(huán)振的相位追趕。高段位、中段位以及低段位所得量化值經(jīng)譯碼并順序串聯(lián)拼接，統(tǒng)一整合為二進(jìn)制數(shù)據(jù)，最終完成統(tǒng)一的轉(zhuǎn)換數(shù)據(jù)輸出。三段式高精度時(shí)間數(shù)字轉(zhuǎn)換中，中段位抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊向上計(jì)數(shù)可拓展測(cè)量范圍，向下分辨可實(shí)現(xiàn)更高的檢測(cè)精度，有效擴(kuò)展時(shí)間測(cè)量的動(dòng)態(tài)范圍。相比傳統(tǒng)兩段式結(jié)構(gòu)，在同一輸入時(shí)鐘和基本延遲控制條件情況下，三段式TDC可以達(dá)到更高的測(cè)量分辨率，或者在相同的檢測(cè)精度條件下，三段式TDC的時(shí)鐘頻率顯著下降，帶來系統(tǒng)功耗的明顯降低。
[0023]雙環(huán)延遲鎖相環(huán)包括第一 DLL和第二 DLL，兩環(huán)共用同一外部輸入時(shí)鐘，利用反饋所用的多相時(shí)鐘節(jié)點(diǎn)不同特性，對(duì)兩個(gè)鑒頻鑒相器的不同輸入端信號(hào)處理，從而產(chǎn)生兩個(gè)穩(wěn)定的延遲時(shí)間，且兩者存在精確的計(jì)算關(guān)系，從而實(shí)現(xiàn)了兩種延遲時(shí)間不同的延遲單元，避免時(shí)鐘不同帶來的相位抖動(dòng)和噪聲干擾問題，為三段式高精度時(shí)間數(shù)字轉(zhuǎn)換中所有延遲單元提供精準(zhǔn)的延遲控制，保證系統(tǒng)中所用延遲單元的延遲時(shí)間穩(wěn)定；具體為，在中段位量化中，雙環(huán)延遲鎖相環(huán)的第一 DLL根據(jù)外部輸入的周期為T1的時(shí)鐘均勻移相得到周期為T2的時(shí)鐘后提供抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊所需的延遲鏈；在低段位量化中，雙環(huán)延遲鎖相環(huán)在外部輸入時(shí)鐘信號(hào)不變的情況下，通過第一 DLL和第二 DLL提供環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊所需的差分延遲。此外，本方案中通過一個(gè)雙環(huán)延遲鎖相環(huán)同時(shí)為三段式高精度時(shí)間數(shù)字轉(zhuǎn)換中所有延遲單元提供精準(zhǔn)的延遲控制，相比于通過不同模塊給中段位和低段位量化分別提供延遲，節(jié)省了電路面積和功耗。
[0024]雙環(huán)延遲鎖相環(huán)中采用編程控制模式控制延遲鏈長(zhǎng)度，實(shí)現(xiàn)延遲鏈長(zhǎng)度為n，n+1至n，n+k多級(jí)選擇控制，從而分辨率可以實(shí)現(xiàn)從tM/n2至k*tM/n2切換。相比于現(xiàn)有技術(shù)中的η個(gè)延遲單元增加了 k個(gè)延遲單元，通過增加的調(diào)節(jié)因子k，能夠根據(jù)需要控制k因子來調(diào)節(jié)精度。TDC的分辨率僅由雙環(huán)延遲鎖相環(huán)的兩個(gè)延遲單元的延遲時(shí)間差決定，TDC量化精度突破了基本延遲單元時(shí)間限制，理論上可達(dá)到皮秒級(jí)的時(shí)間檢測(cè)分辨率。同時(shí)，DLL能夠自主調(diào)節(jié)壓控電壓的大小來抑制壓控延遲單元的延遲時(shí)間的變化，在DLL反饋調(diào)節(jié)控制下，延遲單元延遲時(shí)間和環(huán)振頻率相位噪聲低。
[0025]在三段式高精度時(shí)間數(shù)字轉(zhuǎn)換中，中段位量化位建立于第一 DLL的多相時(shí)鐘，采用異步采樣方式，將第一 DLL的多相時(shí)鐘作為第一至第η個(gè)D觸發(fā)器的時(shí)鐘端信號(hào)，采集多相位時(shí)鐘上升沿到來時(shí)Stop信號(hào)狀態(tài)。所采集狀態(tài)全部在動(dòng)態(tài)或門中進(jìn)行選擇，根據(jù)動(dòng)態(tài)或門的輸出結(jié)果，即可檢測(cè)脈沖信號(hào)Stop上升沿到來時(shí)隨之到來的時(shí)鐘上升沿Systop。針對(duì)異步采樣D觸發(fā)器的輸出上升沿到達(dá)的先后順序，可判斷中段位對(duì)應(yīng)所測(cè)時(shí)間。在采集低段位量化所用的起始時(shí)刻Systart信號(hào)時(shí)，第(n+1)個(gè)D觸發(fā)器的時(shí)鐘端連接高電平，其數(shù)據(jù)端連接Stop信號(hào)，第(n+1)個(gè)D觸發(fā)器的輸出端通過連接的第二動(dòng)態(tài)或門輸出采集到的Stop信號(hào)作為起始時(shí)刻Systart信號(hào)，Stop信號(hào)也經(jīng)過等同結(jié)構(gòu)的電路做相應(yīng)的匹配延時(shí)，兩個(gè)動(dòng)態(tài)或門可以讓電路中只存在動(dòng)態(tài)功耗，避免靜態(tài)電流。和靜態(tài)或門相比，在多級(jí)扇入情況下，動(dòng)態(tài)或門可以大大減小電路面積，并且避免靜態(tài)或門由于多級(jí)扇入導(dǎo)致的延遲時(shí)間變大引起的傳輸延遲。低段位將可測(cè)兩脈沖信號(hào)間時(shí)間差(Systop-Systart)轉(zhuǎn)換為環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊中兩個(gè)受DLL調(diào)控的對(duì)應(yīng)環(huán)振相位差值，并轉(zhuǎn)化為頻率差值進(jìn)行低段計(jì)數(shù)。即低環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊中，“慢”環(huán)追趕上“快”環(huán)時(shí)，計(jì)數(shù)停止并將計(jì)數(shù)結(jié)果鎖存至低段計(jì)數(shù)器中。此外，DLL電路由于防錯(cuò)鎖電路和可編程延遲線，擴(kuò)大了其鎖定范圍，從而TDC電路可實(shí)現(xiàn)寬動(dòng)態(tài)測(cè)量，可以通過更改外部輸入時(shí)鐘頻率實(shí)現(xiàn)電路既可以配置到高精度、高分辨模式；也可配置到寬范圍低精度模式。
[0026]綜上所述，三段式TDC結(jié)構(gòu)中的低段位把Stop信號(hào)和Start信號(hào)之間的時(shí)間差轉(zhuǎn)化為雙環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊中雙環(huán)的兩頻率間初相差，代替兩段式TDC以及常規(guī)三段式TDC中延遲單元延遲時(shí)間作為基本時(shí)間分辨單位，使得分辨率突破延遲單元的本征延遲。且產(chǎn)生頻率的環(huán)振延遲精確受雙環(huán)延遲鎖相環(huán)調(diào)控，通過控制邏輯將此差值用計(jì)數(shù)器表示出來。此種結(jié)構(gòu)理論上可以在計(jì)數(shù)器每加一位情況下將分辨率提高一倍，從而表示出更精確的時(shí)間測(cè)量。

【專利附圖】

【附圖說明】
[0027]圖1是一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法流程圖；
[0028]圖2是一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換的時(shí)間測(cè)量原理圖；
[0029]圖3是一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換電路框圖；
[0030]圖4是應(yīng)用于本發(fā)明三段式高精度時(shí)間數(shù)字轉(zhuǎn)換的雙環(huán)延遲鎖相環(huán)結(jié)構(gòu)電路圖；
[0031]圖5是高段位量化電路圖；
[0032]圖6是邊沿檢測(cè)電路圖；
[0033]圖7是低段位量化電路圖；
[0034]圖8是低段位量化原理圖。

【具體實(shí)施方式】
[0035]下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說明。
[0036]實(shí)施例:一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法，如圖1、圖2所示，包括如下步驟:
[0037]步驟(I)，高段位量化:通過周期為T1的時(shí)鐘對(duì)待測(cè)時(shí)間進(jìn)行計(jì)數(shù)式粗測(cè)量，所得粗測(cè)時(shí)間Ii1T1為高段位量化值，其中Ii1為計(jì)數(shù)式粗測(cè)量的計(jì)數(shù)值；
[0038]步驟(2)，中段位量化:采用抽頭延遲線法，通過周期為T2的時(shí)鐘對(duì)待測(cè)時(shí)間的結(jié)束時(shí)刻Stop信號(hào)在周期T1的時(shí)鐘中的位置進(jìn)行測(cè)量，得到結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置，進(jìn)而得到中段位量化值t3 = n2T2，其中η2為抽頭延遲線法的計(jì)數(shù)值；其中，通過一個(gè)雙環(huán)延遲鎖相環(huán)提供延遲單元時(shí)間T2，周期為T1的時(shí)鐘作為該雙環(huán)延遲鎖相環(huán)的外部輸入時(shí)鐘CLK;
[0039]步驟(3)，低段位量化:采用差分延遲法對(duì)t5時(shí)間進(jìn)行測(cè)量，該〖5時(shí)間為結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置與該位置的下一個(gè)T2時(shí)鐘周期的上升沿之間的時(shí)間間隔，得到低段位量化值(T2_t5);其中，結(jié)束時(shí)刻Stop信號(hào)作為低段位量化的起始時(shí)刻Systart信號(hào)，結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置的下一個(gè)T2時(shí)鐘周期的上升沿作為步驟(3)中低段位量化的結(jié)束時(shí)刻Systop信號(hào)；在采用差分延遲法對(duì)&時(shí)間進(jìn)行測(cè)量時(shí)，通過步驟(2)中所用的雙環(huán)延遲鎖相環(huán)提供差分延遲，周期為T1的時(shí)鐘仍作為該雙環(huán)延遲鎖相環(huán)的外部輸入時(shí)鐘CLK ；
[0040]步驟(4)，將高段位量化值、中段位量化值以及低段位量化值相加得到時(shí)間數(shù)字轉(zhuǎn)換結(jié)果 Ttqf = Ii1Wt4 = nJi+Wtg。
[0041]在步驟(3)中采用差分延遲法對(duì)t5時(shí)間進(jìn)行測(cè)量時(shí)，雙環(huán)延遲鎖相環(huán)中的延遲鏈長(zhǎng)度采用編程控制模式控制，實(shí)現(xiàn)延遲鏈長(zhǎng)度為n，n+1至n，n+k多級(jí)選擇控制，從而實(shí)現(xiàn)分辨率從tM/n2至k*tM/n2切換，其中k為精度調(diào)節(jié)因子，tCLK為雙環(huán)延遲鎖相環(huán)的兩環(huán)共用的外部輸入時(shí)鐘CLK的周期，tCLK = V
[0042]如圖3所示，一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換電路，包括7bit可配置型線性反饋移位寄存器、初相調(diào)整電路、邊沿檢測(cè)電路、抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊、雙環(huán)延遲鎖相環(huán)、環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊、數(shù)據(jù)讀出單元。其中:雙環(huán)延遲鎖相環(huán)包括第一 DLL和第二 DLL，周期為T1的時(shí)鐘作為雙環(huán)延遲鎖相環(huán)共用的外部輸入時(shí)鐘輸入到所述雙環(huán)延遲鎖相環(huán)。
[0043]時(shí)間檢測(cè)的起始時(shí)刻Start信號(hào)由轉(zhuǎn)換電路同步，結(jié)束時(shí)刻Stop信號(hào)由傳感器感應(yīng)后產(chǎn)生并輸入到轉(zhuǎn)換電路，因此相對(duì)固定的Start時(shí)刻，Stop信號(hào)產(chǎn)生的時(shí)刻隨機(jī)變化。TDC完成對(duì)Start-Stop之間時(shí)段的精確量化。
[0044]初相調(diào)整電路用于控制Start信號(hào)與周期為T1的時(shí)鐘沿同步后輸入到7bit可配置型線性反饋移位寄存器的輸入端。通過初相調(diào)整電路控制Start信號(hào)與周期為T1的時(shí)鐘沿同步，使得初始相位誤差為0，這樣測(cè)量誤差主要來自信號(hào)時(shí)鐘頻率(測(cè)量尺度標(biāo)準(zhǔn))的偏差，以及隨機(jī)Stop信號(hào)產(chǎn)生的量化誤差。
[0045]如圖5所示為高段位量化電路結(jié)構(gòu)圖，由7bit可配置型線性反饋移位寄存器構(gòu)成。LFSR通過一個(gè)同或門的邏輯控制，將輸出反饋給第一個(gè)觸發(fā)器的數(shù)據(jù)信號(hào)輸入端，使得計(jì)數(shù)器的狀態(tài)位不斷跳變，直到所有7位狀態(tài)完成一次循環(huán)，實(shí)現(xiàn)計(jì)數(shù)。每當(dāng)時(shí)鐘信號(hào)上升沿到來時(shí)，所有DFF狀態(tài)順移一位，致使各結(jié)點(diǎn)狀態(tài)產(chǎn)生相應(yīng)變化。由于同或運(yùn)算輸入和輸出信號(hào)的選取滿足N-bit LFSR本原多項(xiàng)式的約束，因此在給定初始狀態(tài)下(這里排除全部Q = I的初態(tài))，環(huán)路結(jié)點(diǎn)Q構(gòu)成的狀態(tài)數(shù)為2N-1，時(shí)鐘周期數(shù)與特定LFSR狀態(tài)一一對(duì)應(yīng)。
[0046]當(dāng)EN信號(hào)為高時(shí)，內(nèi)部環(huán)振為L(zhǎng)FSR提供高頻時(shí)鐘信號(hào)，LFSR工作在計(jì)數(shù)模式；當(dāng)EN信號(hào)變低后，外接低頻時(shí)鐘(端口為L(zhǎng)ow_ck)為L(zhǎng)FSR提供時(shí)鐘信號(hào)，LFSR工作在傳輸模式。計(jì)數(shù)停止后，數(shù)據(jù)保存在LFSR中，通過接口逐位串行輸出。計(jì)數(shù)與寄存讀出的復(fù)用結(jié)構(gòu)，減免了寄存模塊的面積，并且降低了功耗。LFSR狀態(tài)對(duì)應(yīng)的二進(jìn)制數(shù)字量具有偽隨機(jī)性數(shù)的性質(zhì)，無法直接反映計(jì)數(shù)周期數(shù)，在狀態(tài)鎖定后，需要通過譯碼表查找其對(duì)應(yīng)的二進(jìn)制數(shù)得到計(jì)數(shù)時(shí)間。也就是說LFSR非二進(jìn)制偽隨機(jī)數(shù)計(jì)數(shù)器需要附加譯碼電路，才能得到與計(jì)數(shù)周期數(shù)直接對(duì)應(yīng)的二進(jìn)制數(shù)字量。7bit可配置型線性反饋移位寄存器根據(jù)Stop信號(hào)以及同步后的Start信號(hào)，通過周期為T1的時(shí)鐘對(duì)待測(cè)時(shí)間進(jìn)行計(jì)數(shù)式的粗測(cè)量后，得到高段位量化值Ii1T1，其中Ii1為計(jì)數(shù)式粗測(cè)量的計(jì)數(shù)值。具體為:當(dāng)Start信號(hào)到來時(shí)，該時(shí)刻點(diǎn)后的周期為T1的時(shí)鐘信號(hào)的第一個(gè)上升沿觸發(fā)7bit可配置型線性反饋移位寄存器計(jì)數(shù)，即由周期為T1的時(shí)鐘信號(hào)直接提供給7bit可配置型線性反饋移位寄存器進(jìn)行高段位粗計(jì)數(shù)時(shí)間測(cè)量。對(duì)于7bit可配置型線性反饋移位寄存器采用二進(jìn)制計(jì)數(shù)器，Ii1直接對(duì)應(yīng)計(jì)數(shù)器的狀態(tài)輸出，對(duì)于非二進(jìn)制計(jì)數(shù)器，需要增加譯碼電路將計(jì)數(shù)器各節(jié)點(diǎn)狀態(tài)輸出譯碼成二進(jìn)制數(shù)；
[0047]雙環(huán)延遲鎖相環(huán)的第一 DLL將周期將T1的時(shí)鐘均勻相位移得到周期為T2的時(shí)鐘后輸入到抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊，該抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊采樣第一DLL的延遲鏈多相位時(shí)鐘，對(duì)待測(cè)時(shí)間的結(jié)束時(shí)刻Stop信號(hào)在周期T1的時(shí)鐘中的位置進(jìn)行測(cè)量，得到結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置，進(jìn)而得到中段位量化值t3=Ii2T2，其中n2為抽頭延遲線法的計(jì)數(shù)值。中段位量化起承上啟下的作用，其量程為高段位量化的分辨率，或最大量化誤差，而中段位的分辨率或最大量化誤差決定了低段位量化的測(cè)量量程，從而也間接的影響到系統(tǒng)的最終分辨率。
[0048]在中段量化結(jié)束后，Stop信號(hào)與下一個(gè)T2時(shí)鐘周期的上升沿會(huì)產(chǎn)生一個(gè)t5的剩余時(shí)間，因此中段量化誤差t4 = T2-t5。邊沿檢測(cè)電路用于檢測(cè)Stop信號(hào)上升沿的到來并將該Stop信號(hào)作為低段位量化的起始時(shí)刻Systart信號(hào)輸入到環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊，同時(shí)檢測(cè)Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置的下一個(gè)T2時(shí)鐘周期的上升沿并作為低段位量化的結(jié)束時(shí)刻Systop信號(hào)輸入到環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊。其中，如圖6所示，邊沿檢測(cè)電路包括(n+1)個(gè)D觸發(fā)器、第一動(dòng)態(tài)或門以及第二動(dòng)態(tài)或門。結(jié)束時(shí)刻Stop信號(hào)分別輸入到(n+1)個(gè)D觸發(fā)器的數(shù)據(jù)輸入端，第一至第η個(gè)D觸發(fā)器的時(shí)鐘端依次連接雙環(huán)延遲鎖相環(huán)中第一 DLL的延遲鏈多相位時(shí)鐘，第一至第η個(gè)D觸發(fā)器的輸出端依次連接第一動(dòng)態(tài)或門的第一至第η個(gè)輸入端，第一動(dòng)態(tài)或門的輸出端用于輸出所述Systop信號(hào)；第(n+1)個(gè)D觸發(fā)器的時(shí)鐘端連接高電平，第(n+1)個(gè)D觸發(fā)器的輸出端連接第二動(dòng)態(tài)或門的第一輸入端，第二動(dòng)態(tài)或門的輸出端用于輸出所述Systart信號(hào)；其中η=T1A2, η為整數(shù)。
[0049]如圖4所示的雙環(huán)延遲鎖相環(huán)結(jié)構(gòu)電路圖，雙環(huán)延遲鎖相環(huán)電路由一個(gè)快速和一個(gè)慢速DLL環(huán)組成，分別稱之為第一 DLL和第二 DLL。兩個(gè)DLL都由鑒頻鑒相器、電荷泵和延遲鏈等功能模塊組成。其中第一 DLL定義為系統(tǒng)主DLL，其延遲鏈由n+1到n+k多級(jí)選擇控制延遲單元組成，從而可以實(shí)現(xiàn)分辨率從tM/n2至k*tM/n2切換。增加了 k的調(diào)節(jié)因子，根據(jù)需要控制k因子來調(diào)節(jié)精度，邏輯控制由二選一開關(guān)和相應(yīng)邏輯控制實(shí)現(xiàn)。第一 DLL選用了其中前η級(jí)進(jìn)行鎖定，每級(jí)延遲時(shí)間為tf，第二 DLL延遲鏈由η級(jí)延遲單元構(gòu)成，在η級(jí)輸出鎖定，每級(jí)延遲為ts。第一 DLL中第(n+k)級(jí)延時(shí)單元的輸出匹配第二 DLL的第η級(jí)輸出，從而兩環(huán)在同一時(shí)鐘輸入頻率下得到兩個(gè)穩(wěn)定的不同延遲時(shí)間，且有ts>tf。因此，分別從第一 DLL和第二 DLL的電荷泵(CP)輸出得到的偏置電壓VemF和Vems能夠輸出到環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊的差值鏈上，從而使差值信號(hào)k(ts-tf)穩(wěn)定。雙環(huán)DLL的好處在于兩環(huán)共用了同一個(gè)外部輸入時(shí)鐘，并使兩延時(shí)單元建立起聯(lián)系，得到穩(wěn)定的延遲差值。當(dāng)k = I時(shí)精度最高，下面對(duì)k = I的情況進(jìn)行分析。根據(jù)DLL鑒頻鑒相器的工作原理，兩個(gè)延遲線在相同的參考時(shí)鐘驅(qū)動(dòng)下，可有
[0050]nts = (n+1) tf(2)
[0051]第一 DLL在第η級(jí)輸出鎖定，則ntf = tCLK,對(duì)公式2變形可得
[0052]ts = (tCLK/n) X (n+l)/n = tCLKX (n+l)/n2 (3)
[0053]式中周期tM作為輸入時(shí)鐘的參考周期信號(hào)，利用差值ts_tf作為最小分辨率實(shí)施時(shí)間測(cè)量，得到的低段TDC量化誤差可由公式4表示。
[0054]Atr = ts-tf = [?ακ(η+1)/η2]-[?ακ/η] = tCLK/n2(4)
[0055]在固定時(shí)鐘周期下，雖然延遲鏈的延遲單元各不相同，但單元延遲總體上與延遲鏈中的延遲單元數(shù)量成反比，而以上量化誤差則與延遲單元數(shù)的平方成反比。顯然，兩段式TDC量化誤差被限制在延遲單元的延遲時(shí)間上，而三段式TDC則突破了這種局限，且η越大，量化誤差降低的效果越明顯。
[0056]環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊根據(jù)雙環(huán)延遲鎖相環(huán)的第一 DLL和第二 DLL輸出的延遲時(shí)間，對(duì)接收的Systart信號(hào)和Systop信號(hào)之間的時(shí)間間隔進(jìn)行量化，得到低段位量化值t5。如圖7所示，環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊的計(jì)數(shù)由Fast延遲環(huán)和Slow延遲環(huán)組成,兩延遲環(huán)的延遲單元受第一 DLL和第二 DLL中Vctku^P Vcms壓控電壓調(diào)控，從而構(gòu)成兩個(gè)初相確定但頻率值不同的的環(huán)振。如圖8所示，當(dāng)?shù)投挝籘DC接收到Systart和Systop信號(hào)后，兩個(gè)環(huán)振能夠?qū)擅}沖信號(hào)的延時(shí)差轉(zhuǎn)化為延遲振蕩環(huán)的相位差，由于Ff頻率較高，它的上升沿將慢慢逼近Fs的上升沿，通過后續(xù)的控制邏輯當(dāng)Systop追趕上Systart時(shí)，環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊中的計(jì)數(shù)器停止計(jì)數(shù)，分辨率為兩延遲單元的差值?？刂七壿嬆K由兩個(gè)DFF和一個(gè)與門構(gòu)成。DFFl檢測(cè)何時(shí)Ff的上升沿趕上Fs的上升沿，DFF2記錄前一個(gè)DFF上一次的狀態(tài)。初始狀態(tài)兩個(gè)DFF的Q輸出均為I，QB輸出均為0，此時(shí)與門輸出為0，兩個(gè)DFF同時(shí)工作時(shí)，DFFl的QB輸出為1，DFF2的Q輸出為I時(shí)與門輸出才為I，停止對(duì)低段位LFSR的計(jì)數(shù)。
[0057]數(shù)據(jù)讀出單元用于依次將可配置型線性反饋移位寄存器得到的高段位量化值、抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊得到的中段位量化值、以及環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊得到的低段位量化值順序串聯(lián)拼接后，輸出時(shí)間數(shù)字轉(zhuǎn)換結(jié)果Itof = nWW
[0058]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出:對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法，其特征在于，包括如下步驟: 步驟(I)，高段位量化:通過周期為T1的時(shí)鐘對(duì)待測(cè)時(shí)間進(jìn)行計(jì)數(shù)式粗測(cè)量，所得粗測(cè)時(shí)間Ii1T1為高段位量化值，其中Ii1為計(jì)數(shù)式粗測(cè)量的計(jì)數(shù)值； 步驟(2)，中段位量化:采用抽頭延遲線法，通過周期為T2的時(shí)鐘對(duì)待測(cè)時(shí)間的結(jié)束時(shí)刻Stop信號(hào)在周期T1的時(shí)鐘中的位置進(jìn)行測(cè)量，得到結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置，進(jìn)而得到中段位量化值t3 = n2T2，其中η2為抽頭延遲線法的計(jì)數(shù)值；步驟(3)，低段位量化:采用差分延遲法對(duì)t5時(shí)間進(jìn)行測(cè)量，所述t5時(shí)間為結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置與該位置的下一個(gè)T2時(shí)鐘周期的上升沿之間的時(shí)間間隔，得到低段位量化值(T2_t5);其中，結(jié)束時(shí)刻Stop信號(hào)作為低段位量化的起始時(shí)刻Systart信號(hào)，結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置的下一個(gè)T2時(shí)鐘周期的上升沿作為所述步驟(3)中低段位量化的結(jié)束時(shí)刻Systop信號(hào)； 步驟(4)，將所述高段位量化值、中段位量化值以及低段位量化值相加得到時(shí)間數(shù)字轉(zhuǎn)換結(jié)果 Ttqf = nJi+i^+W
2.根據(jù)權(quán)利要求1所述的一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法，其特征在于，通過一個(gè)雙環(huán)延遲鎖相環(huán)分別提供所述步驟(2)中采用抽頭延遲線法進(jìn)行中段位量化時(shí)的延遲單元時(shí)間T2，以及所述步驟(3)中采用差分延遲法進(jìn)行低段位量化時(shí)的差分延遲，所述步驟(I)中周期為T1的時(shí)鐘作為所述雙環(huán)延遲鎖相環(huán)的外部輸入時(shí)鐘CLK。
3.根據(jù)權(quán)利要求2所述的一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換方法，其特征在于，所述雙環(huán)延遲鎖相環(huán)中的延遲鏈長(zhǎng)度采用編程控制模式控制，實(shí)現(xiàn)延遲鏈長(zhǎng)度為η, η+1至n，n+k多級(jí)選擇控制，從而實(shí)現(xiàn)分辨率從tM/n2至k*tM/n2切換，其中k為精度調(diào)節(jié)因子，tCLK為雙環(huán)延遲鎖相環(huán)的兩環(huán)共用的外部輸入時(shí)鐘CLK的周期。
4.一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換電路，其特征在于，包括可配置型線性反饋移位寄存器、初相調(diào)整電路、邊沿檢測(cè)電路、抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊、雙環(huán)延遲鎖相環(huán)、環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊、數(shù)據(jù)讀出單元；其中:所述雙環(huán)延遲鎖相環(huán)包括第一 DLL和第二 DLL，周期為T1的時(shí)鐘作為雙環(huán)延遲鎖相環(huán)共用的外部輸入時(shí)鐘輸入到所述雙環(huán)延遲鎖相環(huán)； 所述初相調(diào)整電路用于控制Start信號(hào)與周期為T1的時(shí)鐘沿同步后輸入到所述可配置型線性反饋移位寄存器的輸入端； 所述可配置型線性反饋移位寄存器根據(jù)Stop信號(hào)以及所述同步后的Start信號(hào)，通過周期為T1的時(shí)鐘對(duì)待測(cè)時(shí)間進(jìn)行計(jì)數(shù)式的粗測(cè)量后，得到高段位量化值Ii1T1，其中Ii1為計(jì)數(shù)式粗測(cè)量的計(jì)數(shù)值； 所述雙環(huán)延遲鎖相環(huán)的第一 DLL將周期將T1的時(shí)鐘均勻相位移得到周期為T2的時(shí)鐘后輸入到所述抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊，所述抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊采樣第一 DLL的延遲鏈多相位時(shí)鐘，對(duì)待測(cè)時(shí)間的結(jié)束時(shí)刻Stop信號(hào)在周期T1的時(shí)鐘中的位置進(jìn)行測(cè)量，得到結(jié)束時(shí)刻Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置，進(jìn)而得到中段位量化值t3 = n2T2，其中η2為抽頭延遲線法的計(jì)數(shù)值； 所述邊沿檢測(cè)電路用于檢測(cè)Stop信號(hào)的到來并將該Stop信號(hào)作為低段位量化的起始時(shí)刻Systart信號(hào)輸入到所述環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊，同時(shí)檢測(cè)Stop信號(hào)在周期為T2的時(shí)鐘中的相對(duì)位置的下一個(gè)T2時(shí)鐘周期的上升沿并作為低段位量化的結(jié)束時(shí)刻Systop信號(hào)輸入到所述環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊； 所述環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊根據(jù)所述雙環(huán)延遲鎖相環(huán)的第一 DLL和第二 DLL輸出的延遲時(shí)間，對(duì)接收的Systart信號(hào)和Systop信號(hào)之間的時(shí)間間隔進(jìn)行量化，得到低段位量化值t5 ； 所述數(shù)據(jù)讀出單元用于依次將可配置型線性反饋移位寄存器得到的高段位量化值、抽頭延遲線型時(shí)間數(shù)字轉(zhuǎn)換模塊得到的中段位量化值、以及環(huán)形游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換模塊得到的低段位量化值順序串聯(lián)拼接后輸出時(shí)間數(shù)字轉(zhuǎn)換結(jié)果。
5.根據(jù)權(quán)利要求4所述的一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換電路，其特征在于，所述邊沿檢測(cè)電路包括(n+1)個(gè)D觸發(fā)器、第一動(dòng)態(tài)或門以及第二動(dòng)態(tài)或門；所述結(jié)束時(shí)刻Stop信號(hào)分別輸入到(n+1)個(gè)D觸發(fā)器的數(shù)據(jù)輸入端，所述第一至第η個(gè)D觸發(fā)器的時(shí)鐘端依次連接所述雙環(huán)延遲鎖相環(huán)中第一 DLL的延遲鏈多相位時(shí)鐘，所述第一至第η個(gè)D觸發(fā)器的輸出端依次連接所述第一動(dòng)態(tài)或門的第一至第η個(gè)輸入端，所述第一動(dòng)態(tài)或門的輸出端用于輸出所述Systop信號(hào)；所述第(n+1)個(gè)D觸發(fā)器的時(shí)鐘端連接高電平，所述第(n+1)個(gè)D觸發(fā)器的輸出端連接所述第二動(dòng)態(tài)或門的第一輸入端，所述第二動(dòng)態(tài)或門的輸出端用于輸出所述Systart信號(hào)；其中n = T1A2, η為整數(shù)。
6.根據(jù)權(quán)利要求5所述的一種基于雙環(huán)DLL的三段式高精度時(shí)間數(shù)字轉(zhuǎn)換電路，其特征在于，所述雙環(huán)延遲鎖相環(huán)中第一 DLL的延遲鏈包括(n+k)個(gè)延遲單元，k為精度調(diào)節(jié)因子。
【文檔編號(hào)】H03L7/08GK104320130SQ201410510842
【公開日】2015年1月28日 申請(qǐng)日期:2014年9月28日 優(yōu)先權(quán)日:2014年9月28日
【發(fā)明者】吳金, 宋科, 孫東辰, 暢靈庫(kù), 鄭麗霞, 李超, 孫偉峰 申請(qǐng)人:東南大學(xué)