一種基于靜態(tài)ram的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成方法
【專利摘要】本發(fā)明提出了一種基于靜態(tài)RAM的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成方法，基于存放頻響補(bǔ)償數(shù)據(jù)的靜態(tài)RAM、用于實(shí)時(shí)查找頻響補(bǔ)償數(shù)據(jù)的FPGA及輔助電路，包括以下步驟：儀器上電啟動(dòng)后，將全頻段、全功率范圍內(nèi)的頻響補(bǔ)償數(shù)據(jù)下載到靜態(tài)RAM中；當(dāng)整機(jī)狀態(tài)發(fā)生變化時(shí)，通過(guò)FPGA內(nèi)部的比較程序，根據(jù)當(dāng)前任意序列狀態(tài)所對(duì)應(yīng)的頻率和預(yù)置功率，實(shí)時(shí)得出所對(duì)應(yīng)的頻響補(bǔ)償數(shù)據(jù)的索引地址，并啟動(dòng)讀取時(shí)序，將該地址對(duì)應(yīng)的補(bǔ)償數(shù)據(jù)送到相應(yīng)的DAC接口電路中。本發(fā)明的頻響補(bǔ)償數(shù)據(jù)可實(shí)時(shí)產(chǎn)生，可滿足寬帶信號(hào)發(fā)生器快速狀態(tài)切換、尤其是百納秒量級(jí)的連續(xù)狀態(tài)切換時(shí)對(duì)頻響補(bǔ)償控制的需求。
【專利說(shuō)明】一種基于靜態(tài)RAM的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及測(cè)試【技術(shù)領(lǐng)域】，特別涉及一種基于靜態(tài)RAM的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成 方法。

【背景技術(shù)】
[0002] 寬帶信號(hào)發(fā)生器中，為取得較高的功率平坦度、基帶帶內(nèi)頻響和IQ調(diào)制準(zhǔn)確度等 指標(biāo)，通常都需要進(jìn)行寬頻段的頻響補(bǔ)償。在傳統(tǒng)的基于鎖相合成體制的信號(hào)發(fā)生器中，頻 響補(bǔ)償一般由整機(jī)控制軟件根據(jù)頻響補(bǔ)償?shù)男?zhǔn)數(shù)據(jù)、當(dāng)前的載波頻率、當(dāng)前的載波功率 等參數(shù)，計(jì)算出當(dāng)前狀態(tài)對(duì)應(yīng)的頻響補(bǔ)償數(shù)據(jù)。對(duì)于要求切換速度較快的新型信號(hào)發(fā)生器 而言，由于整機(jī)狀態(tài)切換時(shí)間在毫秒級(jí)以下，甚至達(dá)到微秒或百納秒量級(jí)，上述方法在這么 短的時(shí)間內(nèi)無(wú)法完成。
[0003] 在測(cè)試【技術(shù)領(lǐng)域】，由于電路元器件的非線性、微波部件的寬帶頻率響應(yīng)特性以及 溫漂等原因，寬帶信號(hào)發(fā)生器在工作頻段內(nèi)通常會(huì)存在頻響不一致的現(xiàn)象。隨著工作頻率 跨度、功率范圍等的不同，其頻響通常存在幾個(gè)dB的起伏，極端情況下，可能達(dá)到IOdB以 上。對(duì)于高精度的寬帶信號(hào)發(fā)生器來(lái)說(shuō)，其頻響指標(biāo)越高越好，理想的頻響數(shù)據(jù)為零。但由 于電路的穩(wěn)定性、可重復(fù)性以及整機(jī)功能實(shí)現(xiàn)的經(jīng)濟(jì)性等因素，實(shí)際測(cè)試儀器的頻響數(shù)據(jù) 不可能做到無(wú)限小。根據(jù)整機(jī)工作頻段不同，其頻響指標(biāo)經(jīng)校準(zhǔn)后，能夠達(dá)到±〇.3dB? ±2dB以內(nèi)，便可以滿足大多數(shù)測(cè)試應(yīng)用的需求。
[0004] 從經(jīng)濟(jì)性和實(shí)現(xiàn)的方便性上考慮，現(xiàn)有的頻響補(bǔ)償一般采用存儲(chǔ)數(shù)據(jù)+軟件生成 的方式來(lái)產(chǎn)生當(dāng)前狀態(tài)對(duì)應(yīng)的頻響補(bǔ)償數(shù)據(jù)。然后，再通過(guò)整機(jī)控制軟件將該補(bǔ)償數(shù)據(jù)送 到補(bǔ)償DAC中，在整機(jī)同步控制時(shí)序的控制下，完成當(dāng)前狀態(tài)的頻響補(bǔ)償。這種方案的總 體原理框圖如圖1所示，頻響補(bǔ)償數(shù)據(jù)文件中存儲(chǔ)的是校準(zhǔn)過(guò)程中生成的與整機(jī)頻率、功 率相關(guān)的整機(jī)頻響補(bǔ)償數(shù)據(jù)；整機(jī)狀態(tài)數(shù)據(jù)為當(dāng)前整機(jī)輸出信號(hào)頻率和功率等的表征當(dāng)前 整機(jī)狀態(tài)的數(shù)據(jù)集合；頻響補(bǔ)償控制軟件為工作在寬帶信號(hào)發(fā)生器主控制器上的應(yīng)用程 序，當(dāng)寬帶信號(hào)發(fā)生器整機(jī)狀態(tài)發(fā)生變化時(shí)，該控制軟件首先取出當(dāng)前整機(jī)狀態(tài)中的頻率、 功率等狀態(tài)數(shù)據(jù)，根據(jù)該狀態(tài)數(shù)據(jù)，計(jì)算出當(dāng)前狀態(tài)對(duì)應(yīng)的補(bǔ)償數(shù)據(jù)，然后將該數(shù)據(jù)通過(guò)IO 通道設(shè)置到頻響補(bǔ)償DAC中；在整機(jī)控制時(shí)序的控制下，頻響補(bǔ)償DAC將當(dāng)前補(bǔ)償數(shù)據(jù)轉(zhuǎn)換 為補(bǔ)償驅(qū)動(dòng)電壓控制信號(hào)；該控制信號(hào)驅(qū)動(dòng)頻響補(bǔ)償電路，從而實(shí)現(xiàn)對(duì)當(dāng)前狀態(tài)頻響誤差 的補(bǔ)償和修正。
[0005] 現(xiàn)有的基于控制軟件計(jì)算補(bǔ)償數(shù)據(jù)的方法因?yàn)樾枰浖檎覕?shù)據(jù)、軟件計(jì)算數(shù) 據(jù)、軟件傳輸數(shù)據(jù)及數(shù)據(jù)補(bǔ)償延遲等過(guò)程，導(dǎo)致整個(gè)過(guò)程速度比較慢，不適用對(duì)切換速度較 快的新型信號(hào)發(fā)生器。


【發(fā)明內(nèi)容】

[0006] 為了解決現(xiàn)有的基于控制軟件計(jì)算補(bǔ)償數(shù)據(jù)的方法速度慢的問(wèn)題，本發(fā)明提出了 一種基于靜態(tài)RAM的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成方法，通過(guò)使用該方法，不需要控制軟件參與， 直接通過(guò)對(duì)RAM數(shù)據(jù)的查找和插值計(jì)算出頻響補(bǔ)償數(shù)據(jù)，大幅提高儀器切換速度。
[0007] 本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：
[0008] -種基于靜態(tài)RAM的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成方法，基于存放頻響補(bǔ)償數(shù)據(jù)的靜態(tài) RAM、用于實(shí)時(shí)查找頻響補(bǔ)償數(shù)據(jù)的FPGA及輔助電路，包括以下步驟：
[0009] 儀器上電啟動(dòng)后，將全頻段、全功率范圍內(nèi)的頻響補(bǔ)償數(shù)據(jù)下載到靜態(tài)RAM中； [0010] 當(dāng)整機(jī)狀態(tài)發(fā)生變化時(shí)，通過(guò)FPGA內(nèi)部的比較程序，根據(jù)當(dāng)前任意序列狀態(tài)所對(duì) 應(yīng)的頻率和預(yù)置功率，實(shí)時(shí)得出所對(duì)應(yīng)的頻響補(bǔ)償數(shù)據(jù)的索引地址，并啟動(dòng)讀取時(shí)序，將該 地址對(duì)應(yīng)的補(bǔ)償數(shù)據(jù)送到相應(yīng)的DAC接口電路中。
[0011] 可選地，所述FPGA接收儀器的頻率控制字和功率控制字，根據(jù)補(bǔ)償存儲(chǔ)數(shù)據(jù)中的 頻率分辨率和功率分辨率，對(duì)接收到的頻率控制字和功率控制字進(jìn)行向下截?cái)啵?br> [0012] 將截?cái)嗪蟮念l率控制字作為高位地址，截?cái)嗪蟮墓β士刂谱肿鳛榈臀坏刂?，然?再將該高位地址和地位地址進(jìn)行組合，作為RAM的讀取地址，從RAM中讀取補(bǔ)償數(shù)據(jù)記為 Cl ;對(duì)地址加1，從RAM中讀取補(bǔ)償數(shù)據(jù)為C2 ;
[0013] 再將截?cái)嗪箢l率控制字加1和功率控制字組合作為RAM讀取地址，從RAM中讀取 數(shù)據(jù)記為C3 ;再對(duì)地址加1，從RAM中讀取數(shù)據(jù)記為C4 ;
[0014] 再通過(guò)數(shù)據(jù)擬合過(guò)程生成對(duì)應(yīng)頻率和功率的補(bǔ)償數(shù)據(jù)。
[0015] 可選地，所述數(shù)據(jù)擬合過(guò)程為：
[0016] C12為截?cái)嗪箢l率與功率控制的補(bǔ)償數(shù)據(jù)，計(jì)算公式如下：

【權(quán)利要求】
1. 一種基于靜態(tài)RAM的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成方法，其特征在于，基于存放頻響補(bǔ)償 數(shù)據(jù)的靜態(tài)RAM、用于實(shí)時(shí)查找頻響補(bǔ)償數(shù)據(jù)的FPGA及輔助電路，包括以下步驟： 儀器上電啟動(dòng)后，將全頻段、全功率范圍內(nèi)的頻響補(bǔ)償數(shù)據(jù)下載到靜態(tài)RAM中； 當(dāng)整機(jī)狀態(tài)發(fā)生變化時(shí)，通過(guò)FPGA內(nèi)部的比較程序，根據(jù)當(dāng)前任意序列狀態(tài)所對(duì)應(yīng)的 頻率和預(yù)置功率，實(shí)時(shí)得出所對(duì)應(yīng)的頻響補(bǔ)償數(shù)據(jù)的索引地址，并啟動(dòng)讀取時(shí)序，將該地址 對(duì)應(yīng)的補(bǔ)償數(shù)據(jù)送到相應(yīng)的DAC接口電路中。
2. 如權(quán)利要求1所述的基于靜態(tài)RAM的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成方法，其特征在于，所述 FPGA接收儀器的頻率控制字和功率控制字，根據(jù)補(bǔ)償存儲(chǔ)數(shù)據(jù)中的頻率分辨率和功率分辨 率，對(duì)接收到的頻率控制字和功率控制字進(jìn)行向下截?cái)啵?然后將截?cái)嗪蟮念l率控制字和功率控制字進(jìn)行組合，其中截?cái)嗪蟮念l率控制字作為高 位地址，截?cái)嗪蟮墓β士刂谱肿鳛榈臀坏刂?，作為RAM的讀取地址，從RAM中讀取補(bǔ)償數(shù)據(jù) 記為Cl ;對(duì)地址加1，從RAM中讀取補(bǔ)償數(shù)據(jù)為C2 ; 再將截?cái)嗪箢l率控制字加1和功率控制字組合作為RAM讀取地址，從RAM中讀取數(shù)據(jù) 記為C3 ;再對(duì)地址加1，從RAM中讀取數(shù)據(jù)記為C4 ; 再通過(guò)數(shù)據(jù)擬合過(guò)程生成對(duì)應(yīng)頻率和功率的補(bǔ)償數(shù)據(jù)。
3. 如權(quán)利要求2所述的基于靜態(tài)RAM的頻響補(bǔ)償數(shù)據(jù)實(shí)時(shí)生成方法，其特征在于，所述 數(shù)據(jù)擬合過(guò)程為： C12為截?cái)嗪箢l率與功率控制的補(bǔ)償數(shù)據(jù)，計(jì)算公式如下：
(1) C34為截取頻率加1與功率控制的補(bǔ)償數(shù)據(jù)，計(jì)算公式如下：
(2) c為對(duì)應(yīng)頻率控制字及功率控制字的補(bǔ)償數(shù)據(jù)，計(jì)算公式如下：
(3) 由于Fl = FO+l，Pl = P0+1，所以上式可以簡(jiǎn)化為：
(4) PO為P截?cái)嗪蟮臄?shù)據(jù)，為F截?cái)嗪蟮臄?shù)據(jù)，P-PO為P截?cái)嗪笊崛サ牟糠?，F(xiàn)-R)為F 截?cái)嗪笊釛壍臄?shù)據(jù)。
【文檔編號(hào)】H03K5/13GK104393858SQ201410554368
【公開(kāi)日】2015年3月4日 申請(qǐng)日期:2014年10月10日 優(yōu)先權(quán)日:2014年10月10日
【發(fā)明者】左永鋒, 樊曉騰, 李增紅, 劉盛, 徐明哲, 王鵬, 時(shí)慧, 蔣方文 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第四十一研究所