一種抗干擾復(fù)位電路的制作方法
【專利摘要】本發(fā)明公開了一種抗干擾復(fù)位電路，包括源極與電源連接、漏極與一端接地的電容器連接、柵極接地的PMOS管和反相器電路，所述PMOS管和電容器的連接點與反相器電路的輸入端連接，所述反相器電路的輸出端連接外電路，所述反相器電路包括依次串聯(lián)連接的第一反相器、第二反相器和第三反相器，所述第一反相器和第二反相器的電源輸入端連接于所述PMOS管的漏極。本發(fā)明結(jié)構(gòu)簡單，不需要增加元器件，沒有增加芯片面積和成本，且提高了復(fù)位電路抗干擾的能力。
【專利說明】一種抗干擾復(fù)位電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種復(fù)位電路。

【背景技術(shù)】
[0002]在現(xiàn)有的集成電路設(shè)計技術(shù)中，根據(jù)芯片的不同應(yīng)用環(huán)境，會提出不同的抗干擾問題，如帶大驅(qū)動的電路，驅(qū)動會對電源產(chǎn)生影響。復(fù)位電路是保證芯片能夠正常初始化的電路，一般典型電路如圖1所示，反相器由電源供電。根據(jù)電容C的電壓不突變原理，通過PM0S晶體管對電容C充電,可以實現(xiàn)復(fù)位功能。但是,如果電源電壓不穩(wěn)，第一反相器、第二反相器、第三反相器的供電電壓波動較大，或波動時間較長，由于PM0S晶體管是導(dǎo)通的，并且為了保證復(fù)位時間足夠長，PM0S管一般設(shè)計成弱管，這樣，反相器電路的輸入變化較慢，與反相器的電源不同步，這樣會使內(nèi)部電路產(chǎn)生復(fù)位，造成芯片的功能混亂，為了提高電路對電源的抗干擾能力，急需一種抗干擾復(fù)位電路。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的發(fā)明目的是提供一種抗干擾復(fù)位電路，解決現(xiàn)有技術(shù)中因PM0S管導(dǎo)通，在電源波動情況下，導(dǎo)致內(nèi)部電路誤復(fù)位造成芯片功能紊亂的問題。
[0004]為達到上述發(fā)明目的，本發(fā)明采用的技術(shù)方案是:一種抗干擾復(fù)位電路，包括源極與電源連接、漏極與一端接地的電容器連接、柵極接地的PM0S管和反相器電路，所述PM0S管和電容器的連接點與反相器電路的輸入端連接，所述反相器電路的輸出端連接外電路，所述反相器電路包括依次串聯(lián)連接的第一反相器、第二反相器和第三反相器，所述第一反相器和第二反相器的電源輸入端連接于所述PM0S管的漏極。
[0005]上述技術(shù)方案中，所述串聯(lián)連接是指，第一反相器的輸出端連接至第二反相器的輸入端，第二反相器的輸出端連接至第三反相器的輸入端，由第一反相器的輸入端作為整個反相器電路的輸入端，第三反相器的輸出端作為整個反相器電路的輸出端。
[0006]由于上述技術(shù)方案運用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點:
1.本發(fā)明創(chuàng)造性地將第一反相器和第二反相器的電源連接至PM0S管的漏極，而不是如常規(guī)連接電源輸出端，利用電容電壓不突變的特性，直接通過電容電壓的控制，提高了復(fù)位電路抗干擾的能力；
2.本發(fā)明結(jié)構(gòu)簡單，不需要增加元器件，沒有增加芯片面積和成本。

【專利附圖】

【附圖說明】
[0007]圖1是現(xiàn)有技術(shù)的復(fù)位電路的電路結(jié)構(gòu)圖；
圖2是本發(fā)明所述的抗干擾復(fù)位電路的電路結(jié)構(gòu)圖；
圖3是實施例1的應(yīng)用示意圖。
[0008]其中:1、電源；2、PM0S管；3、電容器；4、第一反相器；5、第二反相器；6、第三反相器。

【具體實施方式】
[0009]下面結(jié)合附圖及實施例對本發(fā)明作進一步描述:
實施例一:如附圖2所示，為本實施例的抗干擾復(fù)位電路的電路結(jié)構(gòu)圖，上電時，電容3電壓為“0”，反向器電路的輸入端為“0”，由于第一反相器4和第二反相器5的電源是反相器電路輸入端對地的電壓，因此，經(jīng)過兩個反相器，第二反相器5的輸出為“0”，電路處于復(fù)位狀態(tài)，電容3上的電荷充滿后，第二反相器5的輸出為“1”,復(fù)位結(jié)束,復(fù)位過程正常完成。
[0010]當(dāng)電源1上的電壓有干擾時，由于電容3上電壓不突變，即反相器電路輸入端電位不突變，電源1干擾對第一反相器4和第二反相器5上的供電電壓以及第一反相器4的輸入都沒有影響，復(fù)位輸出信號也就不會有誤動作的發(fā)生，達到提高抗干擾能力的目的。
[0011]如附圖3所示，是本實施例的應(yīng)用方案之一，在一款LED驅(qū)動芯片中，Vdd為芯片的供電電源，LD0為邏輯電路提供穩(wěn)壓電源，復(fù)位電路為邏輯電路提供復(fù)位信號，邏輯電路產(chǎn)生的輸出信號經(jīng)過LEVEL SHIFT電路，控制驅(qū)動電路驅(qū)動芯片外部的LED電路。如果LED驅(qū)動的負(fù)載較大，將會對電源產(chǎn)生較大的影響，但內(nèi)部電路通過LD0保證供電穩(wěn)定，采用本實施例所述的復(fù)位電路可確保芯片的正常初始化，整個系統(tǒng)在沒有增加成本的前提下抗干擾能力大幅提聞，保證芯片能夠穩(wěn)定地工作。
【權(quán)利要求】
1.一種抗干擾復(fù)位電路，包括源極與電源(I)連接、漏極與一端接地的電容器(3)連接、柵極接地的PMOS管(2)和反相器電路，所述PMOS管(2)和電容器(3)的連接點與所述反相器電路的輸入端連接，所述反相器電路的輸出端連接外電路，所述反相器電路包括依次串聯(lián)連接的第一反相器(4)、第二反相器(5)和第三反相器(6)，其特征在于:所述第一反相器(4)和第二反相器(5)的電源輸入端連接于所述PMOS管(2)的漏極。
【文檔編號】H03K17/22GK104283534SQ201410600733
【公開日】2015年1月14日 申請日期:2014年10月31日 優(yōu)先權(quán)日:2014年10月31日
【發(fā)明者】李富華, 趙鶴鳴, 胡成煜, 顧益俊 申請人:蘇州大學(xué)