運算放大器的制造方法
【專利摘要】本發(fā)明公開了一種運算放大器，包括：第一級放大電路，為單端輸出差分放大電路，反相輸出端作為第一級放大電路的輸出端并輸出第一級放大信號；第二級放大電路，輸入端連接第一級放大信號輸出端輸出第二級放大信號；第二級放大電路的輸入端和輸出端之間連接第一電容；第二級放大電路包括第一MOS晶體管，第一MOS晶體管和第二級放大電路的輸出端相連并為第二放大電路提供電流源負載；單端輸出差分放大電路的反相輸入端通過第二電容連接到第一MOS晶體管的柵極并形成前饋通路，第一MOS晶體管的跨導設(shè)置為大于第一級放大電路的跨導使運算放大器形成一個左半平面零點。本發(fā)明能提高穩(wěn)定性。
【專利說明】運算放大器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導體集成電路制造，特別是涉及一種運算放大器。

【背景技術(shù)】
[0002] 如圖1所示，是現(xiàn)有運算放大器電路圖；由NMOS管麗1和NMOS管麗2組成差分放 大電路的輸入管，PMOS管MPl和NMOS管MNl的漏極連接并NMOS管MNl的有源負載，PMOS 管MP2和NMOS管MN2的漏極連接并NMOS管MN2的有源負載，NMOS管MM連接NMOS管MNl 和麗2的源極并為NMOS管麗1和麗2提供電流源；電流源Il輸入到NMOS管麗3, NMOS管 麗3、MM和麗5組成鏡像電路。NMOS管麗2的漏極輸入第一級放大信號。PMOS管MP3為 第二級放大電路，PMOS管MP3的柵極連接NMOS管MN2的漏極，PMOS管MP3的漏極輸出第二 級放大信號即圖1中的信號OUT。電容Cm連接在PMOS管MP3的柵極和漏極之間并形成密 勒補償通路。
[0003] 如圖2所示，是圖1的電路框圖，第一級放大電路101即為由NMOS管麗1、麗2和 MM以及PMOS管MPl和MP2組成的差分放大電路，輸入信號Vin包括輸入正相信號INP和 輸入反相信號INN，輸入正相信號INP從NMOS管MN2的柵極輸入，輸入反相信號INN從NMOS 管麗1的柵極輸入，第一級放大信號從NMOS管麗2的漏極輸出，故第一級放大電路101的增 益-AVl為負值即輸出信號為輸入信號的放大信號且會反相；第二級放大電路102由PMOS 管MP3形成，PMOS管MP3組成一共源放大器，第一級放大電路101的增益-AV2也為負值。 輸出信號Vout和地之間連接由負載電容CL。第一級放大電路101的跨導為gml，第二級放 大電路102的跨導為gmL。
[0004] 如圖1所示的現(xiàn)有運算放大器的傳輸函數(shù)為：

【權(quán)利要求】
1. 一種運算放大器，其特征在于，包括： 第一級放大電路，為單端輸出差分放大電路，所述單端輸出差分放大電路的反相輸出 端作為所述第一級放大電路的輸出端并輸出第一級放大信號； 第二級放大電路，其輸入端連接所述第一級放大信號，所述第二級放大電路的輸出端 輸出第二級放大信號；所述第二級放大電路的輸入端和輸出端之間連接第一電容；所述第 一電容在所述第二級放大電路的輸入端和輸出端形成密勒補償通路； 所述第二級放大電路包括第一 MOS晶體管，所述第一 MOS晶體管和所述第二級放大電 路的輸出端相連并為所述第二放大電路提供電流源負載； 所述單端輸出差分放大電路的反相輸入端通過第二電容連接到所述第一 MOS晶體管 的柵極，通過所述第二電容和所述第一 MOS晶體管在所述單端輸出差分放大電路的反相輸 入端和所述第二級放大電路的輸出端之間形成前饋通路，所述第一 MOS晶體管對前饋通路 信號放大且所述第一 MOS晶體管的跨導設(shè)置為大于所述第一級放大電路的跨導使運算放 大器形成一個左半平面零點。
2. 如權(quán)利要求1所述的運算放大器，其特征在于：由第二MOS晶體管和第三MOS晶 體管組成所述單端輸出差分放大電路的輸入對管，所述第二MOS晶體管的柵極為所述單端 輸出差分放大電路的反相輸入端，所述第三MOS晶體管的柵極為所述單端輸出差分放大電 路的正相輸入端，所述第三MOS晶體管的漏極作為所述單端輸出差分放大電路的反相輸出 端。
3. 如權(quán)利要求2所述的運算放大器，其特征在于：所述第二MOS晶體管和所述第三MOS 晶體管都為NMOS管。
4. 如權(quán)利要求3所述的運算放大器，其特征在于：所述第二MOS晶體管的負載由第四 PMOS管組成，所述第三MOS晶體管的負載由第五PMOS管組成，所述第四PMOS管的源極和所 述第五PMOS管的源極都連接電源電壓，所述第四PMOS管的柵極和漏極和所述第五PMOS管 的柵極都連接所述第二MOS晶體管的漏極，所述第五PMOS管的漏極連接所述第三MOS晶體 管的漏極。
5. 如權(quán)利要求3所述的運算放大器，其特征在于：所述第二M0S晶體管和所述第三M0S 晶體管的源極都連接第一電流源。
6. 如權(quán)利要求1所述的運算放大器，其特征在于：所述第二級放大電路的放大部分由 第六PMOS管組成，所述第一 M0S晶體管為NM0S管，所述第六PMOS管的源極連接電源電壓， 所述第六PMOS管的柵極作為所述第二級放大電路的輸入端，所述第六PMOS管的漏極連接 所述第一 M0S晶體管的漏極并作為所述第二級放大電路的輸出端，所述第一 M0S晶體管的 源極接地。
7. 如權(quán)利要求5所述的運算放大器，其特征在于：所述運算放大器還包括第二電流 源、第七NM0S管和第八NM0S管，所述第二電流源輸入到所述第七NM0S管的漏極，所述第七 NM0S管的漏極和柵極連接所述第八NM0S管的柵極，所述第七NM0S管和所述第八NM0S管的 源極都接地，所述第八NM0S管為所述第七NM0S管的鏡像路徑并提供所述第一電流源。
8. 如權(quán)利要求6所述的運算放大器，其特征在于：所述運算放大器還包括第二電流 源、第七NM0S管，所述第二電流源輸入到所述第七NM0S管的漏極，所述第七NM0S管的漏極 和柵極連接所述第一 M0S晶體管的柵極，所述第七NM0S管的源極接地，所述第一 M0S晶體 管為所述第七NMOS管的鏡像路徑并提供所述電流源負載。
9.如權(quán)利要求8所述的運算放大器，其特征在于：所述第七NM0S管的漏極和柵極通 過一電阻連接所述第一 M0S晶體管的柵極。
【文檔編號】H03F3/45GK104393846SQ201410654712
【公開日】2015年3月4日 申請日期:2014年11月17日 優(yōu)先權(quán)日:2014年11月17日
【發(fā)明者】邵博聞, 唐成偉 申請人:上海華虹宏力半導體制造有限公司