片上開關(guān)逐級控制電路及方法、片上信號管腳驅(qū)動電路的制作方法
【專利摘要】本發(fā)明提供一種片上開關(guān)逐級控制電路及方法、片上信號管腳驅(qū)動電路，所述片上開關(guān)逐級控制電路至少包括：開關(guān)管模塊，所述開關(guān)管模塊至少包括n級并聯(lián)連接的開關(guān)管；控制端驅(qū)動模塊，所述控制端驅(qū)動模塊至少包括n級驅(qū)動器，各級驅(qū)動器的輸出端分別與各級開關(guān)管的控制端相連，用于驅(qū)動各級開關(guān)管；延時鏈，所述延時鏈至少包括n-1級串聯(lián)連接的延時模塊，其中第一級延時模塊的輸入端與第一級驅(qū)動器的輸入端共同接入一控制邏輯輸入信號，且第n-1級延時模塊的輸出端與第n級驅(qū)動器的輸入端相連。本發(fā)明的片上開關(guān)逐級控制電路，能夠有效減小電流變化率，且在同樣減小電流變化率的前提下，具有最短的導(dǎo)通或關(guān)斷過程，使開關(guān)速度能夠最大化。
【專利說明】片上開關(guān)逐級控制電路及方法、片上信號管腳驅(qū)動電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及大規(guī)模集成電路設(shè)計【技術(shù)領(lǐng)域】，特別是涉及一種片上開關(guān)逐級控制電 路及方法、片上信號管腳驅(qū)動電路。

【背景技術(shù)】
[0002] 隨著現(xiàn)代芯片集成度的提高，同一塊芯片上有越來越多的信號管腳需要驅(qū)動。這 些信號管腳所要驅(qū)動的負載可能各不相同，例如普通CMOS數(shù)字信號管腳驅(qū)動的是電容，開 關(guān)電源信號管腳驅(qū)動的是電感，高速接口DDR信號管腳驅(qū)動的是電阻性負載的傳輸線。但 無論是哪一類負載，其輸出級開關(guān)控制電路在本質(zhì)上要完成的功能都是讓電流在信號管腳 與電源線或地線之間快速切換。而所有這些電流開關(guān)都會面臨一個共同的問題，就是對芯 片內(nèi)的電源線（或地線）的擾動。
[0003] 如圖1所示，芯片的管腳在物理上一般是通過壓焊線以及封裝管腳線與芯片外的 導(dǎo)線相連，電源線（或地線）也是如此。壓焊線和封裝管腳線會在芯片內(nèi)VDD(或GND)與 芯片外的電源線（或地線）之間引入寄生的自感LVDD(或LGND)，該自感值大小與封裝形 式、壓焊線和管腳的物理尺寸相關(guān)，常見的在1?10nH左右。當(dāng)該自感中通過的電流劇烈 變化時，即使芯片外部是理想的穩(wěn)定的電源線（或地線），芯片內(nèi)VDD(或GND)電位也會在 自感電動勢的作用下產(chǎn)生大幅擾動。這種擾動通常會對芯片上其它的敏感電路產(chǎn)生較大干 擾，嚴重時可能導(dǎo)致意想不到的功能錯誤，從而降低芯片的整體性能。
[0004] 我們可以根據(jù)自感電動勢簡單估算一下瞬間擾動電壓的幅度，采用以下公式 (1):

【權(quán)利要求】
1. 一種片上開關(guān)逐級控制電路，其特征在于，所述片上開關(guān)逐級控制電路至少包括： 開關(guān)管模塊，所述開關(guān)管模塊至少包括n級并聯(lián)連接的開關(guān)管； 控制端驅(qū)動模塊，所述控制端驅(qū)動模塊至少包括n級驅(qū)動器，各級驅(qū)動器的輸出端分 別與各級開關(guān)管的控制端相連，用于驅(qū)動各級開關(guān)管； 延時鏈，所述延時鏈至少包括n-1級串聯(lián)連接的延時模塊，其中第一級延時模塊的輸 入端與第一級驅(qū)動器的輸入端共同接入一控制邏輯輸入信號，且第n-1級延時模塊的輸出 端與第n級驅(qū)動器的輸入端相連，用于根據(jù)所述控制邏輯輸入信號和各級延時模塊的延時 時間逐級控制所述驅(qū)動器，W逐級驅(qū)動所述開關(guān)管導(dǎo)通或關(guān)斷； 其中，n為大于等于2的自然數(shù)。
2. 根據(jù)權(quán)利要求1所述的片上開關(guān)逐級控制電路，其特征在于，各級延時模塊具有相 同或不同的延時時間，且各級延時模塊的延時時間均小于各級驅(qū)動器驅(qū)動的各級開關(guān)管的 控制端電壓的上升時間或下降時間。
3. 根據(jù)權(quán)利要求1所述的片上開關(guān)逐級控制電路，其特征在于，所述開關(guān)管為NMOS晶 體管或者PMOS晶體管。
4. 根據(jù)權(quán)利要求1所述的片上開關(guān)逐級控制電路，其特征在于，所述驅(qū)動器至少包括 兩級串聯(lián)連接的CMOS反相器。
5. 根據(jù)權(quán)利要求1所述的片上開關(guān)逐級控制電路，其特征在于，所述延時模塊至少包 括兩級串聯(lián)連接的CMOS反相器。
6. -種片上信號管腳驅(qū)動電路，用于驅(qū)動負載，其特征在于，所述片上信號管腳驅(qū)動電 路至少包括： 如權(quán)利要求1-5任一項所述的片上開關(guān)逐級控制電路。
7. 根據(jù)權(quán)利要求6所述的片上信號管腳驅(qū)動電路，其特征在于，所述片上信號管腳驅(qū) 動電路還包括：寄生自感；所述寄生自感的一端與所述片上開關(guān)逐級控制電路相連，所述 寄生自感的另一端接地或者電源電壓。
8. -種片上開關(guān)逐級控制方法，其特征在于，所述片上開關(guān)逐級控制方法采用如權(quán)利 要求1-5任一項所述的片上開關(guān)逐級控制電路，其至少包括如下步驟： 設(shè)置各級驅(qū)動器，使各級驅(qū)動器驅(qū)動的各級開關(guān)管的控制端電壓的上升時間或下降時 間滿足需求； 設(shè)置各級延時模塊，使各級延時模塊的延時時間均小于各級驅(qū)動器驅(qū)動的各級開關(guān)管 的控制端電壓的上升時間或下降時間； 根據(jù)所述控制邏輯輸入信號和各級延時模塊的延時時間逐級控制所述驅(qū)動器，W逐級 驅(qū)動所述開關(guān)管導(dǎo)通或關(guān)斷。
9. 根據(jù)權(quán)利要求8所述的片上開關(guān)逐級控制方法，其特征在于，根據(jù)所述控制邏輯輸 入信號和各級延時模塊的延時時間逐級控制所述驅(qū)動器，W逐級驅(qū)動所述開關(guān)管導(dǎo)通或關(guān) 斷，具體方法為； 在所述控制邏輯輸入信號從低電平跳變?yōu)楦唠娖綍r，所述控制邏輯輸入信號控制第一 級驅(qū)動器，W驅(qū)動第一級開關(guān)管，使所述第一級開關(guān)管的控制端電壓從零上升到電源電壓， 從而使所述第一級開關(guān)管導(dǎo)通； 在所述控制邏輯輸入信號控制第一級驅(qū)動器的同時，所述控制邏輯輸入信號還進入第 一級延時模塊，經(jīng)過所述第一級延時模塊的延時時間后，所述第一級延時模塊輸出第一級 延時控制信號，所述第一級延時控制信號控制第二級驅(qū)動器，W驅(qū)動第二級開關(guān)管，使所述 第二級開關(guān)管的控制端電壓從零上升到電源電壓，從而使所述第二級開關(guān)管導(dǎo)通； W此逐級控制，在所述第n-2級延時控制信號控制第n-1級驅(qū)動器的同時，所述第n-2 級延時控制信號還進入第n-1級延時模塊，經(jīng)過所述第n-1級延時模塊的延時時間后，所述 第n-1級延時模塊輸出第n-1級延時控制信號，所述第n-1級延時控制信號控制第n級驅(qū) 動器，W驅(qū)動第n級開關(guān)管，使所述第n級開關(guān)管的控制端電壓從零上升到電源電壓，從而 使所述第n級開關(guān)管導(dǎo)通，完成片上開關(guān)的逐級導(dǎo)通。
10.根據(jù)權(quán)利要求8所述的片上開關(guān)逐級控制方法，其特征在于，根據(jù)所述控制邏輯輸 入信號和各級延時模塊的延時時間逐級控制所述驅(qū)動器，W逐級驅(qū)動所述開關(guān)管導(dǎo)通或關(guān) 斷，具體方法為； 在所述控制邏輯輸入信號從高電平跳變?yōu)榈碗娖綍r，所述控制邏輯輸入信號控制第一 級驅(qū)動器，W驅(qū)動第一級開關(guān)管，使所述第一級開關(guān)管的控制端電壓從電源電壓下降到零， 從而使所述第一級開關(guān)管關(guān)斷； 在所述控制邏輯輸入信號控制第一級驅(qū)動器的同時，所述控制邏輯輸入信號還進入第 一級延時模塊，經(jīng)過所述第一級延時模塊的延時時間后，所述第一級延時模塊輸出第一級 延時控制信號，所述第一級延時控制信號控制第二級驅(qū)動器，W驅(qū)動第二級開關(guān)管，使所述 第二級開關(guān)管的控制端電壓從電源電壓下降到零，從而使所述第二級開關(guān)管關(guān)斷； W此逐級控制，在所述第n-2級延時控制信號控制第n-1級驅(qū)動器的同時，所述第n-2 級延時控制信號還進入第n-1級延時模塊，經(jīng)過所述第n-1級延時模塊的延時時間后，所述 第n-1級延時模塊輸出第n-1級延時控制信號，所述第n-1級延時控制信號控制第n級驅(qū) 動器，W驅(qū)動第n級開關(guān)管，使所述第n級開關(guān)管的控制端電壓從電源電壓下降到零，從而 使所述第n級開關(guān)管關(guān)斷，完成片上開關(guān)的逐級關(guān)斷。
【文檔編號】H03K17/687GK104467769SQ201410753519
【公開日】2015年3月25日 申請日期:2014年12月10日 優(yōu)先權(quán)日:2014年12月10日
【發(fā)明者】張武全, 陳立新, 費偉斌 申請人:芯原微電子(上海)有限公司, 芯原微電子(北京)有限公司, 芯原微電子（成都）有限公司, 芯原股份有限公司