降低電路功耗的電路及降低電路功耗的方法
【專利摘要】本發(fā)明提供一種降低電路功耗的電路及降低電路功耗的方法。所述降低電路功耗的電路包括：第一本體電路和諧振電路；所述第一本體電路用于實現(xiàn)對應(yīng)的預(yù)設(shè)功能；所述諧振電路與所述第一本體電路并聯(lián)，用于將所述諧振電路與所述第一本體電路連接的節(jié)點調(diào)制為高阻抗?fàn)顟B(tài)。本發(fā)明技術(shù)方案中，通過諧振電路，將所述諧振電路與第一本體電路連接的節(jié)點調(diào)制為高阻抗?fàn)顟B(tài)，從而有效的解決了現(xiàn)有技術(shù)中懸空電路的問題，進(jìn)而可以有效的降低電路功耗。
【專利說明】降低電路功耗的電路及降低電路功耗的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路【技術(shù)領(lǐng)域】，特別是涉及一種降低電路功耗的電路及降低電路功耗的方法。

【背景技術(shù)】
[0002]隨著通信技術(shù)的發(fā)展和產(chǎn)品的不斷革新，當(dāng)前的電子通訊產(chǎn)品功能越來越多，這就要求我們的產(chǎn)品電路圖，圖能夠盡可能的支持最多的功能。但是在實際應(yīng)用時會根據(jù)實際需求貼片其中一部分功能，其他不需要的電路將不進(jìn)行貼片，這樣就會帶來懸空的射頻電路，這些電路或長或短。
[0003]現(xiàn)有的方法是在分支點預(yù)留01？斷開位置，但實際操作中總會出現(xiàn)各種尾巴，特別是射頻17狀線路上必然會帶來一定的功率損耗，若這些射頻懸空電路不能很好的處理，不僅會造成電路功耗，而且還可能影響電路的整體性能。
[0004]因此，如何有效的避免射頻懸空電路帶來的功耗就成為本領(lǐng)域技術(shù)人員亟待解決的問題之一。


【發(fā)明內(nèi)容】

[0005]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種降低電路功耗的電路及降低電路功耗的方法，用于解決現(xiàn)有技術(shù)中由于射頻懸空電路導(dǎo)致的高功耗的問題。
[0006]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種降低電路功耗的電路，所述降低電路功耗的電路包括:第一本體電路和諧振電路；
[0007]所述第一本體電路用于實現(xiàn)對應(yīng)的預(yù)設(shè)功能；
[0008]所述諧振電路與所述第一本體電路并聯(lián)，用于將所述諧振電路與所述第一本體電路連接的節(jié)點調(diào)制為尚阻抗?fàn)顟B(tài)。
[0009]優(yōu)選的，所述諧振電路的線路長度與所述第一本體電路的輸入信號的波長相關(guān)。
[0010]優(yōu)選的，所述諧振電路的線路長度為所述第一本體電路的輸入信號的波長的四分之一。
[0011]優(yōu)選的，所述降低電路功耗的電路還包括:第二本體電路；所述第二本體電路通過所述諧振電路與所述第一本體電路并聯(lián)。
[0012]優(yōu)選的，當(dāng)所述第二本體電路接收相應(yīng)的輸入信號時，所述第二本體電路通過零歐姆電阻與所述諧振電路連接。
[0013]優(yōu)選的，當(dāng)所述第二本體電路不接收相應(yīng)的輸入信號時，所述第二本體電路與所述諧振電路斷開連接。
[0014]優(yōu)選的，所述諧振電路包括:至少包括一個零歐姆電阻，所述零歐姆電阻的一端作為所述諧振電路與所述第一本體電路連接的節(jié)點；所述零歐姆電阻的另一端接地。
[0015]本發(fā)明還提供一種降低電路功耗的方法，所述降低電路功耗的方法包括:
[0016]在完成第一本體電路之后，設(shè)置與所述第一本體電路并聯(lián)的諧振電路；
[0017]調(diào)整所述諧振電路的線路長度以調(diào)制所述諧振電路與所述第一本體電路連接的節(jié)點處于高阻抗?fàn)顟B(tài)。
[0018]優(yōu)選的，所述諧振電路的線路長度與所述第一本體電路的輸入信號的波長相關(guān)。
[0019]優(yōu)選的，所述諧振電路的線路長度為所述第一本體電路的輸入信號的波長的四分之一。
[0020]如上所述，本發(fā)明的降低電路功耗的電路及降低電路功耗的方法，具有以下有益效果:
[0021]本發(fā)明技術(shù)方案中，設(shè)置諧振電路與第一本體電路并聯(lián)，從而將諧振電路與第一本體電路相連接的節(jié)點調(diào)制為高阻抗?fàn)顟B(tài)，這樣可以有效的避免現(xiàn)有技術(shù)中的射頻懸空電路，從而降低電路的功耗，并提尚電路的性能。
[0022]進(jìn)一步地，本發(fā)明優(yōu)選技術(shù)方案中，將諧振電路的線路長度設(shè)置為第一本體電路的輸入信號的波長的四分之一，利用并聯(lián)諧振電路的原理將諧振電路與第一本體電路的連接節(jié)點調(diào)制為高阻抗?fàn)顟B(tài)，這種調(diào)制方式簡單有效，成本較低。

【專利附圖】

【附圖說明】
[0023]圖1顯示為本發(fā)明降低電路功耗的電路的具體實施例的示意圖。
[0024]圖2顯示為本發(fā)明中諧振電路的工作原理示意圖。
[0025]元件標(biāo)號說明
[0026]101 芯片
[0027]102 芯片
[0028]103 芯片
[0029]1？1 電阻
[0030]1？2 電阻
[0031]1？3 電阻

【具體實施方式】
[0032]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。需說明的是，在不沖突的情況下，以下實施例及實施例中的特征可以相互組合。
[0033]需要說明的是，以下實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0034]為解決現(xiàn)有技術(shù)中由于存在射頻懸空電路而導(dǎo)致的電路功耗問題，本發(fā)明提供一種降低電路功耗的電路，所述降低電路功耗的電路包括:第一本體電路和諧振電路；
[0035]所述第一本體電路用于實現(xiàn)對應(yīng)的預(yù)設(shè)功能；
[0036]所述諧振電路與所述第一本體電路并聯(lián)，用于將所述諧振電路與所述第一本體電路連接的節(jié)點調(diào)制為尚阻抗?fàn)顟B(tài)。
[0037]請參考圖1，在具體實施例中，為了實現(xiàn)多種功能，在實際的1奶01^布圖中，將芯片X1、芯片102以及芯片103按照圖1所示的布局進(jìn)行排布。在貼片時，可能根據(jù)實際需要僅將芯片102進(jìn)行貼片，而不需要芯片103的功能，因此，芯片103及其相關(guān)器件將不被貼片。
[0038]這樣，所述第一本體電路即為包括芯片101至芯片102的之間的相關(guān)電路；本實施例中，還包括:第二本體電路；即芯片102及其相關(guān)的電路；所述第二本體電路通過諧振電路與所述第一本體電路并聯(lián)。圖1中所示的諧振電路即為節(jié)點八與節(jié)點8之間的電路。
[0039]在實際應(yīng)用時，當(dāng)所述第二本體電路接收相應(yīng)的輸入信號時，所述第二本體電路通過零歐姆電阻與所述諧振電路連接。也就是說，可以在舊位置上貼片一個零歐姆電阻。而當(dāng)所述第二本體電路不需要接收相應(yīng)的輸入信號時，所述第二本體電路與所述諧振電路斷開連接；也就是說，不在卩3位置上貼片，這樣就可以斷開連接。
[0040]需要說明的是，這里所述的芯片X1、芯片102及芯片103僅為舉例說明，在實際應(yīng)用中，可以為具體的電路結(jié)構(gòu)，本發(fā)明對此不做限制。
[0041]為了方便說明，假設(shè)芯片102接收芯片101輸出的信號，這樣，在實際的電路中，需要將芯片1。1、芯片102以及相關(guān)的節(jié)點進(jìn)行連接，也就是說，需要將芯片X1、芯片102進(jìn)行貼片，將兩個芯片之間的連接通過零歐姆電阻實現(xiàn)電連接。此為現(xiàn)有技術(shù)的相關(guān)內(nèi)容，在此不再贅述。
[0042]由于芯片103及其相關(guān)的電路不需要貼片，因此，這一支電路就可能存在現(xiàn)有技術(shù)中所述的懸空電路，從而導(dǎo)致增加電路的功耗。為減少懸空電路的電路功耗，本發(fā)明在1^011^布圖時，就需要調(diào)整諧振電路的線路長度，即節(jié)點八與節(jié)點8之間的線路長度。
[0043]本實施例中，所述諧振電路至少包括一個零歐姆電阻，所述零歐姆電阻的一端作為所述諧振電路與所述第一本體電路連接的節(jié)點；所述零歐姆電阻的另一端接地。具體地，參考圖1，可以在節(jié)點八至節(jié)點8之間的線路中，在81和82位置上設(shè)置兩個零歐姆電阻，從而實現(xiàn)諧振電路的導(dǎo)通。
[0044]在本實施例中，所述諧振電路的線路長度與所述第一本體電路的輸入信號的波長相關(guān)。優(yōu)選的，所述諧振電路的線路長度為所述第一本體電路的輸入信號的波長的四分之
0
[0045]以下結(jié)合圖2對諧振電路的工作原理做進(jìn)一步詳細(xì)說明。
[0046]參考圖2，在實際電路中，電壓11與電流1在時序上的關(guān)系如圖2所示。具體地，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解的是:
[0047]1)電壓11產(chǎn)生電磁場2，電流1產(chǎn)生磁場1 ；
[0048]2)電壓I！與電流1都是在1/2波長的期間由波谷到波峰再到波谷，且相差1/4波長，即
[0049]90 度；
[0050]3)傳輸線傳輸121波，所以可以用電壓電流來描述波的行為；
[0051]4)傳輸線需要關(guān)注其反射的特性。
[0052]由圖2可知，終端短路的傳輸線，其端點的電流最大，電壓卻最小，也就是阻抗最小，由此端點往源端回1/4波長時，就會出現(xiàn)電壓最大而電流最小(阻抗最大)的點，若源端就是這個點，相當(dāng)于看到一個高阻抗，也就相當(dāng)于并聯(lián)諧振。若繼續(xù)往回1/2波長時，又會出現(xiàn)一個同樣特性的點，即波長/4+波長袖/2。
[0053]同理，當(dāng)終端開路時，在端點電壓最大，電流最小(電阻最大)，往回1/4波長時得到一個電壓最低，電流最大(阻抗最小)的點，相當(dāng)于串聯(lián)諧振。
[0054]根據(jù)上述原理分析可知，當(dāng)傳輸線的線路長度為波長的四分之一時，傳輸線路的源端處于高阻抗?fàn)顟B(tài)，也即相當(dāng)于傳輸線處于開路。
[0055]結(jié)合圖1，當(dāng)?shù)诙倔w電路不需要貼片時，就會有諧振電路(節(jié)點4至節(jié)點8之間的電路)的射頻電路尾巴拖出來，而根據(jù)圖2的原理分析，可以在1370111:時把節(jié)點八到節(jié)點8的走線長度滿足波長/4+波長袖/2，這樣就在節(jié)點八至節(jié)點8之間形成一個并聯(lián)諧振電路，此時八點就相當(dāng)于阻抗無限大的開路狀態(tài)，解決射頻尾巴的問題，從而有效的降低電路功耗。
[0056]當(dāng)然，在實際[奶仙丨時還需要考慮實際的介電系數(shù)，板子環(huán)境等因素，但是通過簡單的控制諧振電路的線路長度即可有效的解決射頻懸空問題，進(jìn)而降低電路的功耗。另夕卜，在實際應(yīng)用中，還可以根據(jù)需要有效合理的選擇節(jié)點八至節(jié)點之間的電路為諧振電路，從而根據(jù)圖2所示的原理調(diào)整節(jié)點八至節(jié)點之間的線路長度，而不必拘泥于節(jié)點八至節(jié)點8之間的線路，此不應(yīng)限制本發(fā)明的保護(hù)范圍。
[0057]相應(yīng)的，本發(fā)明還提供一種降低電路功耗的方法，所述降低電路功耗的方法包括:
[0058]在完成第一本體電路之后，設(shè)置與所述第一本體電路并聯(lián)的諧振電路；
[0059]調(diào)整所述諧振電路的線路長度以調(diào)制所述諧振電路與所述第一本體電路連接的節(jié)點處于高阻抗?fàn)顟B(tài)。
[0060]具體的，所述諧振電路的線路長度與所述第一本體電路的輸入信號的波長相關(guān)。優(yōu)選的，所述諧振電路的線路長度為所述第一本體電路的輸入信號的波長的四分之一。
[0061〕 本發(fā)明技術(shù)方案中，利用并聯(lián)諧振電路的工作原理將諧振電路與第一本體電路的連接節(jié)點處設(shè)置為高阻抗?fàn)顟B(tài)，從而有效的解決了懸空電路的問題，進(jìn)而大大降低了電路的功耗。
[0062]優(yōu)選方案中，僅需將諧振電路的線路長度調(diào)整為輸入信號的波長的四分之一，這種調(diào)制方式簡單便捷，不需要額外增加電路成本。
[0063]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種降低電路功耗的電路，其特征在于，所述降低電路功耗的電路包括:第一本體電路和諧振電路； 所述第一本體電路用于實現(xiàn)對應(yīng)的預(yù)設(shè)功能； 所述諧振電路與所述第一本體電路并聯(lián)，用于將所述諧振電路與所述第一本體電路連接的節(jié)點調(diào)制為尚阻抗?fàn)顟B(tài)。
2.根據(jù)權(quán)利要求1所述的降低電路功耗的電路，其特征在于，所述諧振電路的線路長度與所述第一本體電路的輸入信號的波長相關(guān)。
3.根據(jù)權(quán)利要求2所述的降低電路功耗的電路，其特征在于，所述諧振電路的線路長度為所述第一本體電路的輸入信號的波長的四分之一。
4.根據(jù)權(quán)利要求1所述的降低電路功耗的電路，其特征在于，所述降低電路功耗的電路還包括:第二本體電路；所述第二本體電路通過所述諧振電路與所述第一本體電路并聯(lián)。
5.根據(jù)權(quán)利要求4所述的降低電路功耗的電路，其特征在于，當(dāng)所述第二本體電路接收相應(yīng)的輸入信號時，所述第二本體電路通過零歐姆電阻與所述諧振電路連接。
6.根據(jù)權(quán)利要求4所述的降低電路功耗的電路，其特征在于，當(dāng)所述第二本體電路不接收相應(yīng)的輸入信號時，所述第二本體電路與所述諧振電路斷開連接。
7.根據(jù)權(quán)利要求1所述的降低電路功耗的電路，其特征在于，所述諧振電路包括:至少包括一個零歐姆電阻，所述零歐姆電阻的一端作為所述諧振電路與所述第一本體電路連接的節(jié)點；所述零歐姆電阻的另一端接地。
8.—種降低電路功耗的方法，其特征在于，所述降低電路功耗的方法包括: 在完成第一本體電路之后，設(shè)置與所述第一本體電路并聯(lián)的諧振電路； 調(diào)整所述諧振電路的線路長度以調(diào)制所述諧振電路與所述第一本體電路連接的節(jié)點處于高阻抗?fàn)顟B(tài)。
9.根據(jù)權(quán)利要求8所述的降低功耗的方法，其特征在于，所述諧振電路的線路長度與所述第一本體電路的輸入信號的波長相關(guān)。
10.根據(jù)權(quán)利要求9所述的降低功耗的方法，其特征在于，所述諧振電路的線路長度為所述第一本體電路的輸入信號的波長的四分之一。
【文檔編號】H03K3/012GK104485922SQ201410788479
【公開日】2015年4月1日 申請日期:2014年12月17日 優(yōu)先權(quán)日:2014年12月17日
【發(fā)明者】朱兵, 董糧 申請人:上海斐訊數(shù)據(jù)通信技術(shù)有限公司