上升沿檢測(cè)電路的制作方法
【專利摘要】本實(shí)用新型公開一種上升沿檢測(cè)電路，由雙穩(wěn)態(tài)存儲(chǔ)單元、非對(duì)稱延遲單元、反相器和多個(gè)NMOS晶體管組成，只要非對(duì)稱延遲電路滿足上升沿延遲與下降沿延遲之和大于輸入信號(hào)的脈沖周期且下降沿延遲很小時(shí)，就能夠產(chǎn)生最大脈寬接近輸入信號(hào)脈沖周期的輸出信號(hào)，可滿足后續(xù)設(shè)備的使用要求。本實(shí)用新型不但結(jié)構(gòu)簡(jiǎn)單，還具有自啟動(dòng)功能，當(dāng)輸入信號(hào)的初始低電平長(zhǎng)度大于非對(duì)稱延遲電路的上升沿延遲，就能夠?qū)崿F(xiàn)自啟動(dòng)。
【專利說明】上升沿檢測(cè)電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種上升沿檢電路，尤其是一種輸出信號(hào)脈沖寬度大于輸入信號(hào)脈沖寬度的上升沿檢測(cè)電路。

【背景技術(shù)】
[0002]上升沿(或下降沿)檢測(cè)電路是一種常用的電路，主要用于檢測(cè)輸入信號(hào)中是否有上升沿脈沖到來，如果有，則輸出一個(gè)脈沖信號(hào)。現(xiàn)有的上升沿檢測(cè)電路由延遲單元、反相器及與門構(gòu)成。輸入信號(hào)一路直接同與門相接，另一路通過相串聯(lián)的延遲單元、反相器后同與門相接。假設(shè)反相器和與門的延遲均為零，延遲單元的延遲即為輸出脈沖信號(hào)的脈寬，則輸出脈沖信號(hào)的脈寬一定小于輸入脈沖信號(hào)的脈寬，不能滿足后續(xù)設(shè)備對(duì)于輸出脈沖信號(hào)脈寬大于輸入脈沖信號(hào)脈寬的要求。


【發(fā)明內(nèi)容】

[0003]本實(shí)用新型是為了解決現(xiàn)有技術(shù)所存在的上述技術(shù)問題，提供一種輸出信號(hào)脈沖寬度大于輸入信號(hào)脈沖寬度的上升沿檢測(cè)電路。
[0004]本實(shí)用新型的技術(shù)解決方案是:一種上升沿檢測(cè)電路，設(shè)有輸入端S及輸出端P，其特征在于:所述輸入端S與NMOS晶體管Ml的柵極相接，NMOS晶體管Ml的源極與NMOS晶體管M2的漏極相接，NMOS晶體管M2的源極接地，NMOS晶體管Ml的漏極一路與雙穩(wěn)態(tài)存儲(chǔ)單元MEMl相接，另一路通過反向器INVl與輸出端P相接；雙穩(wěn)態(tài)存儲(chǔ)單元MEMl的另一端一路與NMOS晶體管M3的漏極相接，另一路通過非對(duì)稱延遲電路H與NMOS晶體管M3的柵極相接，NMOS晶體管M3的源極接地；與輸入端S還接有反向器INV2，反向器INV2的輸出端與NMOS晶體管M4的柵極相接，NMOS晶體管M4的漏極與雙穩(wěn)態(tài)存儲(chǔ)單元MEM2相接，NMOS晶體管M4的源極接地；雙穩(wěn)態(tài)存儲(chǔ)單元MEM2的另一端一路與NMOS晶體管M2的柵極相接，另一路與NMOS晶體管M5的漏極相接，NMOS晶體管M5的源極接地，匪OS晶體管M5的柵極與非對(duì)稱延遲電路H的輸入端相接。
[0005]所述非對(duì)稱延遲電路H有輸入端LI和輸出端L2，輸入端LI與輸出端L2之間接有多個(gè)相串聯(lián)的延遲電路Dl?Di，輸入端LI還通過反向器INV3與多個(gè)NMOS晶體管Nf Ni的柵極相接，每個(gè)NMOS晶體管Ni的漏極分別與相對(duì)應(yīng)的延遲電路Di的輸出端相接，每個(gè)NMOS晶體管Ni的源極接地。
[0006]本實(shí)用新型由雙穩(wěn)態(tài)存儲(chǔ)單元、非對(duì)稱延遲單元、反相器和多個(gè)NMOS晶體管組成，只要非對(duì)稱延遲電路滿足上升沿延遲與下降沿延遲之和大于輸入信號(hào)的脈沖周期且下降沿延遲很小時(shí)，就能夠產(chǎn)生最大脈寬接近輸入信號(hào)脈沖周期的輸出信號(hào)，可滿足后續(xù)設(shè)備的使用要求。本實(shí)用新型不但結(jié)構(gòu)簡(jiǎn)單，還具有自啟動(dòng)功能，當(dāng)輸入信號(hào)的初始低電平長(zhǎng)度大于非對(duì)稱延遲電路的上升沿延遲，就能夠?qū)崿F(xiàn)自啟動(dòng)。

【專利附圖】

【附圖說明】
[0007]圖1是本實(shí)用新型實(shí)施例的具體電路圖。
[0008]圖2是本實(shí)用新型實(shí)施例非對(duì)稱延遲電路圖。
[0009]圖3是本實(shí)用新型實(shí)施例的工作過程波形示意圖。

【具體實(shí)施方式】
[0010]下面將結(jié)合【專利附圖】

【附圖說明】本實(shí)用新型的【具體實(shí)施方式】。本實(shí)用新型的基本結(jié)構(gòu)如圖1所示:設(shè)有輸入端S及輸出端P，所述輸入端S與NMOS晶體管Ml的柵極相接，NMOS晶體管Ml的源極與NMOS晶體管M2的漏極相接，NMOS晶體管M2的源極接地，NMOS晶體管Ml的漏極一路與雙穩(wěn)態(tài)存儲(chǔ)單元MEMl相接，另一路通過反向器INVl與輸出端P相接；雙穩(wěn)態(tài)存儲(chǔ)單元MEMl的另一端(LI端)一路與NMOS晶體管M3的漏極相接，另一路通過非對(duì)稱延遲電路H (非對(duì)稱延遲電路H的輸出端為L(zhǎng)2)與NMOS晶體管M3的柵極相接，NMOS晶體管M3的源極接地；與輸入端S還接有反向器INV2，反向器INV2的輸出端與NMOS晶體管M4的柵極相接，NMOS晶體管M4的漏極與雙穩(wěn)態(tài)存儲(chǔ)單元MEM2相接，NMOS晶體管M4的源極接地；雙穩(wěn)態(tài)存儲(chǔ)單元MEM2的另一端(L3端)一路與NMOS晶體管M2的柵極相接，另一路與NMOS晶體管M5的漏極相接，NMOS晶體管M5的源極接地，NMOS晶體管M5的柵極與非對(duì)稱延遲電路H的輸入端相接。
[0011]非對(duì)稱延遲電路H如圖2所示:有輸入端LI和輸出端L2，輸入端LI與輸出端L2之間接有多個(gè)相串聯(lián)的延遲電路DfDi，輸入端LI還通過反向器INV3與多個(gè)NMOS晶體管ΝΓΝ?的柵極相接，每個(gè)NMOS晶體管Ni的漏極分別與相對(duì)應(yīng)的延遲電路Di的輸出端相接，每個(gè)NMOS晶體管Ni的源極接地。
[0012]具體工作過程如下:
[0013]非對(duì)稱延遲電路H分上升沿延遲W ±和下降沿延遲Wt:
[0014]1.上升沿延遲。當(dāng)節(jié)點(diǎn)Ll=l，此時(shí)所有的下拉管(NM0S晶體管Nl-Ni)都關(guān)閉，延遲由D1、D2…Di組成,設(shè)一個(gè)延遲單元的延遲為Tdly,則上升沿延遲胃±為iXTdly。
[0015]2.下降沿延遲。當(dāng)節(jié)點(diǎn)L1=0，所有的下拉管(NM0S晶體管Nl-Ni)都打開，NMOS晶體管Nl-Ni管將節(jié)點(diǎn)L2下拉到0，此時(shí)的延遲為反相器INVl延遲和Nl-Ni管下拉延遲之和?？梢?，Wt很小。
[0016]工作波形如圖3所示:輸入信號(hào)為signal，脈沖周期為T。
[0017]1.當(dāng)輸入信號(hào)S=O時(shí)，NMOS晶體管Ml關(guān)閉，NMOS晶體管M4打開；NM0S晶體管M4的打開致使節(jié)點(diǎn)L3=l (圖3中(1))，從而使NMOS晶體管M2打開，即NMOS晶體管Ml關(guān)閉、NMOS晶體管M2打開；
[0018]此時(shí)，LI的狀態(tài)既可能是0，也可能是I。
[0019]如果LI的狀態(tài)如圖3所示為0，則輸出信號(hào)pulse的輸出如圖3所示為O。
[0020]如果LI的狀態(tài)是1，開始輸出信號(hào)pulse的輸出為1，只要輸入信號(hào)signal的初始低電平長(zhǎng)度大于非對(duì)稱延遲電路的上升沿延遲(胃±)和NMOS管Ml的延遲，輸出信號(hào)P的輸出即為0，之后，就可以正常檢測(cè)輸入信號(hào)signal 了。
[0021]2.當(dāng)輸入信號(hào)S變?yōu)镮時(shí)，NMOS晶體管Ml打開，此時(shí)NMOS晶體管M2保持打開狀態(tài)，因此輸出信號(hào)P=I (圖3中(2));同時(shí)節(jié)點(diǎn)Ll=I (圖3中(3))，從而NMOS晶體管M5打開，節(jié)點(diǎn)L3=0 (圖3中(4))，NMOS晶體管M2關(guān)閉。
[0022]當(dāng)輸入信號(hào)S又變?yōu)镺時(shí)，NMOS晶體管Ml關(guān)閉，NMOS晶體管M4打開；NM0S晶體管M4的打開致使節(jié)點(diǎn)L3=l (圖3中(1))，從而使NMOS晶體管M2打開，即NMOS晶體管Ml關(guān)閉、NMOS晶體管M2打開；
[0023]因NMOS晶體管Ml關(guān)閉，雙穩(wěn)態(tài)存儲(chǔ)單元MEMl仍可使輸出信號(hào)P=I，節(jié)點(diǎn)Ll=I。
[0024]3.LI的上升沿經(jīng)過時(shí)間后傳遞到L2，則節(jié)點(diǎn)L2=l (圖3中(5)) ;L2=1，NMOS晶體管M3打開，LI變?yōu)镺 (圖3中(6))，輸出P=O (圖3中(7))，同時(shí)NMOS晶體管M5關(guān)閉。
[0025]4.LI的下降沿經(jīng)過非對(duì)稱延遲電路H，即經(jīng)過1〒的時(shí)間后，節(jié)點(diǎn)L2=0 (圖3中
(8)), NMOS晶體管M3關(guān)閉。
[0026]當(dāng)輸入信號(hào)S的下一個(gè)上升沿到來時(shí)，即輸入信號(hào)S變?yōu)镮時(shí)，重復(fù)2、3、4步驟。
[0027]即輸出信號(hào)P為脈寬Wtl的脈沖信號(hào)，由于^1決定了產(chǎn)生信號(hào)P的脈寬Wtl,為了擴(kuò)大可調(diào)整的Wtl的范圍，Wt應(yīng)該盡量小。
【權(quán)利要求】
1.一種上升沿檢測(cè)電路，設(shè)有輸入端S及輸出端P，其特征在于:所述輸入端S與NMOS晶體管Ml的柵極相接，NMOS晶體管Ml的源極與NMOS晶體管M2的漏極相接，NMOS晶體管M2的源極接地，NMOS晶體管Ml的漏極一路與雙穩(wěn)態(tài)存儲(chǔ)單元MEMl相接，另一路通過反向器INVl與輸出端P相接；雙穩(wěn)態(tài)存儲(chǔ)單元MEMl的另一端一路與NMOS晶體管M3的漏極相接，另一路通過非對(duì)稱延遲電路H與NMOS晶體管M3的柵極相接，NMOS晶體管M3的源極接地；與輸入端S還接有反向器INV2，反向器INV2的輸出端與NMOS晶體管M4的柵極相接，NMOS晶體管M4的漏極與雙穩(wěn)態(tài)存儲(chǔ)單元MEM2相接，NMOS晶體管M4的源極接地；雙穩(wěn)態(tài)存儲(chǔ)單元MEM2的另一端一路與NMOS晶體管M2的柵極相接，另一路與NMOS晶體管M5的漏極相接，NMOS晶體管M5的源極接地，NMOS晶體管M5的柵極與非對(duì)稱延遲電路H的輸入端相接。
2.根據(jù)權(quán)利要求1所述的上升沿檢測(cè)電路，其特征在于:所述非對(duì)稱延遲電路H有輸入端LI和輸出端L2，輸入端LI與輸出端L2之間接有多個(gè)相串聯(lián)的延遲電路DfDi，輸入端LI還通過反向器INV3與多個(gè)NMOS晶體管NfNi的柵極相接，每個(gè)NMOS晶體管Ni的漏極分別與相對(duì)應(yīng)的延遲電路Di的輸出端相接，每個(gè)NMOS晶體管Ni的源極接地。
【文檔編號(hào)】H03K5/1534GK203933573SQ201420266581
【公開日】2014年11月5日 申請(qǐng)日期:2014年5月23日 優(yōu)先權(quán)日:2014年5月23日
【發(fā)明者】張建偉, 張修哲, 吳國強(qiáng), 陳曉明, 苗延楠, 鄭善興, 丁秋紅, 潘阿成, 滕飛, 李佳琪, 鄭鈺芷 申請(qǐng)人:大連理工大學(xué)