一種具有頻率自校正功能的低噪聲鎖相環(huán)的制作方法
【專(zhuān)利摘要】本實(shí)用新型涉及一種具有頻率自校正功能的低噪聲鎖相環(huán)，由鎖相環(huán)路和自校正電路組成，其中鎖相環(huán)路由鑒頻鑒相器，電荷泵，低通環(huán)路濾波器，壓控振蕩器，分頻器依次連接構(gòu)成。自校正電路由電壓比較器，邏輯電路組成，本實(shí)用新型通過(guò)自動(dòng)調(diào)節(jié)壓控振蕩器中的一組固定電容的接入情況，來(lái)改變鎖相環(huán)的中心輸出頻率，實(shí)現(xiàn)在較低的壓控增益下獲得較大的頻率調(diào)諧范圍，從而減小了鎖相環(huán)的相位噪聲。本實(shí)用新型實(shí)施例的測(cè)試結(jié)果為在工作頻率1M頻偏處的系統(tǒng)整體的相位噪聲為-133.125dBc/Hz。
【專(zhuān)利說(shuō)明】一種具有頻率自校正功能的低噪聲鎖相環(huán)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種低噪聲鎖相環(huán)，尤其是涉及一種具有頻率自校正功能的低噪聲鎖相環(huán)。

【背景技術(shù)】
[0002]鎖相的概念是在20世紀(jì)30年代提出的，而且很快在電子學(xué)和通信領(lǐng)域中獲得廣泛的應(yīng)用。鎖相環(huán)是一種頻率選擇電路，它的輸出設(shè)計(jì)成與輸入信號(hào)同步，并且能不受輸入信號(hào)頻率上噪聲或起伏的影響而保持同步。
[0003]最常用的鎖相環(huán)電路如圖1所示，包括鑒頻鑒相器，電荷泵，低通環(huán)路濾波器，壓控振蕩器和分頻器。整個(gè)鎖相環(huán)路的工作原理可以描述為:首先，鑒頻鑒相器比較壓控振蕩器輸出信號(hào)和參考輸入信號(hào)的相位，得到兩者相位的超前滯后信息，然后控制電荷泵對(duì)濾波器的電容進(jìn)行充電或者放電，提高或者降低壓控振蕩器的控制電壓，從而調(diào)節(jié)壓控振蕩器的輸出信號(hào)頻率，最終當(dāng)使鑒頻鑒相器兩輸入信號(hào)的頻率相等，相位誤差很小且恒定，這樣環(huán)路就達(dá)到鎖定。
[0004]噪聲性能是鎖相環(huán)設(shè)計(jì)的一個(gè)重要指標(biāo)，壓控振蕩器的壓控增益越小噪聲性能越好，然而，小的壓控增益將會(huì)減小鎖相環(huán)輸出頻率的范圍。同時(shí)，由于工藝，溫度，使用環(huán)境的偏差，會(huì)使鎖相環(huán)的輸出頻率發(fā)生變化，通常是通過(guò)手動(dòng)校正輸出頻率來(lái)解決這一問(wèn)題，這一方法效率很低，限制了鎖相環(huán)的應(yīng)用范圍。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型主要是解決現(xiàn)有技術(shù)所存在的技術(shù)問(wèn)題；提供了一種實(shí)現(xiàn)了在較低的壓控增益條件下獲得較大的頻率輸出范圍，降低了鎖相環(huán)的噪聲；并可以讓鎖相環(huán)的輸出在不同頻率間快速切換，同時(shí)提高了鎖相環(huán)的抗干擾能力和工作效率，擴(kuò)大了鎖相環(huán)的應(yīng)用范圍的一種具有頻率自校正功能的低噪聲鎖相環(huán)。
[0006]本實(shí)用新型的上述技術(shù)問(wèn)題主要是通過(guò)下述技術(shù)方案得以解決的:
[0007]一種具有頻率自校正功能的低噪聲鎖相環(huán)，其特征在于，包括鎖相環(huán)路和自校正電路；其中鎖相環(huán)路包括依次連接的鑒頻鑒相器，電荷泵，低通環(huán)路濾波器，壓控振蕩器，分頻器；自校正電路包括電壓比較器，邏輯電路；所述鎖相環(huán)路和自校正電路相連。
[0008]在上述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，所述的壓控振蕩器包括偏置PMOS管ΜΡ0、固定電容Cl, C2, C3, C4、諧振電感L1、壓控變?nèi)莨蹸vl, Cv2，Cv3，Cv4、由PMOS管MPl和PMOS管MP2交叉耦合構(gòu)成的負(fù)阻，以及用于實(shí)現(xiàn)頻率自校正的電容陣列模塊；其中MPO源端接電壓VDD，MPO的柵端接外部偏置電壓，MPO的漏端接MPl和MP2的源端；MP1的漏端接在MP2的漏端，MPl的源端接在MP2的柵端，MPl的柵端接在MP2的源端；C1 一端接MP2柵端，另一端接Cvl ;C2 —端接MP2柵端，另一端接Cv2 ；C3 一端接MPl柵端，另一端接Cv3 ；C4 一端接MPl柵端，另一端接Cv4 ；Cvl 一端接Cl，另一端接Cv3 ；Cv2 一端接C2，另一端接Cv4 ；Cv3 一端接C3，另一端接Cvl ；Cv4 一端接C4，另一端接Cv2 ；C1與Cvl的公共端接外部電壓Vl ；C2與Cv2的公共端接外部電壓Vl ；C3與Cv3的公共端接外部電壓V2 ；C4與Cv4的公共端接外部電壓V2 ；Cvl與Cv3的公共端和Cv2與Cv4的公共端同時(shí)接控制電壓Vtune ；L1 一端接MPl柵端,另一端接MP2柵端,控制端接地。
[0009]在上述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，所述電容陣列模塊包括反相器INVm，其中m為1，2，3，4，5 ;電阻Rlm，R2m，其中m為1，2，3，4，5 ;以及用于實(shí)現(xiàn)頻率自校正的固定電容Clm，C2m，其中m為1，2，3，4，5 ;各固定電容串接在一組開(kāi)關(guān)SWn上，其中η為1,2,3,4,5 ;開(kāi)關(guān)的開(kāi)啟或關(guān)斷由5位控制字B〈4:0>控制，控制字由自校正電路產(chǎn)生。第一級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW1，Sffl的柵端接控制字信號(hào)B〈0>，Sffl的源端接C21，Sffl的漏端接Cl I ;R11—端接R21，另一端接SWl的漏端，R21—端接Rll，另一端接SWl的源端；INVl輸入端接控制字信號(hào)B〈0>，輸出端接Rll與R21的公共端；C11 一端接SWl的漏端，另一端接MP2的柵端，C21 一端接SWl的源端，另一端接MPl的柵端。第二級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW2，SW2的柵端接控制字信號(hào)B〈l>，SW2的源端接C22，SW2的漏端接C12 ；R12一端接R22，另一端接SW2的漏端，R22 一端接R12，另一端接SW2的源端；INV2輸入端接控制字信號(hào)B〈l>，輸出端接R12與R22的公共端；C12 —端接SW2的漏端，另一端接MP2的柵端，C22—端接SW2的源端，另一端接MPl的柵端。第三級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW3，SW3的柵端接控制字信號(hào)B〈2>，SW3的源端接C23，SW3的漏端接C13 ；R13 一端接R23，另一端接SW3的漏端，R23 —端接R13，另一端接SW3的源端；INV3輸入端接控制字信號(hào)B〈2>，輸出端接R13與R23的公共端；C13 —端接SW3的漏端，另一端接MP2的柵端，C23 —端接SW3的源端，另一端接MPl的柵端。第四級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW4，SW4的柵端接控制字信號(hào)B〈3>，SW4的源端接C24，SW4的漏端接C14 ；R14 一端接R24，另一端接SW4的漏端，R24 —端接R14，另一端接SW4的源端；INV4輸入端接控制字信號(hào)B〈3>，輸出端接R14與R24的公共端；C14 一端接SW4的漏端，另一端接MP2的柵端，C24 一端接SW4的源端，另一端接MPl的柵端。第五級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW5，SW5的柵端接控制字信號(hào)B〈4>，SW5的源端接C25，SW5的漏端接C15 ;R15—端接R25，另一端接SW5的漏端，R25 —端接R15，另一端接SW5的源端；INV5輸入端接控制字信號(hào)B〈4>，輸出端接R15與R25的公共端；C15 —端接SW5的漏端，另一端接MP2的柵端，C25 一端接SW5的源端，另一端接MPl的柵端。
[0010]在上述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，還包括輸入緩沖電路和輸出緩沖電路來(lái)改善信號(hào)；所述輸入緩沖電路的輸入端接輸入?yún)⒖夹盘?hào)，兩個(gè)輸出端分別接鑒頻鑒相器的輸入端和自校正電路的輸入端；輸出緩沖電路的輸入端接分頻器的輸出端，輸出端為輸出信號(hào)。
[0011]在上述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，該具有頻率自校正功能的低噪聲鎖相環(huán)還包括在鎖相環(huán)路的上加入的AFC模塊和外圍電路，外圍電路包括反相器INV三個(gè)開(kāi)關(guān)Kl，K2，K3。Kl 一端接電荷泵輸出，另一端接濾波器輸入，控制端接INV的輸出；K2 一端接濾波器輸入，另一端接0.9V電壓，控制端接AFC輸出的Switch信號(hào)；K3 —端接濾波器輸出，另一端接0.9V電壓，控制端接AFC輸出的Switch信號(hào)；INV輸入端接AFC輸出的Switch信號(hào)，輸出端接Kl控制端；AFC —個(gè)輸入端接濾波器輸出，另一個(gè)輸入端接輸入Buffer的輸出；AFC的Switch輸出端接K3的控制端，AFC的B〈4:0>輸出端接壓控振蕩器的 Swn, η 為 I, 2, 3,4，5。
[0012]在上述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，AFC模塊包括一個(gè)電壓比較器，該電壓比較器包含兩個(gè)電流源Isl和Is2、兩個(gè)反相器INVa和INVb、兩個(gè)比較器COMl和COM2、四個(gè)開(kāi)關(guān)Kl, K2, K3, K4、七個(gè)電阻Rl, R2, R3, R4, R5, R6, R7,以及一個(gè)電容Cl。具體電路連接為:Isl的+端接VDD，-端Rl，Is2的+端接R7，-端接地；INVa輸入端接外部信號(hào)VL〈0>，輸出端接Kl的控制端，INVb輸入端接外部信號(hào)VL〈1>，輸出端接K2控制端；Rl 一端接Isl-端，另一端接R2，R2 —端接Rl，另一端接R5，R3 —端接R6，另一端接R4，R4一端接R3，另一端接R7，R5 一端接R2，另一端接地，R6 一端接VDD，另一端接R3，R7 一端接R4,另一端接Is2的+端；K1 一端接Isl-端與Rl的公共端，另一端接Rl和R2的公共端，控制端接INVa的輸出，K2 —端接Rl與R2的公共端，另一端接R2與R5的公共端，控制端接INVb的輸出，K3 —端接R3與R6的公共端，另一端接R3與R4的公共端，控制端接外部信號(hào)VH〈0>，K4 一端接R3與R4的公共端，另一端接R4與R7的公共端，控制端接外部信號(hào)VH<1> ；C1 一端接VDD，另一端接R4與R7的公共端；C0M1的-端接R4與R7的公共端，+端接外置電壓VT，COM2的-端接外置電壓VT，+端接Rl與Isl-端的公共端。
[0013]該具有頻率自校正功能的低噪聲鎖相環(huán)在需要頻率校正時(shí)，通過(guò)自校正電路產(chǎn)生上升脈沖Switch，閉合開(kāi)關(guān)K2，K3，斷開(kāi)開(kāi)關(guān)Kl，同時(shí)改變電容開(kāi)關(guān)控制字B〈4:0>，上升脈沖結(jié)束后，閉合開(kāi)關(guān)K1，斷開(kāi)開(kāi)關(guān)K2，K3，鎖相環(huán)路工作。
[0014]同時(shí)，自校正電路和壓控振蕩器同時(shí)工作并不斷檢測(cè)壓控振蕩器的電壓；自校正電路的輸入為壓控振蕩器的控制電壓，輸出為電容開(kāi)關(guān)控制字B〈4:0>，包含的邏輯電路為加法器和信號(hào)發(fā)生器；自校正電路通過(guò)壓控振蕩器的壓控電壓與預(yù)置的電壓范圍的比較來(lái)改變電容開(kāi)關(guān)控制字。
[0015]因此，本實(shí)用新型具有如下優(yōu)點(diǎn):通過(guò)加入電容陣列，把壓控振蕩器的壓控曲線變成多條獨(dú)立的壓控曲線組合，實(shí)現(xiàn)了在較低的壓控增益條件下獲得較大的頻率輸出范圍，降低了鎖相環(huán)的噪聲；在傳統(tǒng)鎖相環(huán)系統(tǒng)的基礎(chǔ)上加入了頻率自校正電路，可以讓鎖相環(huán)的輸出在不同頻率間快速切換，同時(shí)提高了鎖相環(huán)的抗干擾能力和工作效率，擴(kuò)大了鎖相環(huán)的應(yīng)用范圍。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0016]附圖1是鎖相環(huán)組成原理圖。
[0017]附圖2是具有頻率自校正功能的低噪聲鎖相環(huán)系統(tǒng)原理圖。
[0018]附圖3是壓控振蕩器結(jié)構(gòu)示意圖。
[0019]附圖4是電壓比較器電路示意圖。

【具體實(shí)施方式】
[0020]下面通過(guò)實(shí)施例，并結(jié)合附圖，對(duì)本實(shí)用新型的技術(shù)方案作進(jìn)一步具體的說(shuō)明。
[0021]實(shí)施例:
[0022]一、首先，介紹一下本實(shí)用新型的電路結(jié)構(gòu)，本實(shí)用新型包括鎖相環(huán)路和自校正電路；其中鎖相環(huán)路包括依次連接的鑒頻鑒相器，電荷泵，低通環(huán)路濾波器，壓控振蕩器，分頻器；自校正電路包括電壓比較器，邏輯電路；所述鎖相環(huán)路和自校正電路相連。
[0023]壓控振蕩器包括偏置PMOS管MPO、固定電容Cl，C2，C3，C4、諧振電感L1、壓控變?nèi)莨蹸vl，Cv2，Cv3，Cv4、由PMOS管MPl和PMOS管MP2交叉耦合構(gòu)成的負(fù)阻，以及用于實(shí)現(xiàn)頻率自校正的電容陣列模塊；其中MPO源端接電壓VDD，MP0的柵端接外部偏置電壓，MPO的漏端接MPl和MP2的源端；MP1的漏端接在MP2的漏端，MPl的源端接在MP2的柵端，MPl的柵端接在MP2的源端；C1 一端接MP2柵端，另一端接Cvl ；C2 一端接MP2柵端，另一端接Cv2 ；C3 一端接MPl柵端，另一端接Cv3 ；C4 一端接MPl柵端，另一端接Cv4 ；Cvl 一端接Cl，另一端接Cv3 ；Cv2 一端接C2，另一端接Cv4 ；Cv3 一端接C3，另一端接Cvl ；Cv4 一端接C4，另一端接Cv2 ；C1與Cvl的公共端接外部電壓Vl ；C2與Cv2的公共端接外部電壓Vl ；C3與Cv3的公共端接外部電壓V2 ；C4與Cv4的公共端接外部電壓V2 ；Cvl與Cv3的公共端和Cv2與Cv4的公共端同時(shí)接控制電壓Vtune ；L1 一端接MPl柵端,另一端接MP2柵端,控制端接地。
[0024]電容陣列模塊包括反相器INVm，其中m為1,2,3,4,5 ;電阻Rlm，R2m，其中m為1，2，3，4，5 ;以及用于實(shí)現(xiàn)頻率自校正的固定電容Clm，C2m，其中m為1，2，3，4，5 ;各固定電容串接在一組開(kāi)關(guān)SWn上，其中η為1，2，3，4，5 ;開(kāi)關(guān)的開(kāi)啟或關(guān)斷由5位控制字Β〈4:0>控制，控制字由自校正電路產(chǎn)生。第一級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW1，Sffl的柵端接控制字信號(hào)B〈0>，Sffl的源端接C21，Sffl的漏端接Cll ；R11 一端接R21，另一端接SWl的漏端，R21—端接R11，另一端接SWl的源端；INV1輸入端接控制字信號(hào)B〈0>，輸出端接Rll與R21的公共端；C11 一端接SWl的漏端，另一端接MP2的柵端，C21 一端接SWl的源端，另一端接MPl的柵端。第二級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW2，SW2的柵端接控制字信號(hào)B〈l>，SW2的源端接C22，SW2的漏端接C12 ；R12 一端接R22，另一端接SW2的漏端，R22 —端接R12，另一端接SW2的源端；INV2輸入端接控制字信號(hào)B〈l>，輸出端接R12與R22的公共端；C12 —端接SW2的漏端，另一端接MP2的柵端，C22 —端接SW2的源端，另一端接MPl的柵端。第三級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW3，SW3的柵端接控制字信號(hào)B〈2>，SW3的源端接C23，SW3的漏端接Cl3 ;Rl3 —端接R23，另一端接SW3的漏端，R23 —端接Rl3，另一端接SW3的源端；INV3輸入端接控制字信號(hào)B〈2>，輸出端接R13與R23的公共端；C13 —端接SW3的漏端，另一端接MP2的柵端，C23 一端接SW3的源端，另一端接MPl的柵端。第四級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW4，SW4的柵端接控制字信號(hào)B〈3>，SW4的源端接C24，SW4的漏端接C14 ；R14一端接R24，另一端接SW4的漏端，R24 一端接R14，另一端接SW4的源端；INV4輸入端接控制字信號(hào)B〈3>，輸出端接R14與R24的公共端；C14 一端接SW4的漏端，另一端接MP2的柵端，C24—端接SW4的源端，另一端接MPl的柵端。第五級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW5，SW5的柵端接控制字信號(hào)B〈4>，SW5的源端接C25，SW5的漏端接C15 ；R15 一端接R25，另一端接SW5的漏端，R25 —端接R15，另一端接SW5的源端；INV5輸入端接控制字信號(hào)B〈4>，輸出端接R15與R25的公共端；C15 —端接SW5的漏端，另一端接MP2的柵端，C25 —端接SW5的源端，另一端接MPl的柵端。
[0025]另外，本實(shí)用新型還包括輸入緩沖電路和輸出緩沖電路來(lái)改善信號(hào)；所述輸入緩沖電路的輸入端接輸入?yún)⒖夹盘?hào)，兩個(gè)輸出端分別接鑒頻鑒相器的輸入端和自校正電路的輸入端；輸出緩沖電路的輸入端接分頻器的輸出端，輸出端為輸出信號(hào)。
[0026]本實(shí)用新型還在鎖相環(huán)路的上加入的AFC模塊和外圍電路，外圍電路包括反相器INV三個(gè)開(kāi)關(guān)Kl，K2，K3。Kl 一端接電荷泵輸出，另一端接濾波器輸入，控制端接INV的輸出；K2 —端接濾波器輸入，另一端接0.9V電壓，控制端接AFC輸出的Switch信號(hào)；K3 —端接濾波器輸出，另一端接0.9V電壓，控制端接AFC輸出的Switch信號(hào)；INV輸入端接AFC輸出的Switch信號(hào),輸出端接Kl控制端；AFC—個(gè)輸入端接濾波器輸出，另一個(gè)輸入端接輸Λ Buffer的輸出；AFC的Switch輸出端接K3的控制端，AFC的B〈4:0>輸出端接壓控振蕩器的 Swn，n 為 1,2,3,4,50
[0027]AFC模塊包括一個(gè)電壓比較器，該電壓比較器包含兩個(gè)電流源Isl和Is2、兩個(gè)反相器INVa和INVb、兩個(gè)比較器COMl和COM2、四個(gè)開(kāi)關(guān)Kl，K2，K3，K4、七個(gè)電阻Rl，R2，R3，R4，R5，R6，R7，以及一個(gè)電容Cl。具體電路連接為:Isl的+端接VDD，-端Rl，Is2的+端接R7，_端接地；INVa輸入端接外部信號(hào)VL〈0>，輸出端接Kl的控制端，INVb輸入端接外部信號(hào)VL〈1>，輸出端接K2控制端；R1 —端接Isl-端，另一端接R2，R2 一端接Rh另一端接R5，R3 —端接R6，另一端接R4，R4 —端接R3，另一端接R7，R5 —端接R2，另一端接地，R6 —端接VDD，另一端接R3，R7 —端接R4，另一端接Is2的+端；K1 一端接Isl-端與Rl的公共端，另一端接Rl和R2的公共端，控制端接INVa的輸出，K2 —端接Rl與R2的公共端，另一端接R2與R5的公共端，控制端接INVb的輸出，K3 一端接R3與R6的公共端，另一端接R3與R4的公共端，控制端接外部信號(hào)VH〈0>，K4 一端接R3與R4的公共端，另一端接R4與R7的公共端，控制端接外部信號(hào)VH〈1> ；C1 一端接VDD，另一端接R4與R7的公共端；C0M1的-端接R4與R7的公共端，+端接外置電壓VT，COM2的-端接外置電壓VT，+端接Rl與Isl-端的公共端。
[0028]二、下面結(jié)合附圖和實(shí)施例進(jìn)一步闡述本實(shí)用新型，以下實(shí)施例用來(lái)說(shuō)明本實(shí)用新型，但不限制本實(shí)用新型的使用范圍。
[0029]圖2是本實(shí)用新型提供的具有頻率自校正功能的低噪聲鎖相環(huán)系統(tǒng)原理圖，由鎖相環(huán)路和自校正電路組成，其中鎖相環(huán)路由鑒頻鑒相器，電荷泵，低通環(huán)路濾波器，壓控振蕩器，分頻器依次連接構(gòu)成。自校正電路由電壓比較器，邏輯電路組成。
[0030]該頻率自校正功能的低噪聲鎖相環(huán)的低通環(huán)路濾波器采用三階結(jié)構(gòu)，其傳輸函數(shù)
F(s)=_^_______
為 s(Pt +G 8 01 -.1.+CJ2) 2。
*q+Cj+Cj.q + Cj + ?^
[0031]該具有頻率自校正功能的低噪聲鎖相環(huán)還包括三個(gè)開(kāi)關(guān)Kl，K2，K3。Kl位于電荷泵輸出和環(huán)路濾波器輸入之間，K2位于固定電壓0.9V(工作電壓的一半)和環(huán)路濾波器輸入之間，K3位于固定電壓0.9V和壓控振蕩器輸入之間。
[0032]該具有頻率自校正功能的低噪聲鎖相環(huán)的壓控振蕩器如圖3所示，包括諧振電感L1、第一壓控變?nèi)莨蹸vl、第二壓控變?nèi)莨蹸v2、由第一 PMOS管MPl和第二 PMOS管MP2交叉耦合構(gòu)成的負(fù)阻，以及一組用于實(shí)現(xiàn)頻率自校正的固定電容Cm，m為1，2，3，4，5，各固定電容串接在一組開(kāi)關(guān)SWn上，η為1，2，3，4，5，開(kāi)關(guān)的開(kāi)啟或關(guān)斷由5位控制字Β〈4: O〉控制，控制字由自校正電路產(chǎn)生。通過(guò)改變電容開(kāi)關(guān)的控制字就可以改變接入諧振腔的電容大小，從而方便的改變鎖相環(huán)的輸出頻率。
[0033]該具有頻率自校正功能的低噪聲鎖相環(huán)的工作原理流程圖如圖4所示，鎖相環(huán)開(kāi)始工作時(shí)，壓控振蕩器的壓控電壓被設(shè)為0.9V，5位控制字Β〈4:0>被設(shè)為10000，自校正電路不斷檢測(cè)壓控電壓Vtune的值，并與預(yù)先設(shè)置好的電壓范圍(VL，VH)比較，根據(jù)比較結(jié)果來(lái)決定電容開(kāi)關(guān)控制字的變化。當(dāng)Vtune大于VH時(shí)，需要改變到更高中心頻率的壓控曲線上，電容開(kāi)關(guān)控制字加1，減小固定電容的接入，同時(shí)把Vtune置為0.9V，返回繼續(xù)比較；當(dāng)Vtune小于VL時(shí)，需要改變到更低中心頻率的壓控曲線上，電容控制字減1，增大固定電容的接入，同時(shí)把Vtune置為0.9V，返回繼續(xù)比較；當(dāng)Vtune在VL和VH之間時(shí)，電容開(kāi)關(guān)控制字和Vtune均不改變，返回繼續(xù)比較。
[0034]圖4是實(shí)施例設(shè)計(jì)的電壓比較器，R1，R2，R5是決定電壓范圍下限的分壓電阻，R3，R4，R6，R7是決定電壓范圍上限的分壓電阻，其中電阻Rl，R2，R3，R4上分別并接開(kāi)關(guān)K1，K2，K3，K4。流過(guò)分壓電阻的電流為固定值。由信號(hào)VH〈1:0>，VL〈1:0>控制開(kāi)關(guān)Κ1，Κ2，Κ3，Κ4的開(kāi)啟或關(guān)斷，決定分壓電阻Rl，R2，R3，R4的接入情況，從而改變電壓比較器的比較電壓范圍。信號(hào)VH〈1:0>，VL〈1:0>根據(jù)壓控曲線的線性部分在電路工作之前設(shè)置好。
[0035]在電容開(kāi)關(guān)控制字為不同值時(shí)，實(shí)施例的壓控增益在45MHz/V到80Mhz/V之間。
[0036]本文中所描述的具體實(shí)施例僅僅是對(duì)本實(shí)用新型精神作舉例說(shuō)明。本實(shí)用新型所屬【技術(shù)領(lǐng)域】的技術(shù)人員可以對(duì)所描述的具體實(shí)施例做各種各樣的修改或補(bǔ)充或采用類(lèi)似的方式替代，但并不會(huì)偏離本實(shí)用新型的精神或者超越所附權(quán)利要求書(shū)所定義的范圍。
【權(quán)利要求】
1.一種具有頻率自校正功能的低噪聲鎖相環(huán)，其特征在于，包括鎖相環(huán)路和自校正電路；其中鎖相環(huán)路包括依次連接的鑒頻鑒相器，電荷泵，低通環(huán)路濾波器，壓控振蕩器，分頻器；自校正電路包括電壓比較器，邏輯電路；所述鎖相環(huán)路和自校正電路相連。
2.根據(jù)權(quán)利要求1所述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，其特征在于，所述的壓控振蕩器包括偏置PMOS管MPO、固定電容Cl，C2, C3, C4、諧振電感L1、壓控變?nèi)莨蹸vl, Cv2，Cv3，Cv4、由PMOS管MPl和PMOS管MP2交叉耦合構(gòu)成的負(fù)阻，以及用于實(shí)現(xiàn)頻率自校正的電容陣列模塊；其中MPO源端接電壓VDD，MP0的柵端接外部偏置電壓，MPO的漏端接MPl和MP2的源端；MP1的漏端接在MP2的漏端，MPl的源端接在MP2的柵端，MPl的柵端接在MP2的源端；C1 一端接MP2柵端，另一端接Cvl ；C2 一端接MP2柵端，另一端接Cv2 ；C3 一端接MPl柵端，另一端接Cv3 ；C4 一端接MPl柵端，另一端接Cv4 ；Cvl 一端接Cl，另一端接Cv3 ；Cv2 一端接C2，另一端接Cv4 ；Cv3 一端接C3，另一端接Cvl ；Cv4 一端接C4，另一端接Cv2 ；C1與Cvl的公共端接外部電壓Vl ；C2與Cv2的公共端接外部電壓Vl ；C3與Cv3的公共端接外部電壓V2 ；C4與Cv4的公共端接外部電壓V2 ；Cvl與Cv3的公共端和Cv2與Cv4的公共端同時(shí)接控制電壓Vtune ；L1 一端接MPl柵端,另一端接MP2柵端,控制端接地。
3.根據(jù)權(quán)利要求2所述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，其特征在于，所述電容陣列模塊包括反相器INVm，其中m為1，2，3，4，5 ;電阻Rlm，R2m，其中m為1,2,3,4,5 ;以及用于實(shí)現(xiàn)頻率自校正的固定電容Clm，C2m，其中m為1，2，3，4，5 ;各固定電容串接在一組開(kāi)關(guān)SWn上，其中η為1，2，3，4，5 ;開(kāi)關(guān)的開(kāi)啟或關(guān)斷由5位控制字Β〈4:0>控制，控制字由自校正電路產(chǎn)生；第一級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SWl，SWl的柵端接控制字信號(hào)B〈0>，Sffl的源端接C21，Sffl的漏端接Cll ；R11 一端接R21，另一端接SWl的漏端，R21 一端接RlI，另一端 接SWl的源端；INV1輸入端接控制字信號(hào)B〈0>，輸出端接Rll與R21的公共端；C11 一端接SWl的漏端，另一端接MP2的柵端，C21 一端接SWl的源端，另一端接MPl的柵端；第二級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW2，SW2的柵端接控制字信號(hào)B〈l>，SW2的源端接C22，SW2的漏端接C12 ；R12 一端接R22，另一端接SW2的漏端，R22 一端接R12，另一端接SW2的源端；INV2輸入端接控制字信號(hào)B〈l>，輸出端接R12與R22的公共端；C12 —端接SW2的漏端，另一端接MP2的柵端，C22 一端接SW2的源端，另一端接MPl的柵端；第三級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW3，SW3的柵端接控制字信號(hào)B〈2>，SW3的源端接C23，SW3的漏端接C13 ；R13 一端接R23，另一端接SW3的漏端，R23 一端接R13，另一端接SW3的源端；INV3輸入端接控制字信號(hào)B〈2>，輸出端接R13與R23的公共端；C13 —端接SW3的漏端，另一端接MP2的柵端，C23 —端接SW3的源端，另一端接MPl的柵端；第四級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW4，SW4的柵端接控制字信號(hào)B〈3>，SW4的源端接C24，SW4的漏端接C14 ；R14一端接R24，另一端接SW4的漏端，R24 一端接R14，另一端接SW4的源端；INV4輸入端接控制字信號(hào)B〈3>，輸出端接R14與R24的公共端；C14 一端接SW4的漏端，另一端接MP2的柵端，C24 —端接SW4的源端，另一端接MPl的柵端；第五級(jí)電路結(jié)構(gòu)為:開(kāi)關(guān)為NMOS管SW5，SW5的柵端接控制字信號(hào)B〈4>，SW5的源端接C25，SW5的漏端接C15 ；R15 一端接R25，另一端接SW5的漏端，R25 —端接R15，另一端接SW5的源端；INV5輸入端接控制字信號(hào)B〈4>，輸出端接R15與R25的公共端；C15 —端接SW5的漏端，另一端接MP2的柵端，C25 —端接SW5的源端，另一端接MPl的柵端。
4.根據(jù)權(quán)利要求3所述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，其特征在于，還包括輸入緩沖電路和輸出緩沖電路來(lái)改善信號(hào)；所述輸入緩沖電路的輸入端接輸入?yún)⒖夹盘?hào)，兩個(gè)輸出端分別接鑒頻鑒相器的輸入端和自校正電路的輸入端；輸出緩沖電路的輸入端接分頻器的輸出端，輸出端為輸出信號(hào)。
5.根據(jù)權(quán)利要求4所述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，其特征在于，該具有頻率自校正功能的低噪聲鎖相環(huán)還包括在鎖相環(huán)路的上加入的AFC模塊和外圍電路，外圍電路包括反相器INV三個(gè)開(kāi)關(guān)Kl，K2，K3 ；K1 一端接電荷泵輸出，另一端接濾波器輸入，控制端接INV的輸出；K2 —端接濾波器輸入，另一端接0.9V電壓，控制端接AFC輸出的Switch信號(hào)；K3—端接濾波器輸出，另一端接0.9V電壓，控制端接AFC輸出的Switch信號(hào)；INV輸入端接AFC輸出的Switch信號(hào)，輸出端接Kl控制端；AFC —個(gè)輸入端接濾波器輸出，另一個(gè)輸入端接輸入Buffer的輸出；AFC的Switch輸出端接K3的控制端，AFC的B〈4:0>輸出端接壓控振蕩器的Swn，η為1，2，3，4，5。
6.根據(jù)權(quán)利要求5所述的一種具有頻率自校正功能的低噪聲鎖相環(huán)，其特征在于，AFC模塊包括一個(gè)電壓比較器，該電壓比較器包含兩個(gè)電流源Isl和Is2、兩個(gè)反相器INVa和INVb、兩個(gè)比較器 COMl 和 COM2、四個(gè)開(kāi)關(guān) Kl，K2, K3, K4、七個(gè)電阻 Rl, R2, R3, R4, R5, R6,R7，以及一個(gè)電容Cl ;具體電路連接為:Isl的+端接VDD，-端Rl，Is2的+端接R7，-端接地；INVa輸入端接外部信號(hào)VL〈0>，輸出端接Kl的控制端，INVb輸入端接外部信號(hào)VL〈1>，輸出端接K2控制端；R1 —端接Isl-端，另一端接R2，R2 一端接Rl，另一端接R5，R3 一端接R6，另一端接R4，R4 一端接R3，另一端接R7，R5 一端接R2，另一端接地，R6 一端接VDD，另一端接R3，R7 一端接R4，另一端接Is2的+端；K1 一端接Isl-端與Rl的公共端，另一端接Rl和R2的公共端，控制端接INVa的輸出，K2 一端接Rl與R2的公共端，另一端接R2與R5的公共端，控制端接INVb的輸出，K3 —端接R3與R6的公共端， 另一端接R3與R4的公共端，控制端接外部信號(hào)VH〈0>，K4 一端接R3與R4的公共端，另一端接R4與R7的公共端，控制端接外部信號(hào)VH〈1> ；C1 一端接VDD，另一端接R4與R7的公共端；C0M1的-端接R4與R7的公共端，+端接外置電壓VT，COM2的-端接外置電壓VT，+端接Rl與Isl-端的公共端。
【文檔編號(hào)】H03L7/18GK203859741SQ201420267838
【公開(kāi)日】2014年10月1日 申請(qǐng)日期:2014年5月23日 優(yōu)先權(quán)日:2014年5月23日
【發(fā)明者】江金光, 劉乃中 申請(qǐng)人:武漢大學(xué)