Cdr鑒相器系統(tǒng)的制作方法
【專利摘要】本實用新型公開了一種CDR鑒相器系統(tǒng)，包括至少四組鑒相設(shè)備及兩個或門，每組鑒相設(shè)備包括鑒相器、第一觸發(fā)器及第二觸發(fā)器，將在采樣時鐘三個連續(xù)相位時間點采樣獲得的采樣信息輸入各個鑒相器，鑒相器對輸入的采樣信息進(jìn)行對比分析，鑒相器的第一輸出端與第二輸出端分別與第一觸發(fā)器及第二觸發(fā)器的輸入端連接；系統(tǒng)時鐘一與當(dāng)前采樣時鐘的相位相異的時鐘輸入第一觸發(fā)器與第二觸發(fā)器的時鐘控制端，系統(tǒng)時鐘另一與當(dāng)前采樣時鐘的相位相異的時鐘輸入第一觸發(fā)器與第二觸發(fā)器的使能端；每組鑒相設(shè)備的第一觸發(fā)器均與一個或門的輸入端連接，每組鑒相設(shè)備的第二觸發(fā)器均與另一個或門的輸入端連接。本實用新型的CDR鑒相器系統(tǒng)減少了系統(tǒng)延遲，降低了CDR鑒相器系統(tǒng)的抖動，提高了判決精度。
【專利說明】CDR鑒相器系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及半導(dǎo)體集成電路領(lǐng)域，更具體地涉及一種⑶R鑒相器系統(tǒng)。

【背景技術(shù)】
[0002] 請參考圖1與圖2,傳統(tǒng)的⑶R鑒相器系統(tǒng)如圖2所示，包括數(shù)據(jù)同步模塊與鑒相 器模塊，數(shù)據(jù)同步模塊把輸入的數(shù)據(jù)（如圖1中的S1、S2、S3、S4)在系統(tǒng)時鐘elk的不同相 位時間點（clk〇-clk7)采樣獲得的信息（Dl、D2、D3、D4)同步輸出；其中，clkl-clk7的相 位相對于系統(tǒng)時鐘elk依次延遲了一個延遲單位，elkO的相位相對elk沒有延遲；該延遲 單位的具體時間由數(shù)據(jù)的長度決定，參見圖1，在設(shè)置該延遲單位時，clk0、clk2、clk4、clk6 在對應(yīng)數(shù)據(jù)的中間位置進(jìn)行采樣，而clkl、clk3、clk5、clk7在數(shù)據(jù)翻轉(zhuǎn)位置進(jìn)行采樣；鑒 相器模塊判斷采樣時鐘（clk〇-clk7)相對于數(shù)據(jù)（S1、S2、S3、S4)超前/滯后，送出判斷信 息至CDR以反饋調(diào)節(jié)時鐘數(shù)據(jù)相對位置。
[0003] 請再結(jié)合參考圖3,圖3為現(xiàn)有技術(shù)中鑒相器模塊的結(jié)構(gòu)框圖。如圖所示，采樣獲 得的信息D1、D2、D3、D4,分別輸入四個鑒相器，各個鑒相器用沿采樣值與相鄰數(shù)據(jù)采樣值相 比較來判決采樣沿超前/滯后。上述有4相過采樣，故有4個可用沿信息，使用4份相同電 路分別判斷，如圖3所示。鑒相器判決后的信息分別輸入加法器1、加法器2,加法器1對鑒 相器1與鑒相器2的鑒相信息相加，加法器2對鑒相器3與鑒相器4的鑒相信息相加；觸發(fā) 器1對加法器1相加結(jié)果進(jìn)行中間存儲以保證時序收斂，觸發(fā)器2對加法器2相加結(jié)果進(jìn) 行存儲以保證時序收斂；加法器3對觸發(fā)器1與觸發(fā)器2輸出的鑒相信息之和再次相加；觸 發(fā)器3對加法器3相加結(jié)果進(jìn)行中間存儲以保證時序收斂；多數(shù)判決/投票器對鑒相器1、 鑒相器2、鑒相器3、鑒相器4之和做多數(shù)投票判決，判決當(dāng)前數(shù)據(jù)時鐘相位相對關(guān)系；最后 通過觸發(fā)器4輸出兩判決結(jié)果outl、out2。
[0004] 在CDR鑒相器系統(tǒng)中，相位信息判決到有效的反饋到控制電路控制新的相位改變 時間稱為系統(tǒng)延遲。系統(tǒng)延遲值的大小直接決定了 CDR鑒相器系統(tǒng)有效帶寬，該值越大，從 相位信息判決到有效的反饋到控制電路控制新的相位改變的時間越長，錯誤的相位信息累 計量也越大，采樣相位點偏離理想點也越來越遠(yuǎn)。在現(xiàn)有技術(shù)的CDR鑒相器系統(tǒng)中，數(shù)據(jù)同 步模塊需要使用1. 5個周期T(T = 4*UI，Π 為4相過采樣周期）將數(shù)據(jù)同步，級聯(lián)的鑒相 器模塊中使用了 3級觸發(fā)器（觸發(fā)器1、2,觸發(fā)器3,觸發(fā)器4)，每一級觸發(fā)器需要使用1T 將此前結(jié)果做多數(shù)判決；從而整個系統(tǒng)共引入的系統(tǒng)延遲為1. 5T+3T = 4. 5T。如此大的系 統(tǒng)延遲將引入較大的⑶R系統(tǒng)抖動，使得⑶R鑒相器系統(tǒng)的判決結(jié)果誤差增大。
[0005] 因此，有必要提供一種改進(jìn)的⑶R鑒相器系統(tǒng)來克服上述缺陷。 實用新型內(nèi)容
[0006] 本實用新型的目的是提供一種⑶R鑒相器系統(tǒng)，本實用新型的⑶R鑒相器系統(tǒng)減 少了系統(tǒng)延遲，降低了 CDR鑒相器系統(tǒng)的抖動，提高了判決精度。
[0007] 為實現(xiàn)上述目的，本實用新型提供了一種⑶R鑒相器系統(tǒng)，包括采樣器，系統(tǒng)時鐘 對其相位進(jìn)行延遲形成采樣時鐘，所述采樣器在采樣時鐘不同的相位時間點對輸入的數(shù)據(jù) 信息進(jìn)行采樣，其中，所述CDR鑒相器系統(tǒng)還包括至少四組鑒相設(shè)備及兩個或門，每組所述 鑒相設(shè)備包括鑒相器、第一觸發(fā)器及第二觸發(fā)器，采樣器將在采樣時鐘三個連續(xù)相位時間 點采樣獲得的采樣信息輸入各個所述鑒相器，所述鑒相器對輸入的采樣信息進(jìn)行對比分 析，且各個所述鑒相器具有兩個輸出端，所述鑒相器的第一輸出端與所述第一觸發(fā)器的輸 入端連接，所述鑒相器的第二輸出端與所述第二觸發(fā)器的輸入端連接；系統(tǒng)時鐘一與當(dāng)前 采樣時鐘的相位相異的時鐘分別輸入所述第一觸發(fā)器與第二觸發(fā)器的時鐘控制端，系統(tǒng)時 鐘另一與當(dāng)前采樣時鐘的相位相異的時鐘分別輸入所述第一觸發(fā)器與第二觸發(fā)器的使能 端；每組鑒相設(shè)備的所述第一觸發(fā)器的輸出端均與一個所述或門的輸入端連接，每組鑒相 設(shè)備的所述第二觸發(fā)器的輸出端均與另一個所述或門的輸入端連接。
[0008] 較佳地，所述采樣時鐘為系統(tǒng)時鐘延遲0-N個延遲單位后的時鐘,且每個延遲單 位的長度為輸入數(shù)據(jù)信息長度的一半，N為正整數(shù)。
[0009] 較佳地，輸入每個所述鑒相器的三個采樣信息，第一個采樣信息為采樣前一個數(shù) 據(jù)信息中間位置獲得的采樣信息，第二個采樣信息為采樣前一個數(shù)據(jù)信息與后一個數(shù)據(jù)信 息翻轉(zhuǎn)位置獲得的采樣信息，第三個采樣信息為采樣后一個數(shù)據(jù)信息中間位置獲得的采樣 信息，且該兩數(shù)據(jù)信息為相鄰的兩數(shù)據(jù)信息。
[0010] 較佳地，輸入各個所述第一觸發(fā)器與第二觸發(fā)器的時鐘均為采樣數(shù)據(jù)信息中間位 置的采樣時鐘。
[0011] 較佳地，所述鑒相設(shè)備為四組，所述第一組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器 的時鐘控制端輸入的采樣時鐘為延遲了 6個延遲單位的系統(tǒng)時鐘，所述第一組鑒相設(shè)備的 第一觸發(fā)器與第二觸發(fā)器的使能端輸入的采樣時鐘為延遲了 4個延遲單位的系統(tǒng)時鐘；所 述第二組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的時鐘控制端輸入的采樣時鐘為延遲了0 個延遲單位的系統(tǒng)時鐘，所述第二組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的使能端輸入的 時鐘為延遲了 6個延遲單位的系統(tǒng)時鐘；所述第三組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器 的時鐘控制端輸入的采樣時鐘為延遲了 2個延遲單位的系統(tǒng)時鐘，所述第三組鑒相設(shè)備的 第一觸發(fā)器與第二觸發(fā)器的使能端輸入的采樣時鐘為延遲了 〇個延遲單位的系統(tǒng)時鐘；所 述第四組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的時鐘控制端輸入的采樣時鐘為延遲了4 個延遲單位的系統(tǒng)時鐘，所述第四組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的時鐘控制端輸 入的采樣時鐘為延遲了 2個延遲單位的系統(tǒng)時鐘。
[0012] 與現(xiàn)有技術(shù)相比，本實用新型的⑶R鑒相器系統(tǒng)只使用一級鑒相器設(shè)備即完成了 鑒相功能，而且在所述鑒相器設(shè)備中只包括一級觸發(fā)器，產(chǎn)生的系統(tǒng)延遲為〇. 5T，降低了 CDR鑒相器系統(tǒng)的抖動，提高了判決精度
[0013] 通過以下的描述并結(jié)合附圖，本實用新型將變得更加清晰，這些附圖用于解釋本 實用新型。

【專利附圖】

【附圖說明】
[0014] 圖1為現(xiàn)有技術(shù)的⑶R鑒相系統(tǒng)采樣的時序圖。
[0015] 圖2為現(xiàn)有技術(shù)的⑶R鑒相系統(tǒng)的結(jié)構(gòu)框圖。
[0016] 圖3為現(xiàn)有技術(shù)的⑶R鑒相系統(tǒng)的鑒相器模塊的結(jié)構(gòu)框圖。
[0017] 圖4為本實用新型的⑶R鑒相系統(tǒng)采樣的時序圖。
[0018] 圖5為本實用新型的⑶R鑒相系統(tǒng)的結(jié)構(gòu)框圖。

【具體實施方式】
[0019] 現(xiàn)在參考附圖描述本實用新型的實施例，附圖中類似的元件標(biāo)號代表類似的元 件。如上所述，本實用新型提供了一種CDR鑒相器系統(tǒng)，本實用新型的CDR鑒相器系統(tǒng)減少 了系統(tǒng)延遲，降低了 CDR鑒相器系統(tǒng)的抖動，提高了判決精度。
[0020] 請結(jié)合參考圖4與圖5,本實用新型的⑶R鑒相器系統(tǒng)包括：采樣器（圖未示）、 至少四組鑒相設(shè)備及兩個或門（〇Rl、〇R2)。系統(tǒng)時鐘elk對其相位進(jìn)行延遲形成采樣時 鐘，所述米樣器在米樣時鐘不同的相位時間點（elkO、clkl、clk2、clk3、clk4、clk5、clk6、 clk7……）對輸入的數(shù)據(jù)信息data進(jìn)行采樣。每組所述鑒相設(shè)備包括鑒相器PHDJDG、第一 觸發(fā)器DFF1及第二觸發(fā)器DFF2,采樣器將在采樣時鐘三個連續(xù)相位時間點采樣獲得的采 樣信息（MO、Ml、M2、M3、M4、M5、M6……）輸入各個所述鑒相器PHDJDG，所述鑒相器PHDJDG 對輸入的采樣信息進(jìn)行對比分析；且各個所述鑒相器PHDJDG具有兩個輸出端，所述鑒相器 PHDJDG的第一輸出端up與所述第一觸發(fā)器DFF1的輸入端連接，所述鑒相器PHDJDG的第 二輸出端dn與所述第二觸發(fā)器DFF2的輸入端連接；從而所述鑒相器PHDJDG將其判決結(jié)果 通過其兩輸出端輸入至所述第一觸發(fā)器DFF1與第二觸發(fā)器DFF2。系統(tǒng)時鐘一與當(dāng)前采樣 時鐘的相位相異的時鐘分別輸入所述第一觸發(fā)器DFF1與第二觸發(fā)器DFF2的時鐘控制端， 系統(tǒng)時鐘另一與當(dāng)前采樣時鐘的相位相異的時鐘分別輸入所述第一觸發(fā)器DFF1與第二觸 發(fā)器DFF2的使能端；從而當(dāng)輸入所述第一觸發(fā)器DFF1與第二觸發(fā)器DFF2的兩個采樣時鐘 均為上升沿時，所述第一觸發(fā)器DFF1與第二觸發(fā)器DFF2輸出所述鑒相器PHDJDG的判決結(jié) 果。每組鑒相設(shè)備的所述第一觸發(fā)器DFF1的輸出端均與一個所述或門0R1的輸入端連接， 每組鑒相設(shè)備的所述第二觸發(fā)器DFF2的輸出端均與另一個所述或門0R2的輸入端連接；從 而任一采樣信息被所述鑒相器PHDJDG判決為超前/滯后均可通過所述或門0R1、0R2輸出 判決結(jié)果，以方便進(jìn)行后續(xù)調(diào)節(jié)。其中，所述采樣時鐘為系統(tǒng)時鐘elk延遲0-N個延遲單位 后的時鐘，且每個延遲單位的長度為輸入數(shù)據(jù)信息長度的一半，N為正整數(shù)，N的取值可根 據(jù)采樣數(shù)據(jù)信息data的多少具體設(shè)置；采樣時鐘clkl-clk7的相位相對于系統(tǒng)時鐘elk依 次延遲了一個延遲單位，elkO的相位相對elk沒有延遲，具體如圖4所示，在設(shè)置所述延遲 單位時，采樣時鐘clk0、clk2、clk4、clk6在對應(yīng)數(shù)據(jù)信息（S1、S2、S3、S4……）的中間位置 進(jìn)行采樣，而〇讓1、(311^3、(3讓5、(311^7在數(shù)據(jù)信息（31、32、33、34……）翻轉(zhuǎn)位置進(jìn)行采樣， 從而可根據(jù)輸入數(shù)據(jù)信息data的長度而具體設(shè)置延遲單位的延遲時間。如圖4及圖5所 示，所述采樣器在采樣時鐘不同的相位時間點（elkO、clkl、clk2、clk3、clk4、clk5、clk6、 clk7……）采樣獲得的數(shù)據(jù)信息（M0、M1、M2、M3、M4、M5、M6……）在本實用新型的優(yōu)選實施 方式中，輸入每個所述鑒相器PHDJDG的三個采樣信息，第一個采樣信息為采樣前一個數(shù)據(jù) 信息中間位置獲得的米樣信息（M0、M2、M4、M6......中的一個），第二個米樣信息為米樣前一 個數(shù)據(jù)信息與后一個數(shù)據(jù)信息翻轉(zhuǎn)位置獲得的采樣信息（M1、M3、M5、M7……中的一個），第 三個米樣信息為米樣后一個數(shù)據(jù)信息中間位置獲得的米樣信息（M0、M2、M4、M6......中的一 個），且該兩數(shù)據(jù)信息為相鄰的兩數(shù)據(jù)信息。另外，輸入各個所述第一觸發(fā)器DFF1與第二 觸發(fā)器DFF2的時鐘均為采樣數(shù)據(jù)信息中間位置的采樣時鐘，例如為采樣時鐘（clk0、clk2、 clk4、clk6......)中的兩個。
[0021] 具體地，參考圖5,描述本實用新型的一個具體實施例。時鐘clko相較系統(tǒng)時鐘 elk延遲了 0個延遲單位，且時鐘clkO采樣數(shù)據(jù)信息S1的中間位置，得到采樣后的信息M0 ; 采樣時鐘clkl相較系統(tǒng)時鐘elk延遲了 1個延遲單位，且時鐘clkl采樣數(shù)據(jù)信息S1翻轉(zhuǎn) 至數(shù)據(jù)信息S2的翻轉(zhuǎn)位置，得到采樣后的信息Ml ;依此類推，采樣時鐘elkN相較系統(tǒng)時鐘 elk延遲了 N個延遲單位，得到采樣信息麗；且如圖4所示，當(dāng)N為雙數(shù)時，采樣時鐘elkN 采樣數(shù)據(jù)信息的中間位置，當(dāng)N為單數(shù)時，采樣時鐘elkN采樣數(shù)據(jù)信息的翻轉(zhuǎn)位置。采樣 器將在三個連續(xù)相位時間點采樣獲得的采樣信息Μ0-ΜΝ輸入所述鑒相器PHDJDG，具體為圖 5中輸入第一組鑒相器設(shè)備的鑒相器PHDJDG的為采樣信息MO、Ml、M2,且采樣信息M0為采 樣數(shù)據(jù)信息S1中間位置獲得的采樣信息，采樣信息Ml為采樣數(shù)據(jù)信息S1與數(shù)據(jù)信息S2 翻轉(zhuǎn)位置獲得的采樣信息，采樣信息M2為采樣數(shù)據(jù)信息S2中間位置獲得的采樣信息；所述 鑒相器PHDJDG對輸入的采樣信息MO、Ml、M2進(jìn)行判決，并通過其兩個輸出端up、dn輸出判 決結(jié)果，其中，所述鑒相器PHD JDG的判決結(jié)果如表1所示： dsl__dt__ds2__up__dn ~ 1 一1 0 0 ~ 1 「 ? ? 0 ? 0 ?
[0022] 1 - 0 0 1 0 ~ 0 I 1 I 1 1-0 1 0 1 0
[0023] 表 1
[0024] 所述鑒相器PHDJDG兩個輸出端up、dn分別和第一觸發(fā)器DFF1及第二觸發(fā)器DFF2 的輸入端連接，從而所述鑒相器PHDJDG將其判決結(jié)果分別輸入兩個觸發(fā)器；與采樣所述數(shù) 據(jù)信息S1及S2不同相位的采樣時鐘clk4輸入第一觸發(fā)器DFF1和第二觸發(fā)器DFF2的使 能端，與采樣所述數(shù)據(jù)信息S1及S2不同相位的采樣時鐘clk6輸入第一觸發(fā)器DFF1和第 二觸發(fā)器DFF2的時鐘控制端，從而當(dāng)采樣時鐘clk4與clk6的上升沿到來時，所述第一觸 發(fā)器DFF1和第二觸發(fā)器DFF2的輸出端upl與dnl將所述鑒相器PHDJDG的兩判決結(jié)果輸 出。所述第二組鑒相器設(shè)備至第四組鑒相器設(shè)備對輸入的采樣信息的處理過程均同上述第 一組鑒相器設(shè)置，不同僅在于，所述第一組鑒相設(shè)備的第一觸發(fā)器DFF1與第二觸發(fā)器DFF2 的時鐘控制端輸入的采樣時鐘為延遲了 6個延遲單位的系統(tǒng)時鐘，所述第一組鑒相設(shè)備的 第一觸發(fā)器DFF1與第二觸發(fā)器DFF2的使能端輸入的采樣時鐘為延遲了 4個延遲單位的系 統(tǒng)時鐘；所述第二組鑒相設(shè)備的第一觸發(fā)器DFF1與第二觸發(fā)器DFF2的時鐘控制端輸入的 采樣時鐘為延遲了 〇個延遲單位的系統(tǒng)時鐘，所述第二組鑒相設(shè)備的第一觸發(fā)器DFF1與第 二觸發(fā)器DFF2的使能端輸入的時鐘為延遲了 6個延遲單位的系統(tǒng)時鐘；所述第三組鑒相設(shè) 備的第一觸發(fā)器DFF1與第二觸發(fā)器DFF2的時鐘控制端輸入的采樣時鐘為延遲了 2個延遲 單位的系統(tǒng)時鐘，所述第三組鑒相設(shè)備的第一觸發(fā)器DFF1與第二觸發(fā)器DFF2的使能端輸 入的采樣時鐘為延遲了 〇個延遲單位的系統(tǒng)時鐘；所述第四組鑒相設(shè)備的第一觸發(fā)器DFF1 與第二觸發(fā)器DFF2的時鐘控制端輸入的采樣時鐘為延遲了 4個延遲單位的系統(tǒng)時鐘，所述 第四組鑒相設(shè)備的第一觸發(fā)器DFF1與第二觸發(fā)器DFF2的時鐘控制端輸入的采樣時鐘為延 遲了 2個延遲單位的系統(tǒng)時鐘；如圖5所示，在此不再贅述。每組所述鑒相器設(shè)備的第一觸 發(fā)器DFF1的輸出端與所述或門0R1的輸入端連接，即upl-up4輸入所述或門0R1 ;每組所 述鑒相器設(shè)備的第二觸發(fā)器DFF2的輸出端與所述或門0R2的輸入端連接，即dnl-dn4輸入 所述或門0R2 ;從而任一采樣信息被所述鑒相器判決為超前/滯后均可通過所述或門0R1、 0R2輸出判決結(jié)果，以方便進(jìn)行后續(xù)調(diào)節(jié)。
[0025] 以上結(jié)合最佳實施例對本實用新型進(jìn)行了描述，但本實用新型并不局限于以上揭 示的實施例，而應(yīng)當(dāng)涵蓋各種根據(jù)本實用新型的本質(zhì)進(jìn)行的修改、等效組合。
【權(quán)利要求】
1. 一種CDR鑒相器系統(tǒng)，包括采樣器，系統(tǒng)時鐘對其相位進(jìn)行延遲形成采樣時鐘，所述 采樣器在采樣時鐘不同的相位時間點對輸入的數(shù)據(jù)信息進(jìn)行采樣，其特征在于，還包括至 少四組鑒相設(shè)備及兩個或門，每組所述鑒相設(shè)備包括鑒相器、第一觸發(fā)器及第二觸發(fā)器，采 樣器將在采樣時鐘三個連續(xù)相位時間點采樣獲得的采樣信息輸入各個所述鑒相器，所述鑒 相器對輸入的采樣信息進(jìn)行對比分析，且各個所述鑒相器具有兩個輸出端，所述鑒相器的 第一輸出端與所述第一觸發(fā)器的輸入端連接，所述鑒相器的第二輸出端與所述第二觸發(fā)器 的輸入端連接；系統(tǒng)時鐘一與當(dāng)前采樣時鐘的相位相異的時鐘分別輸入所述第一觸發(fā)器與 第二觸發(fā)器的時鐘控制端，系統(tǒng)時鐘另一與當(dāng)前采樣時鐘的相位相異的時鐘分別輸入所述 第一觸發(fā)器與第二觸發(fā)器的使能端；每組鑒相設(shè)備的所述第一觸發(fā)器的輸出端均與一個所 述或門的輸入端連接，每組鑒相設(shè)備的所述第二觸發(fā)器的輸出端均與另一個所述或門的輸 入端連接。
2. 如權(quán)利要求1所述的CDR鑒相器系統(tǒng)，其特征在于，所述采樣時鐘為系統(tǒng)時鐘延遲 0-N個延遲單位后的時鐘，且每個延遲單位的長度為輸入數(shù)據(jù)信息長度的一半，N為正整 數(shù)。
3. 如權(quán)利要求2所述的CDR鑒相器系統(tǒng)，其特征在于，輸入每個所述鑒相器的三個采樣 信息，第一個采樣信息為采樣前一個數(shù)據(jù)信息中間位置獲得的采樣信息，第二個采樣信息 為采樣前一個數(shù)據(jù)信息與后一個數(shù)據(jù)信息翻轉(zhuǎn)位置獲得的采樣信息，第三個采樣信息為采 樣后一個數(shù)據(jù)信息中間位置獲得的采樣信息，且該兩數(shù)據(jù)信息為相鄰的兩數(shù)據(jù)信息。
4. 如權(quán)利要求1所述的CDR鑒相器系統(tǒng)，其特征在于，輸入各個所述第一觸發(fā)器與第二 觸發(fā)器的時鐘均為采樣數(shù)據(jù)信息中間位置的采樣時鐘。
5. 如權(quán)利要求1所述的CDR鑒相器系統(tǒng)，其特征在于，所述鑒相設(shè)備為四組，所述第一 組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的時鐘控制端輸入的采樣時鐘為延遲了 6個延遲 單位的系統(tǒng)時鐘，所述第一組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的使能端輸入的采樣時 鐘為延遲了 4個延遲單位的系統(tǒng)時鐘；所述第二組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的 時鐘控制端輸入的采樣時鐘為延遲了 0個延遲單位的系統(tǒng)時鐘，所述第二組鑒相設(shè)備的第 一觸發(fā)器與第二觸發(fā)器的使能端輸入的時鐘為延遲了 6個延遲單位的系統(tǒng)時鐘；所述第三 組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的時鐘控制端輸入的采樣時鐘為延遲了 2個延遲 單位的系統(tǒng)時鐘，所述第三組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的使能端輸入的采樣時 鐘為延遲了 0個延遲單位的系統(tǒng)時鐘；所述第四組鑒相設(shè)備的第一觸發(fā)器與第二觸發(fā)器的 時鐘控制端輸入的采樣時鐘為延遲了 4個延遲單位的系統(tǒng)時鐘，所述第四組鑒相設(shè)備的第 一觸發(fā)器與第二觸發(fā)器的時鐘控制端輸入的采樣時鐘為延遲了 2個延遲單位的系統(tǒng)時鐘。
【文檔編號】H03L7/085GK203896333SQ201420275490
【公開日】2014年10月22日 申請日期:2014年5月27日 優(yōu)先權(quán)日:2014年5月27日
【發(fā)明者】張子澈 申請人:四川和芯微電子股份有限公司