一種集成級(jí)數(shù)混合運(yùn)算spwm發(fā)生器的制造方法
【專(zhuān)利摘要】一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器。該SPWM發(fā)生器可用于光伏逆變器、變頻電源、電機(jī)調(diào)速控制和UPS電源等領(lǐng)域。該SPWM發(fā)生器由級(jí)數(shù)混合運(yùn)算電路、地址發(fā)生器電路、虛擬ROM電路、死區(qū)調(diào)整電路、波形合成電路、載波發(fā)生器電路、工作狀態(tài)設(shè)置電路和時(shí)鐘發(fā)生器電路組成。本實(shí)用新型提供的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器上電后通過(guò)數(shù)學(xué)的方法在芯片內(nèi)計(jì)算正弦調(diào)制波數(shù)據(jù)，并存放在由RAM例化的虛擬ROM電路中，用于產(chǎn)生SPWM信號(hào)，集成在專(zhuān)用控制芯片中，不需要ROM存儲(chǔ)器，能夠有效減小芯片面積，降低芯片的成本和功耗。
【專(zhuān)利說(shuō)明】-種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及微電子技術(shù)、電力電子技術(shù)、逆變電源、變頻電源、電機(jī)驅(qū)動(dòng)和新 能源【技術(shù)領(lǐng)域】，特別涉及一種正弦波脈寬調(diào)制SPWM信號(hào)發(fā)生器的結(jié)構(gòu)。

【背景技術(shù)】
[0002] 正弦脈寬調(diào)制（SPWM)是一種基于面積等效理論的能量轉(zhuǎn)換技術(shù)，能夠?qū)⒅绷麟?源，如太陽(yáng)電池，轉(zhuǎn)換成正弦波單相或三相交流電，用來(lái)實(shí)現(xiàn)太陽(yáng)能逆變器、變頻電源、不間 斷供電電源、高性能電機(jī)驅(qū)動(dòng)與調(diào)速、步進(jìn)電機(jī)細(xì)分控制等，在航空、航海、電力電子、新能 源應(yīng)用等領(lǐng)域具有非常廣泛的應(yīng)用。
[0003] 傳統(tǒng)的SPWM發(fā)生器分為模擬電路方式和數(shù)字控制方式，其中模擬電路是用模擬 振蕩器來(lái)產(chǎn)生正弦波和三角波，利用模擬比較器合成SPWM信號(hào)，這種方法電路結(jié)構(gòu)簡(jiǎn)單， 但是存在著控制精度低，溫度漂移大，抗干擾能力差等缺點(diǎn)。而數(shù)字控制SPWM技術(shù)能夠有 效地克服這些缺點(diǎn)，通過(guò)數(shù)字電路實(shí)現(xiàn)，具有可編程的特點(diǎn)，很快成為技術(shù)主流，并且市場(chǎng) 上也出現(xiàn)了一些專(zhuān)用集成電路可供系統(tǒng)設(shè)計(jì)者選用。但是這種數(shù)字控制SPWM發(fā)生器大多 采用查表法來(lái)實(shí)現(xiàn)，在一個(gè)大容量的ROM中存儲(chǔ)一個(gè)周期的正弦波數(shù)據(jù)，對(duì)于SPWM專(zhuān)用控 制芯片的設(shè)計(jì)，將ROM安排在芯片內(nèi)部，會(huì)增大芯片面積和功耗，從而增加了芯片的成本， 將ROM安排在芯片外部也會(huì)增加 SPWM系統(tǒng)電路設(shè)計(jì)的成本。


【發(fā)明內(nèi)容】

[0004] 本實(shí)用新型目的是克服現(xiàn)有技術(shù)存在的上述不足，提供一種無(wú)需ROM存儲(chǔ)器的集 成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器。實(shí)現(xiàn)一種不需要ROM的比較法SPWM發(fā)生器。
[0005] 本實(shí)用新型提供的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器包括：時(shí)鐘發(fā)生器電路、級(jí) 數(shù)混合運(yùn)算電路、虛擬ROM電路、地址發(fā)生器電路、載波發(fā)生器電路、工作狀態(tài)設(shè)置電路、死 區(qū)調(diào)整電路和波形合成電路。
[0006] 時(shí)鐘發(fā)生器電路的輸入端與外部時(shí)鐘信號(hào)輸入相連，時(shí)鐘發(fā)生器電路的四個(gè)輸出 端分別與級(jí)數(shù)混合運(yùn)算電路、地址發(fā)生器電路、載波發(fā)生器電路和工作狀態(tài)設(shè)置電路的時(shí) 鐘輸入端相連。
[0007] 級(jí)數(shù)混合運(yùn)算電路的輸入端有兩個(gè)，分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路 的輸出端相連，級(jí)數(shù)混合運(yùn)算電路的輸出端有兩個(gè)，分別與虛擬ROM電路的一個(gè)輸入端和 地址發(fā)生器電路的一個(gè)輸入端相連；地址發(fā)生器電路的輸入端有三個(gè)，分別與級(jí)數(shù)混合運(yùn) 算電路、時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，地址發(fā)生器電路的輸出 端連到虛擬ROM電路的一個(gè)輸入端；虛擬ROM電路的輸出端與死區(qū)調(diào)整電路的一個(gè)輸入端 相連；死區(qū)調(diào)整電路有二個(gè)輸入端，分別與虛擬ROM電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出 端相連，死區(qū)調(diào)整電路輸出端與波形合成電路相連。
[0008] 載波發(fā)生器電路有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的一 個(gè)輸出端相連，其輸出端與波形合成電路的一個(gè)輸入端相連；波形合成電路有三個(gè)輸入端， 分別與載波發(fā)生器電路、死區(qū)調(diào)整電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，波形合成 電路輸出端有二個(gè)，分別與工作狀態(tài)設(shè)置電路的一個(gè)輸入端和外部SPWM信號(hào)輸出端相連。
[0009] 工作狀態(tài)設(shè)置電路的五個(gè)輸入端，分別與外部數(shù)據(jù)線(xiàn)、外部選通使能、外部數(shù)據(jù)使 能、時(shí)鐘發(fā)生器和波形合成電路的一個(gè)輸出端相連；工作狀態(tài)設(shè)置電路的五個(gè)輸出端分別 與級(jí)數(shù)混合運(yùn)算電路、載波發(fā)生器電路、地址發(fā)生器電路、死區(qū)調(diào)整電路和波形合成電路的 一個(gè)輸入端相連，另一個(gè)輸出端與外部相連。
[0010] 在本實(shí)用新型公開(kāi)的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，利用虛擬ROM存儲(chǔ)正弦 波波形數(shù)據(jù)。所述的虛擬ROM電路是利用RAM例化生成的ROM存儲(chǔ)空間，在所述的集成級(jí)數(shù) 混合運(yùn)算SPWM發(fā)生器中作為實(shí)際的ROM電路使用，這樣可以利用結(jié)構(gòu)簡(jiǎn)單的RAM代替ROM。
[0011] 級(jí)數(shù)混合運(yùn)算電路由控制電路、定標(biāo)電路、第一幕乘電路、第-幕乘電路、第二幕 乘電路、第一倍乘電路、第二倍乘電路、第三倍乘電路、第一求和電路、第二求和電路、第三 求和電路、第四求和電路、第五求和電路、第六求和電路、對(duì)稱(chēng)操作電路和地址計(jì)數(shù)脈沖發(fā) 生器電路組成?？刂齐娐返妮斎攵伺c時(shí)鐘發(fā)生器電路的一個(gè)輸出端相連，其輸出端有八個(gè)， 第一輸出端Ctrl與定標(biāo)電路的一個(gè)輸入端相連；第二輸出端ctr2與第一冪乘電路的一個(gè) 輸入端相連；第三輸出端ctr3同時(shí)與第二冪乘電路的一個(gè)輸入端和第一倍乘電路的一個(gè) 輸入端相連；第四輸出端ctr4同時(shí)與第三冪乘電路、第二倍乘電路和第一求和電路的一個(gè) 輸入端相連；第五輸出端ctr5同時(shí)與第二求和電路、第三求和電路和第三倍乘電路的一個(gè) 輸入端相連；第六輸出端ctr6與第四求和電路的一個(gè)輸入端相連；第七輸出端ctr7與第 五求和電路的一個(gè)輸入端相連；第八輸出端ctr8與第六求和電路的一個(gè)輸入端相連?？刂?電路在時(shí)鐘控制下生成八路控制信號(hào)，控制所有冪乘、倍乘和求和電路的運(yùn)算過(guò)程。定標(biāo)電 路的輸入端有二個(gè)，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端Ctrl相連， 其輸出端與第一冪乘電路相連。第一冪乘電路有三個(gè)輸入端，分別與定標(biāo)電路的輸出端、時(shí) 鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctr2相連，其輸出端有二個(gè)，其中一個(gè)輸 出端與第一倍乘電路的一個(gè)輸入端相連，另一個(gè)輸出端同時(shí)與第二冪乘電路和第三冪乘電 路的一個(gè)輸入端相連。第二冪乘電路有三個(gè)輸入端，分別與第一冪乘電路的輸出端、時(shí)鐘發(fā) 生器電路的一個(gè)輸出端和控制電路的輸出端ctr3相連，其輸出端有二個(gè)，分別與第三冪乘 電路和第二倍乘電路的一個(gè)輸出端相連。第三冪乘電路有四個(gè)輸入端，分別與第一冪乘電 路的一個(gè)輸出端、第二冪乘電路的一個(gè)輸出端、時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路 的輸出端ctr4相連，其輸出端與第三倍乘電路的一個(gè)輸入端相連。第一倍乘電路有三個(gè)輸 入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一冪乘電路的輸出端和控制電路的輸出端 ctr3相連。第二倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二冪乘電 路的輸出端和控制電路的輸出端ctr4相連。第三倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生 器電路的一個(gè)輸出端、第三冪乘電路的輸出端和控制電路的輸出端ctr5相連，其輸出端與 第六求和電路的一個(gè)輸入端相連。第一求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的 一個(gè)輸出端、第一倍乘電路的輸出端和控制電路的輸出端ctr4相連，其輸出端與第三求和 電路的一個(gè)輸入端相連。第二求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出 端、第二倍乘電路的輸出端和控制電路的輸出端ctr5相連，其輸出端與第四求和電路的一 個(gè)輸入端相連。第三求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一求 和電路的輸出端和控制電路的輸出端ctr5相連，其輸出端與第五求和電路的一個(gè)輸入端 相連。第四求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二求和電路的 輸出端和控制電路的輸出端ctr6相連，其輸出端與第五求和電路的一個(gè)輸入端相連。第五 求和電路有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第三求和電路的輸出端、第 四求和電路的輸出端和控制電路的輸出端ctr7相連，其輸出端與第六求和電路的一個(gè)輸 入端相連。第六求和電路有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第五求和電 路的輸出端、第三倍乘電路的輸出端和控制電路的輸出端ctr8相連，其輸出端與對(duì)稱(chēng)操作 電路的一個(gè)輸入端相連。對(duì)稱(chēng)操作電路有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出 端和第六求和電路的輸出端相連，其輸出端有二個(gè)，分別與虛擬ROM電路的一個(gè)輸入端和 地址計(jì)數(shù)脈沖發(fā)生器的輸入端相連。地址計(jì)數(shù)脈沖發(fā)生器的輸出端與地址發(fā)生器電路的一 個(gè)輸入端相連。
[0012] 波形合成電路由正弦波檢測(cè)電路、載波檢測(cè)電路、比較器、門(mén)控電路和與門(mén)組成。 正弦波檢測(cè)電路的輸入端與死區(qū)調(diào)整電路的輸出端相連，正弦波檢測(cè)電路的輸出端有二 個(gè)，其中一個(gè)輸出端與比較器的負(fù)輸入端相連，另一個(gè)輸出端和與門(mén)的一個(gè)輸入端相連。
[0013] 正弦波檢測(cè)電路輸出到比較器的是正弦波信號(hào)，經(jīng)過(guò)比較器與載波信號(hào)合成為 SPWM輸出信號(hào)，正弦波檢測(cè)電路輸出到與門(mén)的是狀態(tài)信號(hào)，當(dāng)檢測(cè)到正弦波信號(hào)正常時(shí)為 高電平，否則為低電平；載波檢測(cè)電路的輸入端與載波發(fā)生器電路的輸出端相連，載波檢測(cè) 電路輸出端有二個(gè)，分別與比較器和與門(mén)的輸入端相連，輸出到比較器的是載波信號(hào)，經(jīng)過(guò) 比較器與正弦波信號(hào)合成為SPWM輸出信號(hào)，載波檢測(cè)電路輸出到與門(mén)的是狀態(tài)信號(hào)，當(dāng)檢 測(cè)到載波信號(hào)正常時(shí)為高電平，否則為低電平；與門(mén)電路的二個(gè)輸入端分別與正弦波檢測(cè) 電路的輸出端和載波檢測(cè)電路的輸出端相連，輸出端與工作狀態(tài)設(shè)置電路的一個(gè)輸入端相 連，當(dāng)正弦波檢測(cè)電路的輸出端和載波檢測(cè)電路的輸出端都是高電平時(shí)，與門(mén)電路的輸出 端是高電平，表明級(jí)數(shù)混合運(yùn)算電路工作正常；門(mén)控電路的兩個(gè)輸入端分別連接比較器和 工作狀態(tài)設(shè)置電路的輸出端，門(mén)控電路的輸出端連到外部SPWM信號(hào)輸出端。
[0014] 所述的工作狀態(tài)設(shè)置電路由選通寄存器、數(shù)據(jù)寄存器、標(biāo)志寄存器、周期寄存器、 最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器組成；選通寄存器的二個(gè)輸入端分別與外 部的選通使能信號(hào)和數(shù)據(jù)線(xiàn)相連，選通寄存器的四個(gè)輸出端分別與周期寄存器、最大地址 寄存器、載波寄存器和死區(qū)調(diào)整寄存器的一個(gè)輸入端相連；數(shù)據(jù)寄存器的兩個(gè)輸入端分別 與外部的數(shù)據(jù)使能信號(hào)和數(shù)據(jù)線(xiàn)相連，數(shù)據(jù)寄存器的輸出端同時(shí)與周期寄存器、最大地址 寄存器、載波寄存器和死區(qū)調(diào)整寄存器的一個(gè)輸入端相連；標(biāo)志寄存器的二個(gè)輸入端分別 與數(shù)據(jù)寄存器和來(lái)自比較器電路的標(biāo)志信號(hào)相連，標(biāo)志寄存器的二個(gè)輸出端分別與外部標(biāo) 識(shí)信號(hào)和內(nèi)部比較器輸出控制信號(hào)相連；周期寄存器、最大地址寄存器、載波寄存器和死區(qū) 調(diào)整寄存器都有一個(gè)選通信號(hào)、數(shù)據(jù)寫(xiě)入信號(hào)和時(shí)鐘信號(hào)輸入端，并分別與選通寄存器的 輸出端、數(shù)據(jù)寄存器的輸出端和時(shí)鐘發(fā)生器的一個(gè)輸出端相連；周期寄存器的輸出端與級(jí) 數(shù)混合運(yùn)算電路的一個(gè)輸入端相連；最大地址寄存器輸出端與地址發(fā)生器電路的一個(gè)輸入 端相連；載波寄存器的輸出端與載波發(fā)生器電路的一個(gè)輸入端相連；死區(qū)調(diào)整寄存器輸出 端與死區(qū)調(diào)整電路的一個(gè)輸入端相連。
[0015] 工作狀態(tài)設(shè)置電路，在外部的選通使能和數(shù)據(jù)使能信號(hào)的控制下，通過(guò)數(shù)據(jù)線(xiàn)對(duì) 級(jí)數(shù)混合運(yùn)算電路、載波發(fā)生器電路、地址發(fā)生器電路和死區(qū)調(diào)整電路進(jìn)行設(shè)置。工作狀態(tài) 設(shè)置電路連到波形合成電路的輸出端，用來(lái)控制SPWM輸出信號(hào)的通斷。
[0016] 本實(shí)用新型提出的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，采用虛擬ROM的方法，將一組 正弦波波形數(shù)據(jù)放在制造成本低的RAM中，能夠解決目前數(shù)字控制SPWM發(fā)生器需要大容量 ROM的問(wèn)題，可以有效減小芯片的面積，提高SPWM控制系統(tǒng)的緊湊型，降低成本。
[0017] 本實(shí)用新型公開(kāi)的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，采用CMOS工藝設(shè)計(jì)成專(zhuān)用的 集成電路芯片，與傳統(tǒng)基于查表法設(shè)計(jì)SPWM發(fā)生器的方案相比，不需要ROM存儲(chǔ)器，具有 結(jié)構(gòu)簡(jiǎn)單、芯片面積小、功耗低，工作可靠性高，芯片和應(yīng)用系統(tǒng)成本低，便于推廣應(yīng)用等特 點(diǎn)，是一種具有發(fā)展前景的新技術(shù)。
[0018] 本實(shí)用新型的優(yōu)點(diǎn)和積極效果：
[0019] 本實(shí)用新型提供的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器將正弦波標(biāo)準(zhǔn)曲線(xiàn)的數(shù)據(jù)，存 儲(chǔ)到由系統(tǒng)RAM資源虛擬的ROM存儲(chǔ)器中，再利用查表法生成SPWM波形信號(hào)。因此，本實(shí) 用新型提供的電路，不需要芯片面積大、成本高的ROM存儲(chǔ)器，集成在專(zhuān)用控制芯片中，能 夠有效減小芯片面積，降低芯片的成本和功耗?？捎糜诠夥孀兤?、變頻電源、不間斷電源 等的控制電路，具有很大的應(yīng)用前景。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0020] 圖1是本實(shí)用新型提出的一種集成的級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器結(jié)構(gòu)圖；
[0021] 圖2是本實(shí)用新型提出的級(jí)數(shù)混合運(yùn)算電路1的結(jié)構(gòu)框圖；
[0022] 圖3是本實(shí)用新型提出的波形合成電路5的結(jié)構(gòu)框圖；
[0023] 圖4是本實(shí)用新型提出的工作狀態(tài)設(shè)置電路7的結(jié)構(gòu)框圖；
[0024] 圖5是本實(shí)用新型提出的級(jí)數(shù)混合電路中控制電路24的輸入輸出信號(hào)波形圖。

【具體實(shí)施方式】
[0025] 實(shí)施例1、一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器
[0026] 如圖1所示，本實(shí)用新型提供的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，包括：
[0027] 時(shí)鐘發(fā)生器電路8、級(jí)數(shù)混合運(yùn)算電路1、地址發(fā)生器電路2、虛擬ROM電路3、死 區(qū)調(diào)整電路4、波形合成電路5、載波發(fā)生器電路6和工作狀態(tài)設(shè)置電路7 ;時(shí)鐘發(fā)生器電路 8的輸入端與外部時(shí)鐘輸入相連，其輸出端分別與級(jí)數(shù)混合運(yùn)算電路1、地址發(fā)生器電路2、 載波發(fā)生器電路5和工作狀態(tài)設(shè)置電路7相連；級(jí)數(shù)混合運(yùn)算電路1的輸入端有兩個(gè)，分別 與時(shí)鐘發(fā)生器電路8和工作狀態(tài)設(shè)置7相連，其輸出端有兩個(gè)，分別與虛擬ROM電路3的一 個(gè)輸入端和地址發(fā)生器電路2的一個(gè)輸入端相連；地址發(fā)生器電路2的輸入端有三個(gè)，分別 與級(jí)數(shù)混合運(yùn)算電路1、時(shí)鐘發(fā)生器電路8和工作狀態(tài)設(shè)置電路7的一個(gè)輸出端相連，其輸 出端連到虛擬ROM電路3的一個(gè)輸入端；虛擬ROM電路3的輸出端與死區(qū)調(diào)整電路4的一 個(gè)輸入端相連；死區(qū)調(diào)整電路4有二個(gè)輸入端，分別與虛擬ROM電路3和工作狀態(tài)設(shè)置電路 7的一個(gè)輸出端相連，其輸出端與波形合成電路5相連；載波發(fā)生器電路6有二個(gè)輸入端， 分別與時(shí)鐘發(fā)生器電路1和工作狀態(tài)設(shè)置電路7的一個(gè)輸出端相連，其輸出端與波形合成 電路5的一個(gè)輸入端相連；波形合成電路5有三個(gè)輸入端，分別與載波發(fā)生器電路6、死區(qū) 調(diào)整電路4和工作狀態(tài)設(shè)置電路7的一個(gè)輸出端相連，其輸出端有二個(gè)，分別與工作狀態(tài)設(shè) 置電路7的一個(gè)輸入端和外部SPWM信號(hào)輸出端相連；工作狀態(tài)設(shè)置電路7有五個(gè)輸入端， 分別與外部數(shù)據(jù)線(xiàn)、外部選通使能、外部數(shù)據(jù)使能、時(shí)鐘發(fā)生器電路8和波形合成電路5的 一個(gè)輸出端相連；工作狀態(tài)設(shè)置電路7有五個(gè)輸出端，分別與級(jí)數(shù)混合運(yùn)算電路1、載波發(fā) 生器電路5、地址發(fā)生器電路2、死區(qū)調(diào)整電路4和波形合成電路5的一個(gè)輸入端相連。
[0028] 所述的虛擬ROM電路3是在系統(tǒng)RAM電路中例化生成的ROM存儲(chǔ)空間，在本實(shí)用新 型公開(kāi)的一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器中，利用虛擬ROM存儲(chǔ)正弦波波形數(shù)據(jù)。在系 統(tǒng)上電后，級(jí)數(shù)混合運(yùn)算電路1直接產(chǎn)生標(biāo)準(zhǔn)的正弦波波形數(shù)據(jù)，并依據(jù)地址發(fā)生器電路2 產(chǎn)生的地址信號(hào)，將正弦波數(shù)據(jù)寫(xiě)入虛擬ROM電路3中，之后級(jí)數(shù)混合運(yùn)算電路1將處于低 耗電的待機(jī)狀態(tài)。
[0029] 實(shí)施例2、級(jí)數(shù)混合運(yùn)算電路
[0030] 利用圖2所示的級(jí)數(shù)混合運(yùn)算電路實(shí)現(xiàn)正弦函數(shù)的麥克勞林級(jí)數(shù)的前四項(xiàng)，所述 的級(jí)數(shù)混合運(yùn)算電路1由控制電路24、定標(biāo)電路9、第一幕乘電路10、第_幕乘電路22、第 三冪乘電路23、第一倍乘電路11、第二倍乘電路20、第三倍乘電路21、第一求和電路12、第 二求和電路19、第三求和電路13、第四求和電路14、第五求和電路15、第六求和電路16、對(duì) 稱(chēng)操作電路17和地址計(jì)數(shù)脈沖發(fā)生器電路18組成。
[0031] 控制電路24的輸入端與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端相連，其輸出端有八個(gè)， 第一輸出端Ctrl與定標(biāo)電路9的一個(gè)輸入端相連；第二輸出端ctr2與第一冪乘電路10的 一個(gè)輸入端相連；第三輸出端ctr3同時(shí)與第二冪乘電路22的一個(gè)輸入端和第一倍乘電路 11的一個(gè)輸入端相連；第四輸出端ctr4同時(shí)與第三冪乘電路23、第二倍乘電路20和第一 求和電路12的一個(gè)輸入端相連；第五輸出端ctr5同時(shí)與第二求和電路19、第三求和電路 13和第三倍乘電路21的一個(gè)輸入端相連；第六輸出端ctr6與第四求和電路14的一個(gè)輸 入端相連；第七輸出端ctr7與第五求和電路15的一個(gè)輸入端相連；第八輸出端ctr8與第 六求和電路16的一個(gè)輸入端相連?？刂齐娐?4在時(shí)鐘控制下生成八路控制信號(hào)，控制所 有冪乘、倍乘和求和電路的運(yùn)算過(guò)程，如圖5所示，是控制電路24的輸入輸出信號(hào)波形。定 標(biāo)電路9的輸入端有二個(gè)，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和控制電路24的輸出端 Ctrl相連，其輸出端與第一冪乘電路10相連。第一冪乘電路10有三個(gè)輸入端，分別與定標(biāo) 電路9的輸出端、時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和控制電路24的輸出端ctr2相連，其輸 出端有二個(gè)，其中一個(gè)輸出端與第一倍乘電路11的一個(gè)輸入端相連，另一個(gè)輸出端同時(shí)與 第二冪乘電路22和第三冪乘電路23的一個(gè)輸入端相連。第二冪乘電路22有三個(gè)輸入端， 分別與第一冪乘電路10的輸出端、時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和控制電路24的輸出 端ctr3相連，其輸出端有二個(gè)，分別與第三冪乘電路23和第二倍乘電路20的一個(gè)輸出端 相連。第三冪乘電路23有四個(gè)輸入端，分別與第一冪乘電路10的一個(gè)輸出端、第二冪乘電 路22的一個(gè)輸出端、時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和控制電路24的輸出端ctr4相連， 其輸出端與第三倍乘電路21的一個(gè)輸入端相連。第一倍乘電路11有三個(gè)輸入端，分別與 時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第一冪乘電路10的輸出端和控制電路24的輸出端ctr3 相連。第二倍乘電路20有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第二冪乘 電路22的輸出端和控制電路24的輸出端ctr4相連。第三倍乘電路21有三個(gè)輸入端，分 別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第三冪乘電路23的輸出端和控制電路24的輸出端 ctr5相連，其輸出端與第六求和電路16的一個(gè)輸入端相連。第一求和電路12有三個(gè)輸入 端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第一倍乘電路11的輸出端和控制電路24的輸 出端ctr4相連，其輸出端與第三求和電路13的一個(gè)輸入端相連。第二求和電路19有三個(gè) 輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第二倍乘電路20的輸出端和控制電路24 的輸出端ctr5相連，其輸出端與第四求和電路14的一個(gè)輸入端相連。第三求和電路13有 三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第一求和電路12的輸出端和控制電 路24的輸出端ctr5相連，其輸出端與第五求和電路15的一個(gè)輸入端相連。第四求和電路 14有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第二求和電路19的輸出端和控 制電路24的輸出端ctr6相連，其輸出端與第五求和電路15的一個(gè)輸入端相連。第五求和 電路15有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端、第三求和電路13的輸出 端、第四求和電路14的輸出端和控制電路24的輸出端ctr7相連，其輸出端與第六求和電 路16的一個(gè)輸入端相連。第六求和電路16有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路8的一 個(gè)輸出端、第五求和電路15的輸出端、第三倍乘電路21的輸出端和控制電路24的輸出端 ctr8相連，其輸出端與對(duì)稱(chēng)操作電路17的一個(gè)輸入端相連。對(duì)稱(chēng)操作電路17有二個(gè)輸入 端，分別與時(shí)鐘發(fā)生器電路8的一個(gè)輸出端和第六求和電路16的輸出端相連，其輸出端有 二個(gè)，分別與虛擬ROM電路3的一個(gè)輸入端和地址計(jì)數(shù)脈沖發(fā)生器18的輸入端相連。地址 計(jì)數(shù)脈沖發(fā)生器18的輸出端與地址發(fā)生器電路的一個(gè)輸入端相連。
[0032] 實(shí)施例3、波形合成電路
[0033] 如圖3所示，所述的波形合成電路5由正弦波檢測(cè)電路25、載波檢測(cè)電路28、比較 器26、門(mén)控電路27和與門(mén)29組成。其功能是通過(guò)對(duì)正弦波信號(hào)和載波信號(hào)進(jìn)行比較，輸出 SPWM波的合成。
[0034] 所述的正弦波檢測(cè)電路25的輸入端與死區(qū)調(diào)整電路4的輸出端相連，其輸出端有 二個(gè)，其中一個(gè)輸出端與比較器26的負(fù)輸入端相連，另一個(gè)輸出端和與門(mén)29的一個(gè)輸入端 相連。載波檢測(cè)電路28的輸入端與載波發(fā)生器電路6的輸出端相連，其輸出端有二個(gè)，其中 一個(gè)輸出端與比較器26的正輸入端相連，另一個(gè)輸出端和與門(mén)29的一個(gè)輸入端相連。比較 器有兩個(gè)輸入端，分別與正弦波檢測(cè)電路25和載波檢測(cè)電路28的一個(gè)輸出端相連，其輸出 端與門(mén)控電路27的一個(gè)輸入端相連。與門(mén)29有二個(gè)輸入端，分別與正弦波檢測(cè)電路25和 載波檢測(cè)電路28的一個(gè)輸出端相連，其輸出端與工作狀態(tài)設(shè)置電路7的一個(gè)輸入端相連， 當(dāng)與門(mén)29的兩個(gè)輸入端都是高電平時(shí)，與門(mén)輸出高電平，表明正弦波發(fā)生器電路和載波發(fā) 生器電路工作正常。門(mén)控電路27有兩個(gè)輸入端，分別與比較器26和工作狀態(tài)設(shè)置電路7 的一個(gè)輸出端相連，其輸出端與外部相連，輸出SPWM信號(hào)給后面的電路。
[0035] 實(shí)施例4、工作狀態(tài)設(shè)置電路
[0036] 如圖4所示，所述的工作狀態(tài)設(shè)置電路7由選通寄存器36、數(shù)據(jù)寄存器35、標(biāo)志寄 存器34、周期寄存器30、最大地址寄存器31、載波寄存器32和死區(qū)調(diào)整寄存器33組成。工 作狀態(tài)設(shè)置電路7完成對(duì)整個(gè)電路的初始化、設(shè)置和工作狀態(tài)監(jiān)控
[0037] 所述的選通寄存器36有二個(gè)輸入端，分別與外部的選通使能信號(hào)和數(shù)據(jù)線(xiàn)相連， 其輸出端有四個(gè)，分別與周期寄存器30、最大地址寄存器31、載波寄存器32和死區(qū)調(diào)整寄 存器33的一個(gè)輸入端相連。數(shù)據(jù)寄存器35有兩個(gè)輸入端，分別與外部的數(shù)據(jù)使能信號(hào)和 數(shù)據(jù)線(xiàn)相連，其輸出端有一個(gè)，同時(shí)與周期寄存器30、最大地址寄存器31、載波寄存器32和 死區(qū)調(diào)整寄存器33的一個(gè)輸入端相連。標(biāo)志寄存器34有二個(gè)輸入端，分別與數(shù)據(jù)寄存器 35和來(lái)自波形合成電路5的標(biāo)志信號(hào)相連，其輸出端也有二個(gè)，分別與外部標(biāo)識(shí)信號(hào)和波 形合成電路5的一個(gè)輸出端相連。周期寄存器30、最大地址寄存器31、載波寄存器32和死 區(qū)調(diào)整寄存器33都有一個(gè)選通信號(hào)、數(shù)據(jù)寫(xiě)入信號(hào)和時(shí)鐘信號(hào)，分別與選通寄存器36的輸 出端、數(shù)據(jù)寄存器35的輸出端和時(shí)鐘發(fā)生器電路8的一個(gè)輸出端相連。周期寄存器30的 輸出端與級(jí)數(shù)混合運(yùn)算電路1的一個(gè)輸入端相連。最大地址寄存器31的輸出端與地址發(fā) 生器電路2的一個(gè)輸入端相連。載波寄存器32的輸出端與載波發(fā)生器電路6的一個(gè)輸入 端相連；死區(qū)調(diào)整寄存器33的輸出端與死區(qū)調(diào)整電路4的一個(gè)輸入端相連。工作狀態(tài)設(shè)置 電路7在外部的選通使能和數(shù)據(jù)使能信號(hào)的控制下，通過(guò)數(shù)據(jù)線(xiàn)對(duì)級(jí)數(shù)混合運(yùn)算電路1、載 波發(fā)生器電路6、地址發(fā)生器電路2和死區(qū)調(diào)整電路4進(jìn)行設(shè)置。其連接到波形合成電路5 的輸出端，用來(lái)控制SPWM輸出信號(hào)的通斷。
【權(quán)利要求】
1. 一種集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于該集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器 包括：時(shí)鐘發(fā)生器電路、級(jí)數(shù)混合運(yùn)算電路、虛擬ROM電路、地址發(fā)生器電路、載波發(fā)生器電 路、工作狀態(tài)設(shè)置電路、死區(qū)調(diào)整電路和波形合成電路； 時(shí)鐘發(fā)生器電路的輸入端與外部時(shí)鐘信號(hào)輸入相連，時(shí)鐘發(fā)生器電路的四個(gè)輸出端分 別與級(jí)數(shù)混合運(yùn)算電路、載波發(fā)生器電路、地址發(fā)生器電路和工作狀態(tài)設(shè)置電路的時(shí)鐘輸 入端相連； 級(jí)數(shù)混合運(yùn)算電路的輸入端有兩個(gè)，分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的輸 出端相連；級(jí)數(shù)混合運(yùn)算電路的輸出端有兩個(gè)，分別與虛擬ROM電路的一個(gè)輸入端和地址 發(fā)生器電路的一個(gè)輸入端相連；地址發(fā)生器電路的另外二個(gè)輸入端分別與時(shí)鐘發(fā)生器電路 和工作狀態(tài)設(shè)置電路的輸出端相連，地址發(fā)生器電路的輸出端連到虛擬ROM電路的一個(gè)輸 入端；虛擬ROM電路的輸出端與死區(qū)調(diào)整電路的一個(gè)輸入端相連；死區(qū)調(diào)整電路的另外一 個(gè)輸入端與工作狀態(tài)設(shè)置電路相連，死區(qū)調(diào)整電路輸出端與波形合成電路相連； 載波發(fā)生器電路有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路和工作狀態(tài)設(shè)置電路的一個(gè)輸 出端相連，載波發(fā)生器電路的輸出端與波形合成電路的一個(gè)輸入端相連；波形合成電路另 外二個(gè)輸入端分別與死區(qū)調(diào)整電路和工作狀態(tài)設(shè)置電路的一個(gè)輸出端相連，波形合成電路 輸出端有二個(gè)，其中一個(gè)輸出端與工作狀態(tài)設(shè)置電路的輸入端相連，另一個(gè)輸出端連到外 部SPWM信號(hào)輸出端； 工作狀態(tài)設(shè)置電路有五個(gè)輸入端，五個(gè)輸入端中有三個(gè)輸入端分別與外部的數(shù)據(jù)線(xiàn)、 選通使能和數(shù)據(jù)使能端相連，另外二個(gè)輸入端分別與波形合成電路和時(shí)鐘發(fā)生器電路的一 個(gè)輸出端相連，工作狀態(tài)設(shè)置電路的五個(gè)輸出端分別與級(jí)數(shù)混合運(yùn)算電路、載波發(fā)生器電 路、地址發(fā)生器電路、死區(qū)調(diào)整電路和波形合成電路的一個(gè)輸入端相連，另一個(gè)輸出端與外 部相連。
2. 根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的虛擬 ROM電路是利用RAM例化生成的ROM存儲(chǔ)空間，在所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器中 作為實(shí)際的ROM電路使用。
3. 根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的波形合 成電路由正弦波檢測(cè)電路、載波檢測(cè)電路、比較器、門(mén)控電路和與門(mén)組成； 正弦波檢測(cè)電路的輸入端與死區(qū)調(diào)整電路的輸出端相連，正弦波檢測(cè)電路的輸出端有 二個(gè)，分別與比較器和與門(mén)的輸入端相連；載波檢測(cè)電路的輸入端與載波發(fā)生器電路的輸 出端相連，載波檢測(cè)電路輸出端有二個(gè)，分別與比較器和與門(mén)的輸入端相連；與門(mén)電路的二 個(gè)輸入端分別與正弦波檢測(cè)電路的輸出端和載波檢測(cè)電路的輸出端相連，輸出端與工作狀 態(tài)設(shè)置電路的一個(gè)輸入端相連；門(mén)控電路的兩個(gè)輸入端分別連接比較器和工作狀態(tài)設(shè)置電 路的輸出端，門(mén)控電路的輸出端連到外部SPWM信號(hào)輸出端。
4. 根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的工作 狀態(tài)設(shè)置電路由選通寄存器、數(shù)據(jù)寄存器、標(biāo)志寄存器、周期寄存器、最大地址寄存器、載波 寄存器和死區(qū)調(diào)整寄存器組成；選通寄存器的二個(gè)輸入端分別與外部的選通使能信號(hào)和數(shù) 據(jù)線(xiàn)相連，選通寄存器的四個(gè)輸出端分別與周期寄存器、最大地址寄存器、載波寄存器和死 區(qū)調(diào)整寄存器的一個(gè)輸入端相連；數(shù)據(jù)寄存器的兩個(gè)輸入端分別與外部的數(shù)據(jù)使能信號(hào)和 數(shù)據(jù)線(xiàn)相連，數(shù)據(jù)寄存器的輸出端同時(shí)與周期寄存器、最大地址寄存器、載波寄存器和死區(qū) 調(diào)整寄存器的一個(gè)輸入端相連；標(biāo)志寄存器的二個(gè)輸入端分別與數(shù)據(jù)寄存器和來(lái)自比較器 電路的標(biāo)志信號(hào)相連，標(biāo)志寄存器的二個(gè)輸出端分別與外部標(biāo)識(shí)信號(hào)和內(nèi)部比較器輸出控 制信號(hào)相連；周期寄存器、最大地址寄存器、載波寄存器和死區(qū)調(diào)整寄存器都有一個(gè)選通信 號(hào)、數(shù)據(jù)寫(xiě)入信號(hào)和時(shí)鐘信號(hào)輸入端，并分別與選通寄存器的輸出端、數(shù)據(jù)寄存器的輸出端 和時(shí)鐘發(fā)生器的一個(gè)輸出端相連；周期寄存器的輸出端與級(jí)數(shù)混合運(yùn)算電路的一個(gè)輸入端 相連；最大地址寄存器輸出端與地址發(fā)生器電路的一個(gè)輸入端相連；載波寄存器的輸出端 與載波發(fā)生器電路的一個(gè)輸入端相連；死區(qū)調(diào)整寄存器輸出端與死區(qū)調(diào)整電路的一個(gè)輸入 端相連。
5.根據(jù)權(quán)利要求1所述的集成級(jí)數(shù)混合運(yùn)算SPWM發(fā)生器，其特征在于，所述的級(jí)數(shù)混 合運(yùn)算電路由控制電路、定標(biāo)電路、第一幕乘電路、第二幕乘電路、第二幕乘電路、第一倍乘 電路、第二倍乘電路、第三倍乘電路、第一求和電路、第二求和電路、第三求和電路、第四求 和電路、第五求和電路、第六求和電路、對(duì)稱(chēng)操作電路和地址計(jì)數(shù)脈沖發(fā)生器電路組成；控 制電路的輸入端與時(shí)鐘發(fā)生器電路的一個(gè)輸出端相連，其輸出端有八個(gè)，第一輸出端Ctrl 與定標(biāo)電路的一個(gè)輸入端相連；第二輸出端ctr2與第一冪乘電路的一個(gè)輸入端相連；第 三輸出端ctr3同時(shí)與第二冪乘電路的一個(gè)輸入端和第一倍乘電路的一個(gè)輸入端相連；第 四輸出端ctr4同時(shí)與第三冪乘電路、第二倍乘電路和第一求和電路的一個(gè)輸入端相連；第 五輸出端ctr5同時(shí)與第二求和電路、第三求和電路和第三倍乘電路的一個(gè)輸入端相連；第 六輸出端ctr6與第四求和電路的一個(gè)輸入端相連；第七輸出端ctr7與第五求和電路的一 個(gè)輸入端相連；第八輸出端ctr8與第六求和電路的一個(gè)輸入端相連，控制電路在時(shí)鐘控制 下生成八路控制信號(hào)，控制所有冪乘、倍乘和求和電路的運(yùn)算過(guò)程；定標(biāo)電路的輸入端有二 個(gè)，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端Ctrl相連，其輸出端與第一 冪乘電路相連；第一冪乘電路有三個(gè)輸入端，分別與定標(biāo)電路的輸出端、時(shí)鐘發(fā)生器電路的 一個(gè)輸出端和控制電路的輸出端ctr2相連，其輸出端有二個(gè)，其中一個(gè)輸出端與第一倍乘 電路的一個(gè)輸入端相連，另一個(gè)輸出端同時(shí)與第二冪乘電路和第三冪乘電路的一個(gè)輸入端 相連；第二冪乘電路有三個(gè)輸入端，分別與第一冪乘電路的輸出端、時(shí)鐘發(fā)生器電路的一個(gè) 輸出端和控制電路的輸出端ctr3相連，其輸出端有二個(gè)，分別與第三冪乘電路和第二倍乘 電路的一個(gè)輸出端相連；第三冪乘電路有四個(gè)輸入端，分別與第一冪乘電路的一個(gè)輸出端、 第二冪乘電路的一個(gè)輸出端、時(shí)鐘發(fā)生器電路的一個(gè)輸出端和控制電路的輸出端ctr4相 連，其輸出端與第三倍乘電路的一個(gè)輸入端相連；第一倍乘電路有三個(gè)輸入端，分別與時(shí)鐘 發(fā)生器電路的一個(gè)輸出端、第一冪乘電路的輸出端和控制電路的輸出端ctr3相連；第二倍 乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二冪乘電路的輸出端和控 制電路的輸出端ctr4相連；第三倍乘電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸 出端、第三冪乘電路的輸出端和控制電路的輸出端ctr5相連，其輸出端與第六求和電路的 一個(gè)輸入端相連；第一求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一 倍乘電路的輸出端和控制電路的輸出端ctr4相連，其輸出端與第三求和電路的一個(gè)輸入 端相連；第二求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二倍乘電路 的輸出端和控制電路的輸出端ctr5相連，其輸出端與第四求和電路的一個(gè)輸入端相連；第 三求和電路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第一求和電路的輸出端 和控制電路的輸出端ctr5相連，其輸出端與第五求和電路的一個(gè)輸入端相連；第四求和電 路有三個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第二求和電路的輸出端和控制電 路的輸出端ctr6相連，其輸出端與第五求和電路的一個(gè)輸入端相連；第五求和電路有四個(gè) 輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第三求和電路的輸出端、第四求和電路的輸 出端和控制電路的輸出端ctr7相連，其輸出端與第六求和電路的一個(gè)輸入端相連；第六求 和電路有四個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端、第五求和電路的輸出端、第三 倍乘電路的輸出端和控制電路的輸出端ctr8相連，其輸出端與對(duì)稱(chēng)操作電路的一個(gè)輸入 端相連；對(duì)稱(chēng)操作電路有二個(gè)輸入端，分別與時(shí)鐘發(fā)生器電路的一個(gè)輸出端和第六求和電 路的輸出端相連，其輸出端有二個(gè)，分別與虛擬ROM電路的一個(gè)輸入端和地址計(jì)數(shù)脈沖發(fā) 生器的輸入端相連；地址計(jì)數(shù)脈沖發(fā)生器的輸出端與地址發(fā)生器電路的一個(gè)輸入端相連。
【文檔編號(hào)】H03K7/08GK203911882SQ201420348651
【公開(kāi)日】2014年10月29日 申請(qǐng)日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】耿衛(wèi)東, 孫祖軍, 劉艷艷, 張晉, 莊再姣, 張?zhí)N千, 曾夕 申請(qǐng)人:南開(kāi)大學(xué)