一種適用于fpga芯片的復(fù)位電路的制作方法
【專利摘要】本實(shí)用新型涉及FPGA應(yīng)用開發(fā)領(lǐng)域，公開了一種適用于FPGA芯片的復(fù)位電路。所述提供的適用于FPGA芯片的復(fù)位電路，在按下開關(guān)按鍵后，通過復(fù)位芯片及與之配合的外圍電路，向FPGA芯片的復(fù)位端輸出按時(shí)序產(chǎn)生的低電平復(fù)位信號，所述復(fù)位信號穩(wěn)定無毛刺，能夠減小對FPGA芯片的損害，避免出現(xiàn)燒片現(xiàn)象。
【專利說明】—種適用于FPGA芯片的復(fù)位電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及現(xiàn)場可編程門陣列(Field-Programmable Gate Array,以下簡稱FPGA)應(yīng)用開發(fā)領(lǐng)域，具體地，涉及一種適用于FPGA芯片的復(fù)位電路。

【背景技術(shù)】
[0002]FPGA芯片是一種基于硬件描述語言的半定制集成電路，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)目有限的缺陷。在FPGA系統(tǒng)開發(fā)過程中，在完成基于硬件描述語言的電路邏輯程序設(shè)計(jì)后，通過與FPGA芯片配合的外圍電路可將電路邏輯程序燒錄至FPGA芯片上進(jìn)行測試，最終完成功能模塊的驗(yàn)證。因此FPGA應(yīng)用廣泛，是現(xiàn)代集成電路設(shè)計(jì)驗(yàn)證的主流技術(shù)。
[0003]在FPGA芯片的外圍電路中，復(fù)位電路用于為FPGA芯片提供復(fù)位信號，使FPGA芯片在諸如邏輯程序限于死循環(huán)時(shí)進(jìn)行復(fù)位操作，以便檢查電路或重新燒錄程序。目前的復(fù)位電路多為開關(guān)按鍵配合少量電阻電容器件構(gòu)成的簡單電路，但是由于FPGA芯片的運(yùn)行速度極高，在人為按下開關(guān)按鍵以對FPGA芯片進(jìn)行復(fù)位操作時(shí)，可能會(huì)因抖動(dòng)而產(chǎn)生很多毛刺方波，從而損害FPGA芯片的內(nèi)部電路，造成燒片現(xiàn)象。
[0004]針對上述目前復(fù)位電路的安全性問題，需要提供一種適用于FPGA芯片的復(fù)位電路，在需要對FPGA芯片進(jìn)行復(fù)位時(shí)，能夠產(chǎn)生穩(wěn)定的復(fù)位信號，減少對FPGA芯片的損害。
實(shí)用新型內(nèi)容
[0005]針對上述目前復(fù)位電路的安全性問題，本實(shí)用新型提供了一種適用于FPGA芯片的復(fù)位電路，在需要對FPGA芯片進(jìn)行復(fù)位時(shí)，能夠產(chǎn)生穩(wěn)定的復(fù)位信號，減少對FPGA芯片的損害。
[0006]本實(shí)用新型采用的技術(shù)方案，提供了一種適用于FPGA芯片的復(fù)位電路，其特征在于，包括:復(fù)位芯片，開關(guān)按鍵，電容C1，電阻R1，電阻R2，電阻R3 ;電容C1的第一端接地，電容C1的第二端連接電阻R1的第一端和電阻R2的第一端，電容C1的兩端并聯(lián)開關(guān)按鍵；電阻R1的第二端連接電阻R3的第一端和復(fù)位芯片的電源輸入端，電阻R1的第二端同時(shí)連接直流電壓源VCC ;電阻R2的第二端連接復(fù)位芯片的復(fù)位輸入端，電阻R3的第二端連接復(fù)位芯片的復(fù)位輸出端，復(fù)位芯片的接地端接地；所述復(fù)位輸出端連接FPGA芯片的復(fù)位端，用于為FPGA芯片提供低電平復(fù)位信號。
[0007]具體的，所述復(fù)位芯片為MAX811，復(fù)位輸入端為/MR端，復(fù)位輸出端為/RESET端，電源輸入纟而為VCC纟而，接地纟而為GND ?而。
[0008]具體的，開關(guān)按鍵為單刀雙擲繼電器SPDT1，單刀雙擲繼電器SPDT1的第一端連接電容C1的第一端，單刀雙擲繼電器SPDT1的第二端連接電容C1的第二端。
[0009]優(yōu)化的，所述復(fù)位電路還包括:電容C2 ;所述電容C2的第一端接地，電容C2的第二端連接復(fù)位芯片的電源輸入端。
[0010]優(yōu)化的，所述復(fù)位電路還包括:電阻R4和紅色發(fā)光二極管LED1 ;所述電阻R4的第一端連接直流電流源VCC，電阻R4的第二端連接紅色發(fā)光二極管LED1的陽極，紅色發(fā)送二極管LED1的陰極接地。
[0011]優(yōu)化的，所述復(fù)位電路還包括:綠色發(fā)光二極管LED2 ;綠色發(fā)光二極管LED2的陽極連接電阻R3的第一端，綠色發(fā)光二極管LED2的陰極連接電阻R3的第二端。
[0012]綜上，采用本實(shí)用新型所述提供的適用于FPGA芯片的復(fù)位電路，在按下開關(guān)按鍵后，通過復(fù)位芯片及與之配合的外圍電路，向FPGA芯片的復(fù)位端輸出按時(shí)序產(chǎn)生的低電平復(fù)位信號，所述復(fù)位信號穩(wěn)定無毛刺，能夠減小對FPGA芯片的損害，避免出現(xiàn)燒片現(xiàn)象。

【專利附圖】

【附圖說明】
[0013]為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0014]圖1是本實(shí)用新型實(shí)施例提供的適用于FPGA芯片的復(fù)位電路圖。

【具體實(shí)施方式】
[0015]以下將參照附圖，通過實(shí)施例方式詳細(xì)地描述本實(shí)用新型提供的一種適用于FPGA芯片的復(fù)位電路。在此需要說明的是，對于這些實(shí)施例方式的說明用于幫助理解本實(shí)用新型，但并不構(gòu)成對本實(shí)用新型的限定。
[0016]本文中描述的各種技術(shù)可以用于但不限于FPGA應(yīng)用開發(fā)領(lǐng)域，還可以用于其它諸如單片機(jī)應(yīng)用開發(fā)等類似領(lǐng)域。
[0017]本文中術(shù)語“和/或”，僅僅是一種描述關(guān)聯(lián)對象的關(guān)聯(lián)關(guān)系，表示可以存在三種關(guān)系，例如，A和/或B，可以表示:單獨(dú)存在A，單獨(dú)存在B，同時(shí)存在A和B三種情況，本文中術(shù)語“或/和”是描述另一種關(guān)聯(lián)對象關(guān)系，表示可以存在兩種關(guān)系，例如，A或/和B，可以表示:單獨(dú)存在A，單獨(dú)存在A和B兩種情況，另外，本文中字符“/”，一般表示前后關(guān)聯(lián)對象是一種“或”關(guān)系。
[0018]實(shí)施例一，圖1示出了本實(shí)施例提供的適用于FPGA芯片的復(fù)位電路圖。所述適用于FPGA芯片的復(fù)位電路，其特征在于，包括:復(fù)位芯片，開關(guān)按鍵，電容C1，電阻R1，電阻R2，電阻R3 ；電容C1的第一端接地，電容C1的第二端連接電阻R1的第一端和電阻R2的第一端，電容C1的兩端并聯(lián)開關(guān)按鍵；電阻R1的第二端連接電阻R3的第一端和復(fù)位芯片的電源輸入端，電阻R1的第二端同時(shí)連接直流電壓源VCC ;電阻R2的第二端連接復(fù)位芯片的復(fù)位輸入端，電阻R3的第二端連接復(fù)位芯片的復(fù)位輸出端，復(fù)位芯片的接地端接地；所述復(fù)位輸出端連接FPGA芯片的復(fù)位端，用于為FPGA芯片提供低電平復(fù)位信號。在按下開關(guān)按鍵后，通過復(fù)位芯片及與之配合的外圍電路，向FPGA芯片的復(fù)位端輸出按時(shí)序產(chǎn)生的低電平復(fù)位信號，所述復(fù)位信號穩(wěn)定無毛刺，能夠減小對FPGA芯片的損害，避免出現(xiàn)燒片現(xiàn)象。
[0019]具體的，所述復(fù)位芯片為MAX811，復(fù)位輸入端為/MR端，復(fù)位輸出端為/RESET端，電源輸入纟而為VCC纟而，接地纟而為GND ?而。
[0020]具體的，開關(guān)按鍵為單刀雙擲繼電器SPDT1，單刀雙擲繼電器SPDT1的第一端連接電容C1的第一端，單刀雙擲繼電器SPDT1的第二端連接電容C1的第二端。
[0021]優(yōu)化的，所述復(fù)位電路還包括:電容C2 ;所述電容C2的第一端接地，電容C2的第二端連接復(fù)位芯片的電源輸入端。所述電容C2作為旁路電容，在直流電壓源VCC不穩(wěn)定時(shí)，可以濾除高頻的雜散信號，減小對復(fù)位芯片的損害。
[0022]優(yōu)化的，所述復(fù)位電路還包括:電阻R4和紅色發(fā)光二極管LED1 ;所述電阻R4的第一端連接直流電壓源VCC，電阻R4的第二端連接紅色發(fā)光二極管LED1的陽極，紅色發(fā)送二極管LED 1的陰極接地。所述紅色發(fā)光二極管LED 1用于在直流電壓源VCC輸出過高電壓時(shí)，發(fā)出紅光進(jìn)行報(bào)警。
[0023]優(yōu)化的，所述復(fù)位電路還包括:綠色發(fā)光二極管LED2 ;綠色發(fā)光二極管LED2的陽極連接電阻R3的第一端，綠色發(fā)光二極管LED2的陰極連接電阻R3的第二端。所述綠色發(fā)光二極管LED2在復(fù)位芯片的復(fù)位輸出端輸入低電平復(fù)位信號時(shí)發(fā)出綠光,提不本次復(fù)位操作成功。
[0024]進(jìn)一步詳細(xì)具體的，所述電容C1的容值為0.1微法，電阻R1的阻值為10K歐姆，電阻R2的阻值為10歐姆，電阻R3的阻值為4.7K歐姆，電容C2的容值為0.1微法，電阻R4的阻值為160歐姆。
[0025]本實(shí)施例提供的適用于FPGA芯片的復(fù)位電路的工作原理如下簡述。
[0026]在FPGA芯片正常工作時(shí)，不需要對其進(jìn)行復(fù)位，此時(shí)單刀雙擲繼電器處于斷開狀態(tài)，復(fù)位芯片MAX811的復(fù)位輸入端/MR為高電平輸入，復(fù)位芯片MAX811的復(fù)位輸出端/RESET向FPGA芯片的復(fù)位端輸出高電平，此時(shí)不觸發(fā)FPGA芯片進(jìn)行復(fù)位。同時(shí)綠色發(fā)光二極管兩端均為高電平，不發(fā)光。
[0027]在FPGA芯片不正常工作時(shí)，例如死機(jī)或者邏輯程序陷入死循環(huán)等情況，需要對其進(jìn)行復(fù)位，此時(shí)閉合單刀雙擲繼電器，為復(fù)位芯片MAX811的復(fù)位輸入端/MR提供一個(gè)低電平信號，復(fù)位芯片MAX811的復(fù)位輸出端/RESET相應(yīng)的產(chǎn)生一個(gè)時(shí)序的低電平信號，該低電平信號穩(wěn)定無毛刺，并輸入到FPGA芯片的復(fù)位端以使FPGA芯片進(jìn)行復(fù)位操作。同時(shí)綠色發(fā)光二極管的陽極為高電平，陰極為低電平，從而通過發(fā)光指示本次復(fù)位操作成功。
[0028]此外，在直流電壓源VCC不穩(wěn)定時(shí)，如果直流電壓源VCC摻雜含有高頻的雜散信號，將通過接地的電容C1和電容C2濾除；如果直流電壓源VCC輸出過高電壓時(shí)，紅色發(fā)光二極管導(dǎo)通，從而實(shí)現(xiàn)降壓，穩(wěn)定直流電壓源VCC的輸出電壓。同時(shí)紅色發(fā)光二級管發(fā)光警示此時(shí)直流電壓源VCC的輸出電壓過高，需檢查電路。
[0029]本實(shí)施例提供的適用于FPGA芯片的復(fù)位電路，在按下開關(guān)按鍵后，通過復(fù)位芯片及與之配合的外圍電路，向FPGA芯片的復(fù)位端輸出按時(shí)序產(chǎn)生的低電平復(fù)位信號，所述復(fù)位信號穩(wěn)定無毛刺，能夠減小對FPGA芯片的損害，避免出現(xiàn)燒片現(xiàn)象。
[0030]如上所述，可較好的實(shí)現(xiàn)本實(shí)用新型。對于本領(lǐng)域的技術(shù)人員而言，根據(jù)本實(shí)用新型的教導(dǎo)，設(shè)計(jì)出不同形式的適用于FPGA芯片的復(fù)位電路并不需要?jiǎng)?chuàng)造性的勞動(dòng)。在不脫離本實(shí)用新型的原理和精神的情況下對這些實(shí)施例進(jìn)行變化、修改、替換、整合和變型仍落入本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種適用于FPGA芯片的復(fù)位電路，其特征在于，包括:復(fù)位芯片，開關(guān)按鍵，電容Cl，電阻R1，電阻R2，電阻R3 ； 電容Cl的第一端接地，電容Cl的第二端連接電阻Rl的第一端和電阻R2的第一端，電容Cl的兩端并聯(lián)開關(guān)按鍵； 電阻Rl的第二端連接電阻R3的第一端和復(fù)位芯片的電源輸入端，電阻Rl的第二端同時(shí)連接直流電壓源VCC ； 電阻R2的第二端連接復(fù)位芯片的復(fù)位輸入端，電阻R3的第二端連接復(fù)位芯片的復(fù)位輸出端，復(fù)位芯片的接地端接地； 所述復(fù)位輸出端連接FPGA芯片的復(fù)位端，用于為FPGA芯片提供低電平復(fù)位信號。
2.如權(quán)利要求1所述的一種適用于FPGA芯片的復(fù)位電路，其特征在于: 所述復(fù)位芯片為MAX811，復(fù)位輸入端為/MR端，復(fù)位輸出端為/RESET端，電源輸入端為VCC端，接地端為GND端。
3.如權(quán)利要求1所述的一種適用于FPGA芯片的復(fù)位電路，其特征在于: 開關(guān)按鍵為單刀雙擲繼電器SPDT1，單刀雙擲繼電器SPDTl的第一端連接電容Cl的第一端，單刀雙擲繼電器SPDTl的第二端連接電容Cl的第二端。
4.如權(quán)利要求1所述的一種適用于FPGA芯片的復(fù)位電路，其特征在于，所述復(fù)位電路還包括:電容C2 ; 所述電容C2的第一端接地，電容C2的第二端連接復(fù)位芯片的電源輸入端。
5.如權(quán)利要求1所述的一種適用于FPGA芯片的復(fù)位電路，其特征在于，所述復(fù)位電路還包括:電阻R4和紅色發(fā)光二極管LEDl ； 所述電阻R4的第一端連接直流電壓源VCC，電阻R4的第二端連接紅色發(fā)光二極管LEDl的陽極，紅色發(fā)送二極管LEDl的陰極接地。
6.如權(quán)利要求1所述的一種適用于FPGA芯片的復(fù)位電路，其特征在于，所述復(fù)位電路還包括:綠色發(fā)光二極管LED2 ； 綠色發(fā)光二極管LED2的陽極連接電阻R3的第一端，綠色發(fā)光二極管LED2的陰極連接電阻R3的第二端。
【文檔編號】H03K17/22GK204258757SQ201420710945
【公開日】2015年4月8日 申請日期:2014年11月24日 優(yōu)先權(quán)日:2014年11月24日
【發(fā)明者】肖燕, 劉迪俊 申請人:成都盛軍電子設(shè)備有限公司