一種數(shù)字觸發(fā)信號鎖定和解鎖裝置制造方法
【專利摘要】本實用新型涉及一種數(shù)字觸發(fā)信號鎖定和解鎖裝置，其特征在于：包括一鎖定模塊、一解鎖模塊、一第一輸入端口（input1）、一第二輸入端口（input2）以及一輸出端口（output1）；所述的鎖定模塊的第一輸入端連接至所述的第一輸入端口（input1），所述第一輸入端口（input1）用于輸入數(shù)字觸發(fā)信號；所述的鎖定模塊的第二輸入端連接至所述解鎖模塊的輸出端；所述的鎖定模塊的輸出端連接至所述的輸出端口（output1），所述輸出端口（output1）用于輸出鎖定后的狀態(tài)信號；所述的解鎖模塊的第一輸入端連接至鎖定模塊的輸出端；所述的解鎖模塊的第二輸入端連接至所述的第二輸入端口（input2），所述第二輸入端口（input2）用于輸入外部解鎖信號。本實用新型采用模塊化設(shè)計思想，無需占用太多邏輯資源，大大增加了設(shè)計的靈活性。
【專利說明】一種數(shù)字觸發(fā)信號鎖定和解鎖裝置

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及數(shù)字觸發(fā)信號控制系統(tǒng)，尤其涉及一種數(shù)字觸發(fā)信號鎖定和解鎖
目.0

【背景技術(shù)】
[0002]目前已有許多用來實現(xiàn)觸發(fā)信號鎖定與解鎖的模擬電路，但隨著數(shù)字化越來越普遍，用于處理數(shù)字信號的微控制器如MCU、DSP或可編程邏輯器件CPLD、FPGA等都得到了廣泛的應(yīng)用。在數(shù)字化控制系統(tǒng)中，為了使越來越龐大的系統(tǒng)能夠穩(wěn)定可靠的運行，就需要對成千上萬的數(shù)字信號量進行準確的控制。
[0003]在數(shù)字化控制系統(tǒng)中，一些關(guān)鍵觸發(fā)信號產(chǎn)生后，保持時間往往是隨機的，它隨時可能消失。但是，這些關(guān)鍵信號引起機器的動作有時候希望是一致的。因此，需要有這樣一種機制，當信號發(fā)生時能對其立即鎖定，并引起機器特定的動作，但信號(立即)消失后，機器也能繼續(xù)保持當前的動作，直到人為設(shè)定、外部觸發(fā)或軟件自動恢復到之前的工作狀態(tài)。
[0004]在軟件快速發(fā)展的同時，為了減少重復設(shè)計帶來的可靠性降低問題，必須采用模塊化設(shè)計思想，將具有共性的解決方案抽象出來，設(shè)計成一個獨立完整的模塊，并加以復制。


【發(fā)明內(nèi)容】

[0005]有鑒于此，本實用新型的目的是提供一種數(shù)字觸發(fā)信號鎖定和解鎖裝置，采用模塊化設(shè)計思想，無需占用太多邏輯資源，大大增加了設(shè)計的靈活性。
[0006]本實用新型采用以下方案實現(xiàn):一種數(shù)字觸發(fā)信號鎖定和解鎖裝置，包括一鎖定模塊、一解鎖模塊、一第一輸入端口 inputl、一第二輸入端口 input2以及一輸出端口output I ;所述的鎖定模塊的第一輸入端連接至所述的第一輸入端口 inputl，所述第一輸入端口 inputl用于輸入數(shù)字觸發(fā)信號；所述的鎖定模塊的第二輸入端連接至所述解鎖模塊的輸出端；所述的鎖定模塊的輸出端連接至所述的輸出端口 outputl，所述輸出端口outputl用于輸出鎖定后的狀態(tài)信號；所述的解鎖模塊的第一輸入端連接至鎖定模塊的輸出端；所述的解鎖模塊的第二輸入端連接至所述的第二輸入端口 input2，所述第二輸入端口 input2用于輸入外部解鎖信號。
[0007]進一步地，所述的鎖定模塊包括一非門NOTl、一與門ANDl、一第一或門ORl以及一D觸發(fā)器DFF1，所述第一或門ORl的一輸入端作為所述鎖定模塊的第一輸入端，所述的第一或門ORl的另一輸入端連接至所述與門ANDl的輸出端；所述與門ANDl的一輸入端連接至所述D觸發(fā)器DFFl的輸出端，所述與門ANDl的另一輸入端連接至所述非門NOTl的輸出端；所述的非門NOTl的輸入端作為所述鎖定模塊的第二輸入端；所述第一或門ORl的輸出端連接至所述D觸發(fā)器DFFl的輸入端，所述D觸發(fā)器DFFl的輸出端作為所述鎖定模塊的輸出端。
[0008]進一步地，所述的解鎖模塊包括一第二或門0R2、一第一脈沖發(fā)生器PGl以及一第二脈沖發(fā)生器PG2組成，所述第一脈沖發(fā)生器PGl的輸入端作為所述解鎖模塊的第一輸入端，所述第一脈沖發(fā)生器PGl的輸出端連接至所述第二或門0R2的一輸入端，所述第二脈沖發(fā)生器PG2的輸入端作為所述解鎖模塊的第二輸入端，所述第二脈沖發(fā)生器PG2的輸出端連接至所述第二或門0R2的另一輸入端，所述第二或門0R2的輸出端作為所述解鎖模塊的輸出端。
[0009]較佳的，當所述的第一輸入端口 inputl出現(xiàn)‘I’觸發(fā)信號，所述第一或門ORl輸出‘I’，在一個系統(tǒng)時鐘或節(jié)拍后所述D觸發(fā)器DFFl輸出‘I’到所述輸出端口 outputl，同時反饋到所述與門ANDl，由于無解鎖信號時所述非門NOTl輸出‘I’，所述與門ANDl輸出‘I’，此時無論第一輸入端口 inputl的信號是否恢復到‘0’，所述第一或門ORl都輸出‘1’，即完成了鎖定操作；當所述第二輸入端口的解鎖信號為‘I’時，所述非門NOTl輸出‘0’，所述與門ANDl輸出‘0’，如果所述inputl也恢復到‘0’，所述第一或門ORl輸出‘0’，即完成了解鎖操作。
[0010]進一步地，當所述輸出端口 outputl產(chǎn)生一個上升沿并作用于所述第一脈沖發(fā)生器PGl時，所述第一脈沖發(fā)生器PGl會輸出一個脈沖信號；同樣地，當所述第二輸出端口input2產(chǎn)生一個上升沿時，所述第二脈沖發(fā)生器PG2也會輸出一個脈沖信號。所述第一脈沖發(fā)生器PG1、所述第二脈沖發(fā)生器PG2的輸出經(jīng)過所述第二或門0R2輸出解鎖信號并反饋到所述鎖定模塊。本實用新型中包含自動解鎖和外部觸發(fā)解鎖兩種方式，解鎖路徑分別為output1->PG1->0R2 和 input2>PG2_>0R2。
[0011]特別的，所述的鎖定模塊主要通過將所述D觸發(fā)器DFFl的輸出反饋到所述與門ANDl的輸入，從而屏蔽了第一輸入端口 inputl的輸入，完成鎖定操作；通過將解鎖信號經(jīng)過所述非門NOTl取反后輸出‘0’并輸入到所述與門AND1，從而屏蔽了所述D觸發(fā)器DFFl輸出的反饋，完成解鎖操作。
[0012]最后，本實用新型可以在CPLD/FPGA上實現(xiàn)，也可以在MCU、DSP等數(shù)字信號控制器上實現(xiàn)。

【專利附圖】

【附圖說明】
[0013]圖1為本實用新型的數(shù)字觸發(fā)信號鎖定和解鎖裝置的原理圖。

【具體實施方式】
[0014]下面結(jié)合附圖及實施例對本實用新型做進一步說明。
[0015]如圖1所示，本實施例提供了一種數(shù)字觸發(fā)信號鎖定和解鎖裝置，包括一鎖定模塊、一解鎖模塊、一第一輸入端口 inputl、一第二輸入端口 input2以及一輸出端口outputl ;所述的鎖定模塊的第一輸入端連接至所述的第一輸入端口 inputl，所述第一輸入端口 inputl用于輸入數(shù)字觸發(fā)信號；所述的鎖定模塊的第二輸入端連接至所述解鎖模塊的輸出端；所述的鎖定模塊的輸出端連接至所述的輸出端口 outputl，所述輸出端口outputl用于輸出鎖定后的狀態(tài)信號；所述的解鎖模塊的第一輸入端連接至鎖定模塊的輸出端；所述的解鎖模塊的第二輸入端連接至所述的第二輸入端口 input2，所述第二輸入端口 input2用于輸入外部解鎖信號。
[0016]在本實施例中，所述的鎖定模塊包括一非門NOTl、一與門ANDl、一第一或門ORl以及一 D觸發(fā)器DFFl，所述第一或門ORl的一輸入端作為所述鎖定模塊的第一輸入端，所述的第一或門ORl的另一輸入端連接至所述與門ANDl的輸出端；所述與門ANDl的一輸入端連接至所述D觸發(fā)器DFFl的輸出端，所述與門ANDl的另一輸入端連接至所述非門NOTl的輸出端；所述的非門NOTl的輸入端作為所述鎖定模塊的第二輸入端；所述第一或門ORl的輸出端連接至所述D觸發(fā)器DFFl的輸入端，所述D觸發(fā)器DFFl的輸出端作為所述鎖定模塊的輸出端。
[0017]在本實施例中，所述的解鎖模塊包括一第二或門0R2、一第一脈沖發(fā)生器PGl以及一第二脈沖發(fā)生器PG2組成，所述第一脈沖發(fā)生器PGl的輸入端作為所述解鎖模塊的第一輸入端，所述第一脈沖發(fā)生器PGl的輸出端連接至所述第二或門0R2的一輸入端，所述第二脈沖發(fā)生器PG2的輸入端作為所述解鎖模塊的第二輸入端，所述第二脈沖發(fā)生器PG2的輸出端連接至所述第二或門0R2的另一輸入端，所述第二或門0R2的輸出端作為所述解鎖模塊的輸出端。
[0018]在本實施例中，當所述的第一輸入端口 inputl出現(xiàn)‘I’觸發(fā)信號，所述第一或門ORl輸出‘I’，在一個系統(tǒng)時鐘或節(jié)拍后所述D觸發(fā)器DFFl輸出‘I’到所述輸出端口outputl，同時反饋到所述與門AND1，由于無解鎖信號時所述非門NOTl輸出‘1’，所述與門ANDl輸出‘I’，此時無論第一輸入端口 inputl的信號是否恢復到‘0’，所述第一或門ORl都輸出‘I’，即完成了鎖定操作；當所述第二輸入端口的解鎖信號為‘I’時，所述非門NOTl輸出‘0’，所述與門ANDl輸出‘0’，如果所述的第一輸入端口 inputl也恢復到‘0’，所述第一或門ORl輸出‘0’，即完成了解鎖操作。
[0019]在本實施例中，當所述輸出端口 outputl產(chǎn)生一個上升沿并作用于所述第一脈沖發(fā)生器PGl時，所述第一脈沖發(fā)生器PGl會輸出一個脈沖信號；同樣地，當所述第二輸出端口 input2產(chǎn)生一個上升沿時，所述第二脈沖發(fā)生器PG2也會輸出一個脈沖信號。所述第一脈沖發(fā)生器PG1、所述第二脈沖發(fā)生器PG2的輸出經(jīng)過所述第二或門0R2輸出解鎖信號并反饋到所述鎖定模塊。本實用新型中包含自動解鎖和外部觸發(fā)解鎖兩種方式，解鎖路徑分別為 output1->PG1->0R2 和 input2>PG2_>0R2o
[0020]特別的，在本實施例中，所述的鎖定模塊主要通過將所述D觸發(fā)器DFFl的輸出反饋到所述與門ANDl的輸入，從而屏蔽了第一輸入端口 inputl的輸入，完成鎖定操作；通過將解鎖信號經(jīng)過所述非門NOTl取反后輸出‘0’并輸入到所述與門AND1，從而屏蔽了所述D觸發(fā)器DFFl輸出的反饋，完成解鎖操作。
[0021 ] 最后，本實施例可以在CPLD/FPGA上實現(xiàn)，也可以在MCU、DSP等數(shù)字信號控制器上實現(xiàn)。
[0022]值得一提的是，本實用新型保護的是硬件結(jié)構(gòu)，至于設(shè)計通信軟體不要求保護。以上僅為本實用新型實施例中一個較佳的實施方案。但是，本實用新型并不限于上述實施方案，凡按本實用新型方案所做的任何均等變化和修飾，所產(chǎn)生的功能作用未超出本方案的范圍時，均屬于本實用新型的保護范圍。
【權(quán)利要求】
1.一種數(shù)字觸發(fā)信號鎖定和解鎖裝置，其特征在于:包括一鎖定模塊、一解鎖模塊、一第一輸入端口(inputl)、一第二輸入端口(input2)以及一輸出端口(outputl);所述的鎖定模塊的第一輸入端連接至所述的第一輸入端口(inputl)，所述第一輸入端口(inputl)用于輸入數(shù)字觸發(fā)信號；所述的鎖定模塊的第二輸入端連接至所述解鎖模塊的輸出端；所述的鎖定模塊的輸出端連接至所述的輸出端口(outputl)，所述輸出端口(outputl)用于輸出鎖定后的狀態(tài)信號；所述的解鎖模塊的第一輸入端連接至鎖定模塊的輸出端；所述的解鎖模塊的第二輸入端連接至所述的第二輸入端口(input2)，所述第二輸入端口(input2)用于輸入外部解鎖信號。
2.根據(jù)權(quán)利要求1所述的一種數(shù)字觸發(fā)信號鎖定和解鎖裝置，其特征在于:所述的鎖定模塊包括一非門(N0T1 )、一與門(ANDl )、一第一或門(0R1)以及一 D觸發(fā)器(DFFl )，所述第一或門(ORl)的一輸入端作為所述鎖定模塊的第一輸入端，所述的第一或門(ORl)的另一輸入端連接至所述與門(ANDl)的輸出端；所述與門(ANDl)的一輸入端連接至所述D觸發(fā)器(DFFl)的輸出端，所述與門(ANDl)的另一輸入端連接至所述非門(NOTl)的輸出端；所述的非門(NOTl)的輸入端作為所述鎖定模塊的第二輸入端；所述第一或門(ORl)的輸出端連接至所述D觸發(fā)器(DFFl)的輸入端，所述D觸發(fā)器(DFFl)的輸出端作為所述鎖定模塊的輸出端。
3.根據(jù)權(quán)利要求1所述的一種數(shù)字觸發(fā)信號鎖定和解鎖裝置，其特征在于:所述的解鎖模塊包括一第二或門(0R2)、一第一脈沖發(fā)生器(PGl)以及一第二脈沖發(fā)生器(PG2)組成，所述第一脈沖發(fā)生器(PGl)的輸入端作為所述解鎖模塊的第一輸入端，所述第一脈沖發(fā)生器(PGl)的輸出端連接至所述第二或門(0R2)的一輸入端，所述第二脈沖發(fā)生器(PG2)的輸入端作為所述解鎖模塊的第二輸入端，所述第二脈沖發(fā)生器(PG2)的輸出端連接至所述第二或門(0R2)的另一輸入端，所述第二或門(0R2)的輸出端作為所述解鎖模塊的輸出端。
【文檔編號】H03K19/20GK204180049SQ201420741916
【公開日】2015年2月25日 申請日期:2014年12月2日 優(yōu)先權(quán)日:2014年12月2日
【發(fā)明者】林炳章, 王志東, 葉炳, 劉藝超, 應(yīng)秋菊 申請人:漳州科華技術(shù)有限責任公司