一種采樣電壓求和的相位插值型時鐘恢復電路的制作方法
【專利摘要】本發(fā)明提出的一種采樣電壓求和的相位插值型時鐘恢復電路，包括：CLKI輸入端、CLKQ輸入端、第一上升沿采樣保持電路、第一下降沿采樣保持電路、第二上升沿采樣保持電路、第二下降沿采樣保持電路、第一求和電路、第二求和電路和相位插值電路；CLKI輸入端分別連接至第一上升沿采樣保持電路、第一下降沿采樣保持電路和相位插值電路；第一上升沿采樣保持電路和第一下降沿采樣保持電路均連接至第一求和電路輸入端，第一求和電路輸出端連接至相位插值電路。本發(fā)明通過在采樣保持電路和相位插值電路之間增加求和電路，輸入到相位插值電路的是數據上下邊沿變化量的平均值，因此抖動變小，提高了恢復時鐘的相位穩(wěn)定性。
【專利說明】一種采樣電壓求和的相位插值型時鐘恢復電路

【技術領域】
[0001] 本發(fā)明涉及時鐘恢復【技術領域】，尤其涉及一種采樣電壓求和的相位插值型時鐘恢 復電路。

【背景技術】
[0002] 高速串行10鏈路中，為減少管腳數和導線數量、消除高頻時鐘信號在信道傳輸中 對相鄰信號產生的干擾，發(fā)送機與接收機之間僅傳遞融合時鐘信息的數據。因此接收機中 需要有時鐘數據恢復電路，從接收到的數據中恢復出時鐘信號，并用恢復出的時鐘信號對 輸入數據再采樣得到恢復數據。由于輸入的時鐘數據具有抖動噪聲，因此需要時鐘數據恢 復電路具備良好的抑制輸入數據抖動的能力，才能正確地恢復出穩(wěn)定的時鐘和數據信息。 圖1所示為目前常用的一種典型相位插值型時鐘數據恢復電路。
[0003] B.Abiri等人提出一種相位插值型（PI)突發(fā)模式時鐘恢復電路，如圖2所示，使用 數據邊沿觸發(fā)一對雙邊沿采樣保持電路，包括上升沿采樣保持電路（S/H_rise)和下降沿 采樣保持電路（S/H_fall)，對正交時鐘（CLKI、CLKQ)進行采樣，并利用該采樣電壓在相位 插值電路（PI)中與正交時鐘相乘，輸出與數據邊沿對齊的恢復時鐘信號。由于采樣電壓在 數據邊沿觸發(fā)獲得，因此任何輸入數據信號中的抖動都會引起采樣電壓的變化，進而導致 恢復時鐘相位發(fā)生變化。


【發(fā)明內容】

[0004] 基于【背景技術】存在的技術問題，本發(fā)明提出了一種采樣電壓求和的相位插值型時 鐘恢復電路，可降低突發(fā)模式相位插值型時鐘恢復電路恢復時鐘的抖動。
[0005] 本發(fā)明提出的一種米樣電壓求和的相位插值型時鐘恢復電路，包括：CLKI輸入 端、CLKQ輸入端、第一上升沿采樣保持電路、第一下降沿采樣保持電路、第二上升沿采樣保 持電路、第二下降沿采樣保持電路、第一求和電路、第二求和電路和相位插值電路；
[0006] CLKI輸入端分別連接至第一上升沿采樣保持電路、第一下降沿采樣保持電路和相 位插值電路；第一上升沿采樣保持電路和第一下降沿采樣保持電路均連接至第一求和電路 輸入端，第一求和電路輸出端連接至相位插值電路；
[0007] CLKQ輸入端分別連接至第二上升沿采樣保持電路、第二下降沿采樣保持電路和相 位插值電路；第二上升沿采樣保持電路和第二下降沿采樣保持電路均連接至第二求和電路 輸入端，第二求和電路輸出端連接至相位插值電路；
[0008] 第一上升沿采樣保持電路、第一下降沿采樣保持電路、第二上升沿采樣保持電路、 第二下降沿采樣保持電路均接收輸入數據作為觸發(fā)信號；
[0009] 當輸入數據上升沿時，第一上升沿采樣保持電路采樣并保持CLKI信號電壓并傳 遞給第一求和電路，第二上升沿采樣保持電路采樣并保持CLKQ信號電壓并傳遞給第二求 和電路；當輸入數據下降沿時，第一下降沿采樣保持電路采樣并保持CLKI信號電壓并傳遞 給第一求和電路，第二下降沿采樣保持電路采樣并保持CLKQ信號電壓并傳遞給第二求和 電路；第一求和電路和第二求和電路對采樣電壓進行加法運算后將信號傳遞給相位插值電 路，相位插值電路通過運算分析輸出相應的時鐘（Rec_Clk_ana)。
[0010] 輸入數據為差分對輸入數據Data+和Data-，Data+和Data-觸發(fā)第一上升沿采樣 保持電路、第一下降沿采樣保持電路、第二上升沿采樣保持電路和第二下降沿采樣保持電 路對正交時鐘CLKI、CLKQ進行采樣并輸出采樣電壓到第一求和電路和第二求和電路，第一 求和電路和第二求和電路對數據上下邊沿采樣電壓進行相加并輸出結果到相位插值電路 與正交時鐘CLKI、CLKQ進行相乘運算，獲得輸出恢復時鐘信號Rec_CLK_ana。
[0011] 第一求和電路和第二求和電路均包括輸入端In_rise+、輸入端In_rise_、輸入端 In_fall+、輸入端In_fall-和輸出端；第一求和電路通過其輸入端In_rise+、輸入端In_ rise-連接第一上升沿采樣保持電路，通過其輸入端In_fall+、輸入端In_fall-連接第 一下降沿采樣保持電路，并通過其輸出端連接相位插值電路；第二求和電路通過其輸入端 In_rise+、輸入端In_rise-連接第二上升沿采樣保持電路，通過其輸入端In_fall+、輸入 端In_fall-連接第二下降沿采樣保持電路，并通過其輸出端連接相位插值電路。
[0012] 第一上升沿采樣保持電路和第二上升沿采樣保持電路電路結構相同；第一下降沿 采樣保持電路和第二下降沿采樣保持電路電路結構相同。
[0013] 第一求和電路和第二求和電路采用相同的電路結構。
[0014] 所述采樣電壓求和的相位插值型時鐘恢復電路的工作原理為：設A t為時鐘抖動 引入的時間誤差，N表示連續(xù)0或連續(xù)1的個數，T表示時鐘周期；輸入數據在上升沿to 時刻、下降沿to+A t+N*T時刻分別觸發(fā)第一上升沿采樣保持電路和第二上升沿采樣保持 電路、第一下降沿采樣保持電路和第二下降沿采樣保持電路，采樣正交時鐘電壓CLKI和 CLKQ，分別得到采樣電壓a和0，其中：

【權利要求】
1. 一種采樣電壓求和的相位插值型時鐘恢復電路，其特征在于，包括：CLKI輸入端、 CLKQ輸入端、第一上升沿采樣保持電路（1)、第一下降沿采樣保持電路（2)、第二上升沿采 樣保持電路（3)、第二下降沿采樣保持電路（4)、第一求和電路（5)、第二求和電路（6)和相 位插值電路（7); CLKI輸入端分別連接至第一上升沿采樣保持電路（1)、第一下降沿采樣保持電路（2) 和相位插值電路（7);第一上升沿采樣保持電路（1)和第一下降沿采樣保持電路（2)均連 接至第一求和電路（5)輸入端，第一求和電路（5)輸出端連接至相位插值電路（7); CLKQ輸入端分別連接至第二上升沿采樣保持電路（3)、第二下降沿采樣保持電路（4) 和相位插值電路（7);第二上升沿采樣保持電路（3)和第二下降沿采樣保持電路（4)均連 接至第二求和電路（6)輸入端，第二求和電路（6)輸出端連接至相位插值電路（7); 第一上升沿采樣保持電路（1)、第一下降沿采樣保持電路（2)、第二上升沿采樣保持電 路（3)、第二下降沿采樣保持電路（4)均接收輸入數據（Data)作為觸發(fā)信號； 當輸入數據（Data)上升沿時，第一上升沿采樣保持電路（1)采樣并保持CLKI信號電 壓并傳遞給第一求和電路（5)，第二上升沿采樣保持電路（3)采樣并保持CLKQ信號電壓并 傳遞給第二求和電路（6);當輸入數據（Data)下降沿時，第一下降沿采樣保持電路（2)采 樣并保持CLKI信號電壓并傳遞給第一求和電路（5)，第二下降沿采樣保持電路（4)采樣并 保持CLKQ信號電壓并傳遞給第二求和電路￠);第一求和電路（5)和第二求和電路（6)對 采樣電壓進行加法運算后將信號傳遞給相位插值電路（7)，相位插值電路（7)通過運算輸 出相應的時鐘（Rec_Clk_ana)。
2. 如權利要求1所述的采樣電壓求和的相位插值型時鐘恢復電路，其特征在于，輸入 數據（Data)為差分對輸入數據Data+和Data-，Data+和Data-觸發(fā)第一上升沿采樣保持 電路（1)、第一下降沿采樣保持電路（2)、第二上升沿采樣保持電路（3)和第二下降沿采樣 保持電路⑷對正交時鐘CLKI、CLKQ進行采樣并輸出采樣電壓到第一求和電路（5)和第二 求和電路（6)，第一求和電路（5)和第二求和電路（6)對數據上下邊沿采樣電壓進行相加并 輸出結果到相位插值電路（7)與正交時鐘CLKI、CLKQ進行相乘運算，獲得輸出恢復時鐘信 號Rec_CLK_ana〇
3. 如權利要求1或2所述的采樣電壓求和的相位插值型時鐘恢復電路，其特征在于， 第一求和電路（5)和第二求和電路（6)均包括輸入端In_rise+、輸入端In_rise_、輸入端 In_fall+、輸入端In_fall-和輸出端； 第一求和電路（5)通過其輸入端In_rise+、輸入端In_rise-連接第一上升沿采樣保持 電路（1)，通過其輸入端In_fall+、輸入端In_fall-連接第一下降沿采樣保持電路（2)，并 通過其輸出端連接相位插值電路（7); 第二求和電路（6)通過其輸入端In_rise+、輸入端In_rise-連接第二上升沿采樣保持 電路（3)，通過其輸入端In_fall+、輸入端In_fall-連接第二下降沿采樣保持電路（4)，并 通過其輸出端連接相位插值電路（7)。
4. 如權利要求3所述的采樣電壓求和的相位插值型時鐘恢復電路，其特征在于，第一 上升沿采樣保持電路（1)和第二上升沿采樣保持電路（3)電路結構相同；第一下降沿采樣 保持電路（2)和第二下降沿采樣保持電路（4)電路結構相同。
5. 如權利要求4所述的采樣電壓求和的相位插值型時鐘恢復電路，其特征在于，第一 求和電路（5)和第二求和電路（6)采用相同的電路結構。
6.如權利要求1-5中任一項所述的采樣電壓求和的相位插值型時鐘恢復電路，其特征 在于，其工作原理為：設At為時鐘抖動引入的時間誤差，N表示連續(xù)O或連續(xù)1的個數，T 表示時鐘周期；輸入數據在上升沿to時刻、下降沿to+ △t+N*T時刻分別觸發(fā)第一上升沿采 樣保持電路（1)和第二上升沿采樣保持電路（3)、第一下降沿采樣保持電路（2)和第二下降 沿采樣保持電路（4)，采樣正交時鐘電壓CLKI和CLKQ，分別得到采樣電壓a和0，其中： a=sin(2nfto)+sin[2Jif(to+N*T+At)]=sin(2nfto)+sin[2Jif(to+At)] 0 =cos(2nfto)+cos[2Jif(to+N*T+At)]=cos(2nfto)+cos[2Jif(to+At)],a和0信號在相位插值電路PI中實現乘積運算，得到：
【文檔編號】H03K5/13GK104506170SQ201510021777
【公開日】2015年4月8日 申請日期:2015年1月15日 優(yōu)先權日:2015年1月15日
【發(fā)明者】覃林, 黃魯 申請人:中國科學技術大學先進技術研究院