本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種比較器電路。

背景技術(shù)：

比較器是將兩個(gè)模擬電壓信號(hào)相比較的電路。比較器的兩路輸入為模擬信號(hào)，輸出則為二進(jìn)制信號(hào)0或1，當(dāng)輸入電壓的差值增大或減小且正負(fù)符號(hào)不變時(shí)，其輸出保持恒定。

傳統(tǒng)的比較器電路如圖1所示，包括第一nmos晶體管n1、第二nmos晶體管n2、第三nmos晶體管n3、第四nmos晶體管n4、第一pmos晶體管p1、第二pmos晶體管p2、第三pmos晶體管p3；第一nmos晶體管n1的柵極接負(fù)輸入端uin，源極接第二nmos晶體管n2的源極和第三nmos晶體管n3的漏極，漏極接第一pmos晶體管p1的柵極和漏極；第二nmos晶體管n2的柵極接正輸入端uip，漏極接第二pmos晶體管p2的漏極和第三pmos晶體管p3的柵極；第一pmos晶體管p1的源極接電源；第二pmos晶體管p2的源極接電源；第一pmos晶體管p1的柵極與第二pmos晶體管p2的柵極相連；第三nmos晶體管n3的柵極接偏置電流輸入端bias，源極接地；第三pmos晶體管p3的源極接電源，漏極接輸出端uout；第四nmos晶體管n4的柵極接偏置電流輸入端bias，源極接地，漏極接輸出端uout。

傳統(tǒng)的比較器電路由于缺乏必要的電平反饋技術(shù)，從而在兩輸入電壓變化迅速的情況下，不能得到正確的結(jié)果，從而限制了比較器應(yīng)用的電平轉(zhuǎn)換速率。

技術(shù)實(shí)現(xiàn)要素：

為解決現(xiàn)有比較器電路應(yīng)用電平轉(zhuǎn)換速率低的技術(shù)問(wèn)題，本發(fā)明對(duì)傳統(tǒng)的比較器電路進(jìn)行了改進(jìn)，提供了一種電平轉(zhuǎn)換速率高的比較器電路。

本發(fā)明的比較器電路包括：第一pmos晶體管p1、第二pmos晶體管p2、第一nmos晶體管n1、第二nmos晶體管n2、第三nmos晶體管n3、第四nmos晶體管n4、第五nmos晶體管n5和第六nmos晶體管n6；第一nmos晶體管n1的柵極接負(fù)輸入端uin，源極接第二nmos晶體管n2的源極和第五nmos晶體管n5的漏極，漏極接第一pmos晶體管p1的柵極和漏極以及第三nmos晶體管n3的漏極；第一pmos晶體管p1的源極接電源；第五nmos晶體管n5的柵極接偏置電流輸入端bias，源極接地；第二nmos晶體管n2的柵極接正輸入端uip，漏極接輸出端uout；第三nmos晶體管n3的柵極接正輸入端uip，源極接第四nmos晶體管n4的源極和第六nmos晶體管n6的漏極；第四nmos晶體管n4的柵極接負(fù)輸入端uin，漏極接輸出端uout；第六nmos晶體管n6的柵極接偏置電流輸入端bias，源極接地；第二pmos晶體管p2的柵極和漏極都接輸出端uout，源極接電源。

本發(fā)明的比較器電路在傳統(tǒng)的比較器電路的基礎(chǔ)上，引入了電平反饋技術(shù)。與現(xiàn)有的比較器電路相比，本發(fā)明的比較器電路的電平轉(zhuǎn)換速率得到了巨大的提升。

附圖說(shuō)明

圖1是傳統(tǒng)的比較器的電路結(jié)構(gòu)示意圖；

圖2是本發(fā)明的比較器的電路結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明了，下面結(jié)合具體實(shí)施方式并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。

為了解決傳統(tǒng)比較器電路應(yīng)用電平轉(zhuǎn)換速率低的技術(shù)問(wèn)題，本發(fā)明提供了一種比較器電路，如圖2所示，包括：第一pmos晶體管p1、第二pmos晶體管p2、第一nmos晶體管n1、第二nmos晶體管n2、第三nmos晶體管n3、第四nmos晶體管n4、第五nmos晶體管n5和第六nmos晶體管n6；第一nmos晶體管n1的柵極接負(fù)輸入端uin，源極接第二nmos晶體管n2的源極和第五nmos晶體管n5的漏極，漏極接第一pmos晶體管p1的柵極和漏極以及第三nmos晶體管n3的漏極；第一pmos晶體管p1的源極接電源；第五nmos晶體管n5的柵極接偏置電流輸入端bias，源極接地；第二nmos晶體管n2的柵極接正輸入端uip，漏極接輸出端uout；第三nmos晶體管n3的柵極接正輸入端uip，源極接第四nmos晶體管n4的源極和第六nmos晶體管n6的漏極；第四nmos晶體管n4的柵極接負(fù)輸入端uin，漏極接輸出端uout；第六nmos晶體管n6的柵極接偏置電流輸入端bias，源極接地；第二pmos晶體管p2的柵極和漏極都接輸出端uout，源極接電源。

本發(fā)明的比較器電路在傳統(tǒng)的比較器電路的基礎(chǔ)上，引入了電平反饋技術(shù)。與現(xiàn)有的比較器電路相比，本發(fā)明的比較器電路的電平轉(zhuǎn)換速率得到了巨大的提升。

應(yīng)當(dāng)理解的是，本發(fā)明的上述具體實(shí)施方式僅僅用于示例性說(shuō)明或解釋本發(fā)明的原理，而不構(gòu)成對(duì)本發(fā)明的限制。因此，在不偏離本發(fā)明的精神和范圍的情況下所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。此外，本發(fā)明所附權(quán)利要求旨在涵蓋落入所附權(quán)利要求范圍和邊界、或者這種范圍和邊界的等同形式內(nèi)的全部變化和修改例。

技術(shù)特征：

技術(shù)總結(jié)
一種比較器電路，屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域。包括：第一NMOS管的柵極接負(fù)輸入端，源極接第二NMOS管的源極和第五NMOS管的漏極，漏極接第一PMOS管的柵極和漏極以及第三NMOS管的漏極；第一PMOS管的源極接電源；第五NMOS管的柵極接偏置電流輸入端，源極接地；第二NMOS管的柵極接正輸入端，漏極接輸出端；第三NMOS管的柵極接正輸入端，源極接第四NMOS管的源極和第六NMOS管的漏極；第四NMOS管的柵極接負(fù)輸入端，漏極接輸出；第六NMOS管的柵極接輸入，源極接地；第二PMOS管的柵極和漏極都接輸出端，源極接電源。該比較器電路引入了電平反饋技術(shù)，從而提升了比較器電路的電平轉(zhuǎn)換速率。

技術(shù)研發(fā)人員：不公告發(fā)明人
受保護(hù)的技術(shù)使用者：長(zhǎng)沙方星騰電子科技有限公司
技術(shù)研發(fā)日：2017.05.30
技術(shù)公布日：2017.09.05