本申請總體上涉及電子器件領(lǐng)域，并且更具體的，涉及一種存儲器及其制備方法和存儲系統(tǒng)。

背景技術(shù)：

1、nand存儲器件是具有功耗低、質(zhì)量輕且性能佳的非易失存儲產(chǎn)品，在電子產(chǎn)品中得到了廣泛的應(yīng)用。平面結(jié)構(gòu)的nand器件已近實(shí)際擴(kuò)展的極限，為了進(jìn)一步的提高存儲容量，降低每比特的存儲成本，提出了3d?nand存儲器。在3d?nand存儲器結(jié)構(gòu)中，采用垂直堆疊多層數(shù)據(jù)存儲單元的方式，實(shí)現(xiàn)堆疊式的存儲器結(jié)構(gòu)。

2、隨著3d?nand產(chǎn)品層數(shù)的不斷增加，制造工藝難度極大，因此現(xiàn)有的產(chǎn)品構(gòu)架很難實(shí)現(xiàn)層數(shù)的進(jìn)一步堆疊。

3、申請內(nèi)容

4、本申請實(shí)施例的目的在于提供一種存儲器及其制備方法和存儲系統(tǒng)，旨在將兩個(gè)存儲芯片通過共源極層鍵合集成，以實(shí)現(xiàn)高層數(shù)堆疊，提高存儲容量。

5、第一方面，本申請實(shí)施例提供一種存儲器，所述存儲器包括：

6、第一存儲芯片，包括第一共源極層；

7、第二存儲芯片，包括第二共源極層；

8、鍵合面，位于所述第一存儲芯片和第二存儲芯片之間；

9、其中，所述第一共源極層和第二共源極層通過第一鍵合觸點(diǎn)在所述鍵合面鍵合。

10、在一些實(shí)施例中，所述存儲器還包括：

11、第一控制芯片，鍵合在所述第一存儲芯片背離所述第二存儲芯片的一側(cè)；

12、第二控制芯片，鍵合在所述第二存儲芯片背離所述第一存儲芯片的一側(cè)。

13、在一些實(shí)施例中，所述第一共源極層通過第一導(dǎo)電柱與所述第一控制芯片連接，及/或所述第二共源極層通過第二導(dǎo)電柱與所述第二控制芯片連接。

14、在一些實(shí)施例中，所述第一控制芯片包括第一陣列電路和第一非陣列電路，所述第二控制芯片包括第二陣列電路和第二非陣列電路；所述第一陣列電路與所述第一存儲芯片連接，所述第二陣列電路與所述第二存儲芯片連接；所述第一非陣列電路與所述第一存儲芯片和第二存儲芯片連接，所述第二非陣列電路與所述第一存儲芯片和第二存儲芯片連接。

15、在一些實(shí)施例中，所述第一存儲芯片還包括與所述第一非陣列電路連接的第一觸點(diǎn)，所述第二存儲芯片還包括與所述第二非陣列電路連接的第二觸點(diǎn)；所述第一觸點(diǎn)和第二觸點(diǎn)通過第二鍵合觸點(diǎn)在所述鍵合面鍵合。

16、在一些實(shí)施例中，所述第一存儲芯片還包括與所述第一控制芯片連接的第三觸點(diǎn)，所述第二存儲芯片還包括與所述第二控制芯片連接的第四觸點(diǎn)，所述第三觸點(diǎn)和所述第四觸點(diǎn)通過第三鍵合觸點(diǎn)在所述鍵合面鍵合；所述存儲器還包括：

17、導(dǎo)電焊盤，位于所述第一控制芯片背離所述第一存儲芯片的一側(cè)、且與所述第三觸點(diǎn)連接，或位于所述第二控制芯片背離所述第二存儲芯片的一側(cè)、且與所述第四觸點(diǎn)連接。

18、在一些實(shí)施例中，所述第一存儲芯片還包括第一堆疊結(jié)構(gòu)和貫穿所述第一堆疊結(jié)構(gòu)的第一存儲溝道結(jié)構(gòu)，所述第二存儲芯片還包括第二堆疊結(jié)構(gòu)和貫穿所述第二堆疊結(jié)構(gòu)的第二存儲溝道結(jié)構(gòu)；所述第一存儲溝道結(jié)構(gòu)的兩端分別連接所述第一共源極層和所述第一陣列電路，所述第二存儲溝道的兩端分別連接所述第二共源極層和所述第二陣列電路。

19、在一些實(shí)施例中，所述第一陣列電路包括第一頁緩存電路和第一串驅(qū)動電路，所述第二陣列電路包括第二頁緩存電路和第二串驅(qū)動電路；所述第一非陣列電路和第二非陣列電路分別包括供壓電路和模擬電路其中的至少一種，所述第一非陣列電路和第二非陣列電路為不同功能的電路。

20、在一些實(shí)施例中，所述第一存儲溝道結(jié)構(gòu)與所述第一頁緩存電路連接，所述第二存儲溝道結(jié)構(gòu)與所述第二頁緩存電路連接；所述第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)分別包括交替層疊的柵極層和絕緣層，所述第一堆疊結(jié)構(gòu)的柵極層與所述第一串驅(qū)動電路連接，所述第二堆疊結(jié)構(gòu)的柵極層與所述第二串驅(qū)動電路連接。

21、在一些實(shí)施例中，所述第一頁緩存電路沿第一方向設(shè)置，所述第一串驅(qū)動電路沿第二方向設(shè)置，所述第一方向與所述第二方向交叉。

22、第二方面，本申請還提供一種存儲器的制備方法，所述存儲器的制備方法包括：

23、形成第一存儲芯片，所述第一存儲芯片包括第一共源極層；

24、形成第二存儲芯片，所述第二存儲芯片包括第二共源極層；

25、在所述第一共源極層的表面和所述第二共源極層的表面形成第一鍵合觸點(diǎn)；

26、將所述第一共源極層和所述第二共源極層通過所述第一鍵合觸點(diǎn)鍵合，形成鍵合面，所述鍵合面位于所述第一存儲芯片和第二存儲芯片之間。

27、在一些實(shí)施例中，所述在所述第一共源極層的表面和所述第二共源極層的表面形成第一鍵合觸點(diǎn)的步驟之前，所述存儲器的制備方法還包括：

28、形成第一控制芯片和第二控制芯片。

29、將所述第一控制芯片鍵合在所述第一存儲芯片背離所述鍵合面的一側(cè)；

30、將所述第二控制芯片鍵合在所述第二存儲芯片背離所述鍵合面的一側(cè)。

31、在一些實(shí)施例中，所述存儲器的制備方法還包括：

32、形成連接所述第一共源極層和所述第一控制芯片的第一導(dǎo)電柱；

33、及/或形成連接所述第二共源極層和所述第二控制芯片的第二導(dǎo)電柱。

34、在一些實(shí)施例中，所述形成第一控制芯片和第二控制芯片的步驟包括：

35、提供第一半導(dǎo)體層，在所述第一半導(dǎo)體層上形成第一陣列電路和第一非陣列電路；

36、提供第二半導(dǎo)體層，在所述第二半導(dǎo)體層上形成第二陣列電路和第二非陣列電路；

37、其中，第一陣列電路與所述第一存儲芯片連接，第一非陣列電路與所述第一存儲芯片和第二存儲芯片連接；第二陣列電路與所述第二存儲芯片連接，第二非陣列電路與所述第一存儲芯片和第二存儲芯片連接。

38、在一些實(shí)施例中，所述將所述第一共源極層和所述第二共源極層通過所述第一鍵合觸點(diǎn)鍵合的步驟之后，所述存儲器的制備方法還包括：

39、在所述第一控制芯片背離所述第一存儲芯片的一側(cè)形成導(dǎo)電焊盤，所述導(dǎo)電焊盤與所述第二控制芯片連接；

40、或在所述第二控制芯片背離所述第二存儲芯片的一側(cè)形成導(dǎo)電焊盤，所述導(dǎo)電焊盤與所述第一控制芯片連接。

41、第三方面，本申請實(shí)施例提供一種存儲系統(tǒng)，包括：

42、前述任一實(shí)施例提供的存儲器；

43、控制器，所述控制器與所述存儲器電連接，用于控制所述存儲器存儲數(shù)據(jù)。

44、本申請實(shí)施例的有益效果是：提供一種存儲器及其制備方法和存儲系統(tǒng)，該存儲器包括第一存儲芯片、第二存儲芯片和位于第一存儲芯片和第二存儲芯片之間的鍵合面。第一存儲芯片包括第一共源極層，第二存儲芯片包括第二共源極層，第一共源極層和第二共源極層通過第一鍵合觸點(diǎn)在鍵合面鍵合。本申請將兩個(gè)存儲芯片通過共源極層鍵合集成，以實(shí)現(xiàn)高層數(shù)堆疊，提高了存儲容量。

技術(shù)實(shí)現(xiàn)思路

技術(shù)特征：

1.一種存儲器，其特征在于，所述存儲器包括：

2.根據(jù)權(quán)利要求1所述的存儲器，其特征在于，所述存儲器還包括：

3.根據(jù)權(quán)利要求2所述的存儲器，其特征在于，所述第一共源極層通過第一導(dǎo)電柱與所述第一控制芯片連接，及/或所述第二共源極層通過第二導(dǎo)電柱與所述第二控制芯片連接。

4.根據(jù)權(quán)利要求2所述的存儲器，其特征在于，所述第一控制芯片包括第一陣列電路和第一非陣列電路，所述第二控制芯片包括第二陣列電路和第二非陣列電路；所述第一陣列電路與所述第一存儲芯片連接，所述第二陣列電路與所述第二存儲芯片連接；所述第一非陣列電路與所述第一存儲芯片和第二存儲芯片連接，所述第二非陣列電路與所述第一存儲芯片和第二存儲芯片連接。

5.根據(jù)權(quán)利要求4所述的存儲器，其特征在于，所述第一存儲芯片還包括與所述第一非陣列電路連接的第一觸點(diǎn)，所述第二存儲芯片還包括與所述第二非陣列電路連接的第二觸點(diǎn)；所述第一觸點(diǎn)和第二觸點(diǎn)通過第二鍵合觸點(diǎn)在所述鍵合面鍵合。

6.根據(jù)權(quán)利要求2所述的存儲器，其特征在于，所述第一存儲芯片還包括與所述第一控制芯片連接的第三觸點(diǎn)，所述第二存儲芯片還包括與所述第二控制芯片連接的第四觸點(diǎn)，所述第三觸點(diǎn)和所述第四觸點(diǎn)通過第三鍵合觸點(diǎn)在所述鍵合面鍵合；所述存儲器還包括：

7.根據(jù)權(quán)利要求4所述的存儲器，其特征在于，所述第一存儲芯片還包括第一堆疊結(jié)構(gòu)和貫穿所述第一堆疊結(jié)構(gòu)的第一存儲溝道結(jié)構(gòu)，所述第二存儲芯片還包括第二堆疊結(jié)構(gòu)和貫穿所述第二堆疊結(jié)構(gòu)的第二存儲溝道結(jié)構(gòu)；所述第一存儲溝道結(jié)構(gòu)的兩端分別連接所述第一共源極層和所述第一陣列電路，所述第二存儲溝道的兩端分別連接所述第二共源極層和所述第二陣列電路。

8.根據(jù)權(quán)利要求7所述的存儲器，其特征在于，所述第一陣列電路包括第一頁緩存電路和第一串驅(qū)動電路，所述第二陣列電路包括第二頁緩存電路和第二串驅(qū)動電路；所述第一非陣列電路和第二非陣列電路分別包括供壓電路和模擬電路其中的至少一種，所述第一非陣列電路和第二非陣列電路為不同功能的電路。

9.根據(jù)權(quán)利要求8所述的存儲器，其特征在于，所述第一存儲溝道結(jié)構(gòu)與所述第一頁緩存電路連接，所述第二存儲溝道結(jié)構(gòu)與所述第二頁緩存電路連接；所述第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)分別包括交替層疊的柵極層和絕緣層，所述第一堆疊結(jié)構(gòu)的柵極層與所述第一串驅(qū)動電路連接，所述第二堆疊結(jié)構(gòu)的柵極層與所述第二串驅(qū)動電路連接。

10.根據(jù)權(quán)利要求9所述的存儲器，其特征在于，所述第一頁緩存電路沿第一方向設(shè)置，所述第一串驅(qū)動電路沿第二方向設(shè)置，所述第一方向與所述第二方向交叉。

11.一種存儲器的制備方法，其特征在于，所述存儲器的制備方法包括：

12.根據(jù)權(quán)利要求11所述的存儲器的制備方法，其特征在于，所述在所述第一共源極層的表面和所述第二共源極層的表面形成第一鍵合觸點(diǎn)的步驟之前，所述存儲器的制備方法還包括：

13.根據(jù)權(quán)利要求12所述的存儲器的制備方法，其特征在于，所述存儲器的制備方法還包括：

14.根據(jù)權(quán)利要求12所述的存儲器的制備方法，其特征在于，所述形成第一控制芯片和第二控制芯片的步驟包括：

15.根據(jù)權(quán)利要求12所述的存儲器的制備方法，其特征在于，所述將所述第一共源極層和所述第二共源極層通過所述第一鍵合觸點(diǎn)鍵合的步驟之后，所述存儲器的制備方法還包括：

16.一種存儲系統(tǒng)，其特征在于，包括：

技術(shù)總結(jié)
本申請公開了一種存儲器及其制備方法和存儲系統(tǒng)，該存儲器包括第一存儲芯片、第二存儲芯片和位于第一存儲芯片和第二存儲芯片之間的鍵合面。第一存儲芯片包括第一共源極層，第二存儲芯片包括第二共源極層，第一共源極層和第二共源極層通過第一鍵合觸點(diǎn)在鍵合面鍵合。本申請將兩個(gè)存儲芯片通過共源極層鍵合集成，以實(shí)現(xiàn)高層數(shù)堆疊，提高了存儲容量。

技術(shù)研發(fā)人員：王建東,陽涵,鄒欣偉
受保護(hù)的技術(shù)使用者：長江存儲科技有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/24