本公開涉及電子器件，更具體地，但不限于，涉及可用于幫助降低時鐘信號中的抖動的時鐘抖動濾波器。

背景技術(shù)：

1、電子系統(tǒng)可以使用時鐘信號來同步數(shù)字電路的操作。例如，時鐘信號可以以指定的頻率和大約50％的占空比在低二進制信號值和高二進制信號值之間振蕩。使用時鐘信號進行同步的數(shù)字電路可以使用時鐘信號的上升沿或下降沿進行操作?？梢赃x擇時鐘信號的頻率以最大化數(shù)據(jù)吞吐量，同時允許數(shù)字電路有足夠的時間操作。

技術(shù)實現(xiàn)思路

1、時鐘信號可以包括時鐘抖動的電平。時鐘抖動可以是時鐘信號的上升沿或下降沿中的一個或多個的位置的不確定性。例如，時鐘信號可以具有隨著時間的推移(例如平均值)通常一致的周期。然而，時鐘信號的特定周期可以比平均周期更長或更短。例如，特定的半周期邏輯高信號可以比平均半周期短。電路可以被配置為使得在每個時鐘周期中可以執(zhí)行指定數(shù)量的電路操作?？梢曰谕瓿刹僮鞯淖疃虝r間來確定操作的次數(shù)。時鐘抖動可以通過使用時鐘抖動的最壞情況場景來考慮。時鐘周期的最壞情況下的長度可能比平均時鐘周期短。這可能導(dǎo)致減少每個時鐘周期執(zhí)行的操作的數(shù)量，使得所有操作都可以在最壞的情況下執(zhí)行。然而，如果時鐘抖動被去除或減少，則可以執(zhí)行更多的操作，或者可以增加電路的頻率，或者兩者兼而有之。

2、某些類型的時鐘可能具有較大水平的時鐘抖動。例如，環(huán)形振蕩器可能比lc振蕩器具有更多的時鐘抖動。為了降低成本、節(jié)省空間或兩者兼而有之，可能需要環(huán)形振蕩器。然而，環(huán)形振蕩器中的時鐘抖動水平可能導(dǎo)致電路運行較慢。

3、本發(fā)明人已經(jīng)認識到，除其他外，減少時鐘抖動可以幫助允許電路更快地操作，允許電路更有效地操作，可以使用較便宜的振蕩器，或者允許使用較小的振蕩器。

4、時鐘信號鏈也可導(dǎo)致時鐘抖動，例如當(dāng)時鐘信號通過一個或多個緩沖器時?？上Ｍ麥p少由時鐘信號鏈引起的時鐘抖動，例如替代地或除了減少由振蕩器引起的抖動之外。本發(fā)明人已經(jīng)認識到，電路可以在時鐘信號鏈中包括一個或多個反相緩沖器，例如可以幫助提高時鐘信號的完整性。本公開的時鐘抖動濾波器可以包括這些反相緩沖器中的一個或多個。

5、在示例中，一種用于降低時鐘抖動的系統(tǒng)可以包括第一抖動降低電路。第一抖動降低電路可以布置在攜帶輸入時鐘信號的輸入時鐘信號節(jié)點和攜帶輸出時鐘信號的輸出時鐘信號節(jié)點之間。第一抖動降低電路可以包括第一中間輸入時鐘信號節(jié)點和第一中間輸出時鐘信號節(jié)點。第一抖動降低電路可以包括第一時鐘延遲電路，該第一時鐘延遲電路可以被配置為：(1)將在所述第一中間輸入時鐘信號節(jié)點上接收的第一中間輸入信號延遲周期的一半的奇整數(shù)倍，以及(2)反轉(zhuǎn)所述第一中間輸入時鐘信號。第一抖動降低電路還可以包括第一連接，該第一連接可以從第一中間輸出時鐘信號節(jié)點到第一中間輸入時鐘信號節(jié)點。

6、在示例中，一種用于管理時鐘抖動的方法可包括將輸入時鐘信號節(jié)點上的輸入時鐘信號延遲所述輸入時鐘信號和輸出時鐘信號節(jié)點之間的周期的一半的奇整數(shù)倍。該方法還包括在所述輸入時鐘信號節(jié)點和所述輸出時鐘信號節(jié)點之間反轉(zhuǎn)所述輸入時鐘信號。該方法還包括向所述輸入時鐘信號節(jié)點提供表示所述輸出時鐘信號的信號。

7、在示例中，一種用于降低時鐘抖動的系統(tǒng)可以包括第一抖動降低電路。第一抖動降低電路可以布置在攜帶輸入時鐘信號的輸入時鐘信號節(jié)點和攜帶輸出時鐘信號的輸出時鐘信號節(jié)點之間。第一抖動降低電路可以包括第一中間輸入時鐘信號節(jié)點和第一中間輸出時鐘信號節(jié)點。第一抖動降低電路可以包括第一時鐘延遲電路，該第一時鐘延時電路包括(1)用于將在所述第一中間輸入時鐘信號節(jié)點上接收的第一中間輸入信號延遲周期的一半的奇整數(shù)倍的構(gòu)件，和(2)用于將所述第一中間輸入時鐘信號反轉(zhuǎn)的構(gòu)件。第一抖動降低電路還可以包括第一連接，該第一連接可以包括用于將信號從第一中間輸出時鐘信號節(jié)點提供到第一中間輸入時鐘信號節(jié)點的構(gòu)件。

技術(shù)特征：

1.一種用于降低時鐘抖動的系統(tǒng)，該系統(tǒng)包括：

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，進一步包括：

3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述第一抖動降低電路和所述第二抖動降低電路處于級聯(lián)布置中，使得所述第二中間輸入時鐘信號節(jié)點連接到所述第一中間輸出時鐘信號節(jié)點。

4.根據(jù)權(quán)利要求2所述的系統(tǒng)，其中所述第一抖動降低電路和所述第二抖動降低電路交錯，使得所述第二中間輸入時鐘信號從所述第一時鐘延遲電路內(nèi)的所述第一中間輸入時鐘信號節(jié)點和所述第一中間輸出時鐘信號節(jié)點之間導(dǎo)出。

5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其中所述第一時鐘延遲電路的一部分包括所述第二時鐘延遲電路的一部分。

6.根據(jù)權(quán)利要求2所述的系統(tǒng)，進一步包括：

7.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一連接提供第一指定阻抗值，其中所述第一指定阻抗值包括由具有阻抗的無源電路元件提供的阻抗。

8.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一連接提供第一指定阻抗值，其中所述第一指定阻抗值包括由具有阻抗的無源電路元件提供的阻抗。

9.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一連接提供第一指定阻抗值，其中所述第一指定阻抗值包括由傳輸門提供的阻抗。

10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中所述傳輸門被控制以產(chǎn)生所述第一指定阻抗值。

11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中調(diào)整所述第一指定阻抗值以補償工藝變化、電壓變化或溫度變化中的至少一個。

12.根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述傳輸門由數(shù)模轉(zhuǎn)換器產(chǎn)生的模擬電壓信號控制，以補償所述工藝變化、所述電壓變化或所述溫度變化中的至少一個。

13.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一時鐘延遲電路被配置為將在所述第一中間輸入時鐘信號節(jié)點上接收的所述第一中間輸入時鐘信號延遲一半周期。

14.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一時鐘延遲電路包括級聯(lián)布置中的奇數(shù)個反相緩沖器。

15.根據(jù)權(quán)利要求14所述的系統(tǒng)，其中所述第一時鐘延遲電路包括級聯(lián)布置的三個反相緩沖器。

16.根據(jù)權(quán)利要求1所述的系統(tǒng)，還包括被配置為提供所述輸入時鐘信號的壓控lc振蕩器。

17.根據(jù)權(quán)利要求1所述的系統(tǒng)，還包括被配置為提供所述輸入時鐘信號的壓控環(huán)形振蕩器。

18.一種用于管理時鐘抖動的方法，所述方法包括：

19.根據(jù)權(quán)利要求18所述的方法，其中所述延遲輸入時鐘信號包括：

20.一種用于降低時鐘抖動的系統(tǒng),該系統(tǒng)包括:

技術(shù)總結(jié)
本公開涉及時鐘抖動濾波器。一種用于降低時鐘抖動的系統(tǒng)可以包括第一抖動降低電路。第一抖動降低電路可以布置在攜帶輸入時鐘信號的輸入時鐘信號節(jié)點和攜帶輸出時鐘信號的輸出時鐘信號節(jié)點之間。第一抖動降低電路可以包括第一中間輸入時鐘信號節(jié)點和第一中間輸出時鐘信號節(jié)點。第一抖動降低電路可以包括第一時鐘延遲電路，該第一時鐘延遲電路可以被配置為：(1)將在所述第一中間輸入時鐘信號節(jié)點上接收的第一中間輸入信號延遲周期的一半的奇整數(shù)倍，以及(2)反轉(zhuǎn)所述第一中間輸入時鐘信號。第一抖動降低電路還可以包括第一連接，該第一連接可以從第一中間輸出時鐘信號節(jié)點到第一中間輸入時鐘信號節(jié)點。

技術(shù)研發(fā)人員：R·納古拉帕利
受保護的技術(shù)使用者：亞德諾半導(dǎo)體國際無限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10