本發(fā)明是有關(guān)于一種半導(dǎo)體裝置，特別有關(guān)于一種反熔絲裝置的半導(dǎo)體裝置。

背景技術(shù)：

1、集成電路(integrated?circuit，ic)中包括反熔絲(anti-fuse)單元，可以被用于可編程的邏輯陣列(programmable?logic?array，pla)，或是用于一次性可編程的(onetime?programable，otp)存儲(chǔ)器。隨著技術(shù)的發(fā)展，晶圓面積變得益發(fā)珍貴，因此傳統(tǒng)的反熔絲單元對(duì)面積的高度需求越來越不容忽視。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供一種半導(dǎo)體裝置，包括基板；設(shè)置于基板內(nèi)的第一源極和/或漏極區(qū)域以及第二源極和/或漏極區(qū)域；設(shè)置于基板上且介于第一源極和/或漏極區(qū)域與第二源極和/或漏極區(qū)域之間的柵極結(jié)構(gòu)；設(shè)置于第一源極和/或漏極區(qū)域、第二源極和/或漏極區(qū)域以及柵極結(jié)構(gòu)上方的層間介電層，其中層間介電層包括延伸至第二源極和/或漏極區(qū)域內(nèi)的第二溝槽；設(shè)置于第二溝槽中的介電層；以及第二源極和/或漏極接點(diǎn)，第二源極和/或漏極接點(diǎn)設(shè)置于第二源極和/或漏極區(qū)域上方并填充第二溝槽的剩余部分，使得介電層位于第二源極和/或漏極區(qū)域與第二源極和/或漏極接點(diǎn)之間。替代性地，第二源極和/或漏極接點(diǎn)包括與第二源極和/或漏極區(qū)域接觸的下方部分，以及包括設(shè)置于下方部分上的上方部分；以及設(shè)置于下方部分與上方部分之間的介電層。

2、本發(fā)明提供一種半導(dǎo)體裝置的形成方法，包括提供一基板；在基板上形成柵極結(jié)構(gòu)；在基板中形成第一源極和/或漏極區(qū)域與第二源極和/或漏極區(qū)域，其中第一與第二源極和/或漏極區(qū)域位于柵極結(jié)構(gòu)的兩側(cè)；在柵極結(jié)構(gòu)、第一源極和/或漏極區(qū)域以及第二源極和/或漏極區(qū)域上形成層間介電層；刻蝕層間介電層與第二源極和/或漏極區(qū)域以形成第二源極和/或漏極溝槽，其中第二源極和/或漏極溝槽包括位于第二源極和/或漏極區(qū)域內(nèi)的第二凹槽；在第二源極和/或漏極溝槽中形成介電層；以及在第二源極和/或漏極溝槽中形成第二源極和/或漏極接點(diǎn)。

3、本發(fā)明實(shí)施例提供了一種半導(dǎo)體裝置及其形成方法，其可以大幅地節(jié)省晶圓面積，提供高密度的非易失性存儲(chǔ)器陣列密度。

技術(shù)特征：

1.一種半導(dǎo)體裝置，其特征在于，包括：

2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述介電層介于所述第二源極和/或漏極區(qū)域與第二源極和/或漏極接點(diǎn)之間并覆蓋所述第二溝槽的底部且呈弧形，并且所述介電層的一中央部分低于所述第二源極和/或漏極區(qū)域的一上方表面，而所述介電層的一邊緣部分與所述第二源極和/或漏極區(qū)域的所述上方表面齊平，或者是低于所述第二源極和/或漏極區(qū)域的所述上方表面且高于所述中央部分。

3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述介電層覆蓋所述第二溝槽的底部及側(cè)壁，使得所述介電層呈u形并包裹環(huán)繞所述第二源極和/或漏極接點(diǎn)，其中所述介電層在所述第二源極和/或漏極接點(diǎn)的一底部處低于所述第二源極和/或漏極區(qū)域的一上方表面。

4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第二源極和/或漏極接點(diǎn)包括與所述第二源極和/或漏極區(qū)域接觸的一下方部分，以及包括設(shè)置于所述下方部分上的一上方部分，并且所述介電層設(shè)置于所述下方部分與所述上方部分之間。

5.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述介電層呈平板狀。

6.如權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述介電層呈u形，且所述介電層包裹環(huán)繞所述第二源極和/或漏極接點(diǎn)的所述上方部分，使得所述上方部分的寬度小于所述下方部分的寬度。

7.一種半導(dǎo)體裝置的形成方法，其特征在于，包括：

8.如權(quán)利要求7所述的半導(dǎo)體裝置的形成方法，其特征在于，所述介電層的形成包括在所述第二凹槽內(nèi)形成所述介電層，其中所述介電層呈弧形且所述介電層的一中央部分低于所述第二源極和/或漏極區(qū)域的一上方表面，所述介電層的一邊緣部分與所述第二源極和/或漏極區(qū)域的所述上方表面齊平，或者是低于所述第二源極和/或漏極區(qū)域的所述上方表面且高于所述中央部分。

9.如權(quán)利要求7所述的半導(dǎo)體裝置的形成方法，其特征在于，所述介電層的形成包括在所述第二源極和/或漏極溝槽內(nèi)形成所述介電層，其中所述介電層呈u形并接觸所述第二凹槽的底部以及所述第二源極和/或漏極溝槽的側(cè)壁。

10.如權(quán)利要求7所述的半導(dǎo)體裝置的形成方法，其特征在于，還包括：

技術(shù)總結(jié)
一種半導(dǎo)體裝置及其形成方法，包括基板；設(shè)置于基板內(nèi)的第一源極和/或漏極區(qū)域以及第二源極和/或漏極區(qū)域；設(shè)置于基板上且介于第一源極和/或漏極區(qū)域與第二源極和/或漏極區(qū)域之間的柵極結(jié)構(gòu)；設(shè)置于第一源極和/或漏極區(qū)域、第二源極和/或漏極區(qū)域以及柵極結(jié)構(gòu)上方的層間介電層，其中層間介電層包括延伸至第二源極和/或漏極區(qū)域內(nèi)的第二溝槽；設(shè)置于第二溝槽中的介電層；以及第二源極和/或漏極接點(diǎn)設(shè)置于第二源極和/或漏極區(qū)域上方并填充第二凹槽的剩余部分。

技術(shù)研發(fā)人員：魏宏諭
受保護(hù)的技術(shù)使用者：華邦電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10