本發(fā)明實施例是關于一種半導體結構及其形成方法，且特別關于一種存儲器結構及其形成方法。

背景技術：

1、閃存兼具高密度、低成本、可重復寫入及電可擦除性等優(yōu)點。為了增加閃存內的器件密度以及改善其整體表現，目前閃存的制造技術持續(xù)朝向器件尺寸的微縮化而努力。然而，隨著閃存的微縮化，相鄰器件的間距變得更小，當填充材料形成浮柵極時，在浮柵極中形成孔洞(void)或縫隙(seam)的可能性增加，從而降低存儲器裝置的性能、良品率及可靠度。

技術實現思路

1、本發(fā)明一些實施例提供一種形成半導體結構的方法，包括：提供襯底；在襯底上形成介電層；在介電層上形成第一導體層；在襯底上形成隔離結構，隔離結構延伸穿過第一導體層及介電層至襯底之中；去除隔離結構的部分；在第一導體層與隔離結構上順應地(conformally)形成第二導體層；以及去除第二導體層的水平部分以形成浮柵極，其中浮柵極包括第一導體層與第二導體層的垂直部分。

2、本發(fā)明另一些實施例提供一種半導體結構，包括：襯底；介電層，在襯底上；隔離結構，延伸穿過介電層至襯底之中；以及浮柵極，在介電層上且在隔離結構之間，其中浮柵極包括：第一部分，在介電層正上方；以及第二部分，在第一部分的側壁上。

3、本發(fā)明實施例提供了一種半導體結構及其形成方法，其可以避免形成具有孔洞或縫隙的浮柵極，且可以避免浮柵極下方的介電層產生薄化的問題，從而可以提升存儲器結構的性能及可靠度。

技術特征：

1.一種形成半導體結構的方法，其特征在于，包括：

2.如權利要求1所述的形成半導體結構的方法，其特征在于，去除該第二導體層的所述多個水平部分包括：對該第二導體層執(zhí)行一刻蝕工藝，使該第二導體層的所述多個垂直部分保留在該第一導體層的多個側壁上，并露出該第一導體層的頂表面與該隔離結構的頂表面。

3.如權利要求1所述的形成半導體結構的方法，其特征在于，去除所述多個隔離結構的該部分包括：對所述多個隔離結構執(zhí)行一刻蝕工藝，使該隔離結構的頂表面低于該第一導體層的頂表面。

4.如權利要求1所述的形成半導體結構的方法，其特征在于，還包括：

5.一種半導體結構，其特征在于，包括：

6.如權利要求5所述的半導體結構，其特征在于，該浮柵極的頂部的寬度大于該浮柵極的底部的寬度。

7.如權利要求5所述的半導體結構，其特征在于，該浮柵極具有多個圓角。

8.如權利要求5所述的半導體結構，其特征在于，該浮柵極的頂表面高于所述多個隔離結構的頂表面。

9.如權利要求5所述的半導體結構，其特征在于，所述多個第二部分的底表面直接接觸所述多個隔離結構的頂表面。

10.如權利要求5所述的半導體結構，其特征在于，該第一部分直接接觸所述多個隔離結構的側壁。

11.如權利要求5所述的半導體結構，其特征在于，該第一部分與所述多個第二部分包括相同的材料。

12.如權利要求5所述的半導體結構，其特征在于，還包括：

技術總結
提供一種半導體結構及其形成方法。半導體結構包括：襯底；介電層，在襯底上；隔離結構，延伸穿過介電層至襯底之中；以及浮柵極，在介電層上且在隔離結構之間，其中浮柵極包括：第一部分，在介電層正上方；以及第二部分，在第一部分的側壁上。

技術研發(fā)人員：魏英彰,王昭龍,張榮和,廖修漢
受保護的技術使用者：華邦電子股份有限公司
技術研發(fā)日：
技術公布日：2024/11/26