發(fā)明構(gòu)思涉及一種半導(dǎo)體器件。

背景技術(shù)：

1、根據(jù)電子工業(yè)的發(fā)展和用戶的需要，電子器件正在進(jìn)一步小型化并且被實(shí)現(xiàn)有高性能。因此，也可能要求電子裝置中使用的半導(dǎo)體器件為高度集成的并且具有高性能。為了制造高度按比例縮小的半導(dǎo)體器件，可能需要用于穩(wěn)定地連接相鄰的導(dǎo)電結(jié)構(gòu)同時(shí)限制和/或最小化相鄰的導(dǎo)電結(jié)構(gòu)之間的電阻的接觸技術(shù)。

技術(shù)實(shí)現(xiàn)思路

1、發(fā)明構(gòu)思的一個(gè)方面是為了提供一種生產(chǎn)率提高了的半導(dǎo)體器件。

2、根據(jù)發(fā)明構(gòu)思的實(shí)施例，一種半導(dǎo)體器件可以包括：襯底，所述襯底包括有源區(qū)域；器件隔離層，所述器件隔離層位于所述襯底上并且限定所述有源區(qū)域；以及字線結(jié)構(gòu)，所述字線結(jié)構(gòu)與所述有源區(qū)域和所述器件隔離層交叉。所述字線結(jié)構(gòu)可以位于在第一水平方向上延伸的柵極溝槽中。所述柵極溝槽可以由所述器件隔離層和所述有源區(qū)域限定。所述字線結(jié)構(gòu)可以包括柵極電介質(zhì)層和字線。所述柵極電介質(zhì)層可以位于所述柵極溝槽的內(nèi)壁上。所述字線可以位于所述柵極電介質(zhì)層上并且可以部分地填充所述柵極溝槽。所述字線可以包括第一材料層和位于所述第一材料層上的第二材料層。所述第二材料層可以包括摻雜半導(dǎo)體材料。所述第二材料層可以包括具有第一寬度的第一區(qū)域和具有第二寬度的第二區(qū)域。所述第二寬度可以比所述第一寬度寬。所述第二材料層可以包括位于所述第一區(qū)域中的第一材料部分和位于所述第二區(qū)域中的第二材料部分。所述第二材料層的所述摻雜半導(dǎo)體材料可以在所述第一材料部分中具有第一雜質(zhì)濃度并且在所述第二材料部分中具有第二雜質(zhì)濃度。所述第二雜質(zhì)濃度可以低于所述第一雜質(zhì)濃度。

3、根據(jù)發(fā)明構(gòu)思的實(shí)施例，一種半導(dǎo)體器件可以包括：襯底，所述襯底包括有源區(qū)域，所述有源區(qū)域包括第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域；器件隔離層，所述器件隔離層位于所述有源區(qū)域的側(cè)表面上，所述器件隔離層和所述有源區(qū)域限定與所述有源區(qū)域和所述器件隔離層交叉的柵極溝槽，所述柵極溝槽在第一水平方向上延伸；字線結(jié)構(gòu)，所述字線結(jié)構(gòu)包括位于所述柵極溝槽中的字線；位線結(jié)構(gòu)，所述位線結(jié)構(gòu)與所述字線交叉并且電連接到所述第一雜質(zhì)區(qū)域，所述位線結(jié)構(gòu)的水平高度不同于所述字線的水平高度；存儲(chǔ)節(jié)點(diǎn)接觸，所述存儲(chǔ)節(jié)點(diǎn)接觸電連接到所述第二雜質(zhì)區(qū)域；以及信息存儲(chǔ)結(jié)構(gòu)，所述信息存儲(chǔ)結(jié)構(gòu)電連接到所述存儲(chǔ)節(jié)點(diǎn)接觸。所述柵極溝槽可以包括第一柵極溝槽和第二柵極溝槽。所述字線可以包括位于所述第一柵極溝槽中的第一字線和位于所述第二柵極溝槽中的第二字線。所述第一字線可以在具有第一寬度的區(qū)域中包括具有第一雜質(zhì)濃度的第一摻雜材料。所述第二字線可以在具有第二寬度的區(qū)域中包括具有第二雜質(zhì)濃度的第二摻雜材料。所述第二雜質(zhì)濃度可以比所述第一雜質(zhì)濃度低，并且所述第二寬度可以比所述第一寬度寬。

4、根據(jù)發(fā)明構(gòu)思的實(shí)施例，一種半導(dǎo)體器件可以包括：襯底，所述襯底包括多個(gè)有源區(qū)域，所述襯底包括從所述襯底的上部部分地凹入并且在第一水平方向上延伸的柵極溝槽；電介質(zhì)圖案，所述電介質(zhì)圖案位于每一個(gè)所述柵極溝槽的內(nèi)側(cè)壁上；第一柵極電極圖案，所述第一柵極電極圖案在所述柵極溝槽中位于所述電介質(zhì)圖案上，所述第一柵極電極圖案包括金屬材料；第二柵極電極圖案，所述第二柵極電極圖案在所述柵極溝槽中位于所述第一柵極電極圖案上，所述第二柵極電極圖案具有包括雜質(zhì)的半導(dǎo)體材料；以及柵極覆蓋圖案，所述柵極覆蓋圖案在所述柵極溝槽中位于所述第二柵極電極圖案上。所述第二柵極電極圖案可以具有第一區(qū)域和第二區(qū)域。所述第一區(qū)域可以具有第一寬度。所述第二區(qū)域可以具有第二寬度。所述第二寬度可以比所述第一寬度寬。所述第一區(qū)域中的雜質(zhì)可以與所述第二區(qū)域中的雜質(zhì)相同。所述第一區(qū)域中的雜質(zhì)濃度可以不同于所述第二區(qū)域中的雜質(zhì)濃度。

技術(shù)特征：

1.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述摻雜半導(dǎo)體材料是含有磷或砷的多晶硅。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一雜質(zhì)濃度和所述第二雜質(zhì)濃度在1.0×1018/cm3至1.0×1022/cm3的范圍內(nèi)。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一材料部分的材料的蝕刻速率比所述第二材料部分的材料的蝕刻速率快。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，

8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，

9.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中，所述第一部分的厚度比所述第二部分的厚度薄。

12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第二材料層在所述第一區(qū)域中的厚度不同于所述第二材料層在所述第二區(qū)域中的厚度。

13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一材料層的厚度比所述第二材料層的厚度厚。

14.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，

16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，

17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，

18.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，

19.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其中，所述第一區(qū)域的所述雜質(zhì)濃度比所述第二區(qū)域的所述雜質(zhì)濃度高。

技術(shù)總結(jié)
一種半導(dǎo)體器件可以包括：器件隔離層，其位于襯底上并且限定有源區(qū)域；以及字線結(jié)構(gòu)，其位于由所述器件隔離層和所述有源區(qū)域限定的柵極溝槽中。所述字線結(jié)構(gòu)可以包括位于柵極電介質(zhì)層上的字線。所述字線可以包括位于第一材料層上的第二材料層，所述第二材料層包括摻雜半導(dǎo)體材料，所述第二材料層可以包括具有第一寬度的第一區(qū)域和具有第二寬度的第二區(qū)域，所述第二寬度可以比所述第一寬度寬。所述第二材料層可以包括位于所述第一區(qū)域中的第一材料部分和位于所述第二區(qū)域中的第二材料部分。所述摻雜半導(dǎo)體材料可以在所述第一材料部分中具有第一濃度并且在所述第二材料部分中具有第二濃度，所述第二濃度可以比所述第一濃度低。

技術(shù)研發(fā)人員：安濬爀,李明東
受保護(hù)的技術(shù)使用者：三星電子株式會(huì)社
技術(shù)研發(fā)日：
技術(shù)公布日：2024/5/27