本發(fā)明是關(guān)于放大器，尤其是關(guān)于放大器的線性度補償電路。

背景技術(shù)：

1、請參閱圖1，圖1顯示電路100。電路100可以作為已知的比較器，或是已知比較器的前置放大器(pre-amplifier)。電路100包括晶體管m1、晶體管m2、晶體管m3、晶體管m4以及晶體管m5。晶體管m1的柵極接收輸入信號vin，晶體管m2的柵極接收輸入信號vip。晶體管m3的柵極、晶體管m4的柵極以及晶體管m5的柵極均接收時鐘clk_cmp。晶體管m1的漏極輸出輸出信號vop，而晶體管m2的漏極輸出輸出信號von。輸入信號vip以及輸入信號vin可以是一個差分信號對，而輸出信號vop以及輸出信號von可以是另一個差分信號對。電路100的操作原理為本技術(shù)領(lǐng)域具有通常知識者所熟知，故不再贅述。

2、電路100的缺點在于，晶體管m1與晶體管m2具有寄生電容，而且寄生電容的電容值是輸入信號(vip或vin)的函數(shù)。該寄生電容會對耦接電路100的其他電路(例如，取樣及保持電路)造成負面的影響(例如，線性度降低)，進而造成使用或包括電路100的組件的效能下降或甚至發(fā)生錯誤。

技術(shù)實現(xiàn)思路

1、鑒于先前技術(shù)的不足，本發(fā)明的目的在于提供一種補償電路與補償方法，以改善先前技術(shù)的不足。

2、本發(fā)明的實施例提供一種補償電路，應用于逐次逼近寄存器式(successive-approximation?register,sar)模擬數(shù)字轉(zhuǎn)換器(analog-to-digital?converter,adc)(以下簡稱sar?adc)。該sar?adc包括比較器，該比較器包括第一晶體管和第二晶體管。該第一晶體管和該第二晶體管在取樣階段接收輸入信號，并且該比較器在比較階段決定數(shù)字輸出碼的至少一位。該補償電路包括耦接該比較器的電壓產(chǎn)生器，用來在該取樣階段提供第一電壓至該第一晶體管的第一基板以及提供第一電壓至該第二晶體管的第二基板，并且在該比較階段提供第二電壓至該第一晶體管的該第一基板以及該第二晶體管的該第二基板。

3、本發(fā)明的另一實施例提供一種補償方法，應用于sar?adc。該sar?adc包括比較器，該比較器包括第一晶體管和第二晶體管。該第一晶體管和該第二晶體管在取樣階段接收輸入信號，并且該比較器在比較階段決定數(shù)字輸出碼的至少一位。該補償方法包括：在該取樣階段提供第一電壓至該第一晶體管的第一基板以及該第二晶體管的第二基板；以及，在該比較階段提供第二電壓至該第一晶體管的該第一基板以及該第二晶體管的該第二基板。

4、本發(fā)明的另一實施例提供一種補償電路，應用于sar?adc。該sar?adc包括比較器，該比較器包括第一晶體管、第二晶體管、第三晶體管、第四晶體管以及第五晶體管。該第一晶體管的第一漏極電連接該第三晶體管的第三漏極，該第二晶體管的第二漏極電連接該第四晶體管的第四漏極。該第一晶體管以及該第二晶體管在取樣階段接收輸入信號，并且該比較器在比較階段決定數(shù)字輸出碼的至少一位。該補償電路包括第一開關(guān)和第二開關(guān)。第一開關(guān)耦接第一節(jié)點，該第一節(jié)點是該第一晶體管的第一基板、該第三晶體管的第三源極以及該第一晶體管的第一源極的其中之一。第二開關(guān)耦接第二節(jié)點，該第二節(jié)點是該第二晶體管的第二基板、該第四晶體管的第四源極以及該第二晶體管的第二源極的其中之一。在該取樣階段，該第一開關(guān)和該第二開關(guān)將該第一節(jié)點和該第二節(jié)點耦接該輸入信號。在該比較階段，該第一開關(guān)和該第二開關(guān)將該第一節(jié)點及該第二節(jié)點耦接參考電壓或該第五晶體管的第五漏極。

5、本發(fā)明的另一實施例提供一種補償方法，應用于sar?adc。該sar?adc包括比較器，該比較器包括第一晶體管、第二晶體管、第三晶體管、第四晶體管以及第五晶體管。該第一晶體管的第一漏極電連接該第三晶體管的第三漏極，該第二晶體管的第二漏極電連接該第四晶體管的第四漏極。該第一晶體管和該第二晶體管在取樣階段接收輸入信號，并且該比較器在比較階段決定數(shù)字輸出碼的至少一位。該補償方法包括：(a)在該取樣階段，將第一節(jié)點和第二節(jié)點耦接該輸入信號；以及，(b)在該比較階段，將該第一節(jié)點和該第二節(jié)點耦接參考電壓或該第五晶體管的第五漏極。該第一節(jié)點是該第一晶體管的第一基板、該第三晶體管的第三源極以及該第一晶體管的第一源極的其中之一，以及該第二節(jié)點是該第二晶體管的第二基板、該第四晶體管的第四源極以及該第二晶體管的第二源極的其中之一。

6、本發(fā)明的實施例所體現(xiàn)的技術(shù)手段可以改善先前技術(shù)的缺點的至少其中之一，因此本發(fā)明相較于先前技術(shù)可以提升組件的線性度。

7、有關(guān)本發(fā)明的特征、實作與功效，茲配合圖式作實施例詳細說明如下。

技術(shù)特征：

1.一種補償電路，應用于逐次逼近寄存器式模擬數(shù)字轉(zhuǎn)換器，所述逐次逼近寄存器式模擬數(shù)字轉(zhuǎn)換器包括比較器，所述比較器包括第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管在取樣階段接收輸入信號，并且所述比較器在比較階段決定數(shù)字輸出碼的至少一位，所述補償電路包括：

2.根據(jù)權(quán)利要求1所述的補償電路，其中，所述第一電壓大于所述第二電壓。

3.根據(jù)權(quán)利要求2所述的補償電路，其中，所述第二電壓是接地電位。

4.根據(jù)權(quán)利要求1所述的補償電路，其中，所述輸入信號包括第一輸入信號和第二輸入信號，并且，在所述取樣階段，所述第一晶體管的第一柵極接收所述第一輸入信號，以及所述第二晶體管的第二柵極接收所述第二輸入信號。

5.根據(jù)權(quán)利要求1所述的補償電路，其中，所述比較器是第一比較器，所述輸入信號包括第一輸入信號和第二輸入信號，所述補償電路還包括：

6.一種補償方法，應用于逐次逼近寄存器式模擬數(shù)字轉(zhuǎn)換器，所述逐次逼近寄存器式模擬數(shù)字轉(zhuǎn)換器包括比較器，所述比較器包括第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管在取樣階段接收輸入信號，并且所述比較器在比較階段決定數(shù)字輸出碼的至少一位，所述補償方法包括：

7.一種補償電路，應用于逐次逼近寄存器式模擬數(shù)字轉(zhuǎn)換器，所述逐次逼近寄存器式模擬數(shù)字轉(zhuǎn)換器包括比較器，所述比較器包括第一晶體管、第二晶體管、第三晶體管、第四晶體管以及第五晶體管，所述第一晶體管的第一漏極電連接所述第三晶體管的第三漏極，所述第二晶體管的第二漏極電連接所述第四晶體管的第四漏極，所述第一晶體管和所述第二晶體管在取樣階段接收輸入信號，并且所述比較器在比較階段決定數(shù)字輸出碼的至少一位，所述補償電路包括：

8.根據(jù)權(quán)利要求7所述的補償電路，其中，所述第一節(jié)點是所述第一晶體管的所述第一基板并且所述第二節(jié)點是所述第二晶體管的所述第二基板，在所述比較階段，所述第一開關(guān)和所述第二開關(guān)系將所述第一節(jié)點和所述第二節(jié)點耦接所述參考電壓，并且所述參考電壓是接地電位。

9.根據(jù)權(quán)利要求7所述的補償電路，其中，所述第一節(jié)點是所述第三晶體管的所述第三源極并且所述第二節(jié)點是所述第四晶體管的所述第四源極，在所述比較階段，所述第一開關(guān)和所述第二開關(guān)系將所述第一節(jié)點和所述第二節(jié)點耦接所述參考電壓，并且所述參考電壓是電源電壓。

10.根據(jù)權(quán)利要求7所述的補償電路，其中，所述第一節(jié)點是所述第一晶體管的所述第一源極并且所述第二節(jié)點是所述第二晶體管的所述第二源極，在所述比較階段，所述第一開關(guān)和所述第二開關(guān)系將所述第一節(jié)點和所述第二節(jié)點耦接所述第五晶體管的所述第五漏極。

技術(shù)總結(jié)
一種補償電路，應用于逐次逼近寄存器式模擬數(shù)字轉(zhuǎn)換器(以下簡稱SAR?ADC)。該SAR?ADC包括比較器，該比較器包括第一晶體管和第二晶體管。該第一晶體管和該第二晶體管在取樣階段接收輸入信號，并且該比較器在比較階段決定數(shù)字輸出碼的至少一位。該補償電路包括耦接該比較器的電壓產(chǎn)生器，用來在該取樣階段提供第一電壓至該第一晶體管的第一基板以及該第二晶體管的第二基板，并且在該比較階段提供第二電壓至該第一晶體管的該第一基板以及該第二晶體管的該第二基板。

技術(shù)研發(fā)人員：林見儒,吳盈澄,余家緯
受保護的技術(shù)使用者：瑞昱半導體股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/26