本技術(shù)涉及話音通信,具體而言,涉及一種音頻數(shù)控增益放大電路。
背景技術(shù):
1、音頻信號一般是低頻信號,其頻率范圍通常在20hz到20khz之間。為了放大這些信號,我們需要設(shè)計和使用音頻放大電路。就目前而言,現(xiàn)有的音頻放大電路,特別是應(yīng)用于特殊領(lǐng)域的語音通信電路中,主要是以調(diào)整硬件的方式來實現(xiàn)增益可調(diào),不僅缺乏便捷性,而且增加維護成本。為了克服上述問題,我們設(shè)計了一種音頻數(shù)控增益放大電路。
技術(shù)實現(xiàn)思路
1、本實用新型的目的在于提供一種音頻數(shù)控增益放大電路,其通過將硬件調(diào)整增益的方式升級為數(shù)控調(diào)節(jié),在提高了電路可靠性的同時,也大大的提升了調(diào)節(jié)效率與硬件兼容性。
2、本實用新型的實施例通過以下技術(shù)方案實現(xiàn):
3、一種音頻數(shù)控增益放大電路,包括:運算放大器電路、數(shù)控電位器電路及控制電路,所述控制電路與所述數(shù)控電位器電路連接,所述數(shù)控電位器電路與所述運算放大器電路連接。
4、可選的,所述控制電路具體為控制芯片,所述控制芯片的f1接口、e2接口及d3接口分別與所述數(shù)控電位器電路連接。
5、可選的,所述數(shù)控電位器電路包括:數(shù)控電位器芯片、電阻r1、電容c1;所述控制芯片的f1接口分別與所述數(shù)控電位器芯片的3號接口、電阻r1的一端連接,所述電阻r1的另一端與電源端連接,所述控制芯片的e2接口與所述數(shù)控電位器芯片的5號接口連接,所述控制芯片的d3接口與所述數(shù)控電位器芯片的4號接口連接,所述數(shù)控電位器芯片的6號接口分別與電容c1的一端、電源端連接,所述電容c1的另一端分別與所述數(shù)控電位器芯片的2號接口、地線連接,所述數(shù)控電位器芯片的1號接口、7號接口及8號接口分別與所述運算放大器電路連接。
6、可選的,所述運算放大器電路包括:電容c2、電阻r2、電阻r3、電容c3、電容c4、電阻r4、電容c5、運算放大器、端口一、端口二;所述數(shù)控電位器芯片的1號接口分別與所述電容c2的一端、電阻r2的一端、運算放大器的負反饋輸入端連接,所述電阻r2的另一端與所述端口一連接,所述運算放大器的正反饋輸入端分別與所述電容c3的一端、電阻r3的一端連接,所述電容c3的另一端、電阻r3的另一端與地線連接,所述數(shù)控電位器芯片的7號接口及8號接口分別與所述電容c2的另一端、運算放大器的輸出端、電容c4的一端連接,所述電容c4的另一端與所述電阻r4的一端連接,所述電阻r4的另一端分別與所述電容c5的一端、端口二連接,所述電容c5的另一端與地線連接。
7、可選的,所述控制芯片的具體型號為hwd1270mfbga256芯片。
8、可選的,所述數(shù)控電位器芯片的具體型號為jmax5402芯片。
9、本實用新型實施例的技術(shù)方案至少具有如下優(yōu)點和有益效果:
10、本實用新型通過將硬件調(diào)整增益的方式升級為數(shù)控調(diào)節(jié),在提高了電路可靠性的同時,也大大的提升了調(diào)節(jié)效率與硬件兼容性。
1.一種音頻數(shù)控增益放大電路,其特征在于,包括:運算放大器電路、數(shù)控電位器電路及控制電路,所述控制電路與所述數(shù)控電位器電路連接,所述數(shù)控電位器電路與所述運算放大器電路連接。
2.根據(jù)權(quán)利要求1所述的音頻數(shù)控增益放大電路,其特征在于,所述控制電路具體為控制芯片,所述控制芯片的f1接口、e2接口及d3接口分別與所述數(shù)控電位器電路連接。
3.根據(jù)權(quán)利要求2所述的音頻數(shù)控增益放大電路,其特征在于,所述數(shù)控電位器電路包括:數(shù)控電位器芯片、電阻r1、電容c1;所述控制芯片的f1接口分別與所述數(shù)控電位器芯片的3號接口、電阻r1的一端連接,所述電阻r1的另一端與電源端連接,所述控制芯片的e2接口與所述數(shù)控電位器芯片的5號接口連接,所述控制芯片的d3接口與所述數(shù)控電位器芯片的4號接口連接,所述數(shù)控電位器芯片的6號接口分別與電容c1的一端、電源端連接,所述電容c1的另一端分別與所述數(shù)控電位器芯片的2號接口、地線連接,所述數(shù)控電位器芯片的1號接口、7號接口及8號接口分別與所述運算放大器電路連接。
4.根據(jù)權(quán)利要求3所述的音頻數(shù)控增益放大電路,其特征在于,所述運算放大器電路包括:電容c2、電阻r2、電阻r3、電容c3、電容c4、電阻r4、電容c5、運算放大器、端口一、端口二;所述數(shù)控電位器芯片的1號接口分別與所述電容c2的一端、電阻r2的一端、運算放大器的負反饋輸入端連接,所述電阻r2的另一端與所述端口一連接,所述運算放大器的正反饋輸入端分別與所述電容c3的一端、電阻r3的一端連接,所述電容c3的另一端、電阻r3的另一端與地線連接,所述數(shù)控電位器芯片的7號接口及8號接口分別與所述電容c2的另一端、運算放大器的輸出端、電容c4的一端連接,所述電容c4的另一端與所述電阻r4的一端連接,所述電阻r4的另一端分別與所述電容c5的一端、端口二連接,所述電容c5的另一端與地線連接。