本公開涉及提供一種用于數(shù)據(jù)采樣設(shè)備的改進(jìn)的同步電路。特別地，它涉及提供一種用于提高數(shù)據(jù)采樣設(shè)備的同步電路的精度的時間-數(shù)字轉(zhuǎn)換器。

背景技術(shù)：

1、一些應(yīng)用需要通過多個設(shè)備對相關(guān)模擬信號進(jìn)行采樣。通常，為了使設(shè)備輸出的數(shù)據(jù)有用，必須在設(shè)備之間同步采樣。例如，在聲納應(yīng)用中，可以通過多個設(shè)備對發(fā)送或接收的聲波進(jìn)行采樣。為了準(zhǔn)確地計算采樣信號的飛行時間信息，采樣必須同步。許多采樣應(yīng)用程序還需要設(shè)置采樣信號的特定輸出采樣率的能力，該采樣率可以與用于采樣的時鐘頻率不同和/或異步。

2、然而，當(dāng)試圖在多個設(shè)備上同步采樣并在這些設(shè)備上設(shè)置特定的輸出采樣率時，可能會出現(xiàn)問題。由于必須仔細(xì)匹配到每個設(shè)備的時鐘信號路由，因此嘗試同步向每個設(shè)備提供采樣時鐘信號可能會產(chǎn)生顯著的板設(shè)計開銷。使用一個設(shè)備作為主設(shè)備并將其時鐘提供給其他設(shè)備可能類似地需要小心地將時鐘信號路由到其他設(shè)備中的每一個，以及補償主設(shè)備和從設(shè)備之間的采樣邊緣。

3、us?9893877?b2公開了一種用于在多個采樣設(shè)備之間進(jìn)行同步的實施例技術(shù)，該技術(shù)在每個采樣設(shè)備處使用單個引腳接口來控制輸出數(shù)據(jù)速率。每個采樣設(shè)備可以具有各自的時鐘信號，該時鐘信號與另一采樣設(shè)備上的時鐘信號相比可能異相。為了實現(xiàn)多個采樣設(shè)備之間的同步并確保以期望的輸出數(shù)據(jù)速率提供采樣輸出，在每個采樣設(shè)備上的單個引腳處施加期望的輸出數(shù)據(jù)速率odr信號。該odr信號的頻率或速率可以使用采樣設(shè)備來確定，并且可以用于實現(xiàn)所需的輸出數(shù)據(jù)速率。雖然這種配置有助于提高采樣設(shè)備之間的同步，但是在施加的odr信號和施加到采樣設(shè)備的時鐘信號clk之間可能仍然存在延遲，導(dǎo)致采樣設(shè)備的精度降低。因此，需要提供一種具有改進(jìn)的精度的采樣設(shè)備，從而能夠改進(jìn)多個采樣設(shè)備之間的同步。

技術(shù)實現(xiàn)思路

技術(shù)特征：

1.一種時間-數(shù)字轉(zhuǎn)換器(tdc)，被配置為接收第一信號和第二信號，所述第二信號與所述第一信號相比被延遲并且與所述第一信號相比具有不同的頻率，其中所述tdc被配置為在所述第一信號的上升沿與所述第二信號的連續(xù)上升沿之間被激活，并且在其它情況下被去激活以測量所述第一信號和所述第二信號之間的定時延遲。

2.根據(jù)權(quán)利要求1所述的tdc，還包括環(huán)形振蕩器，其中，所述tdc被配置為對所述環(huán)形振蕩器在所述第一信號的上升沿和所述第二信號的連續(xù)上升沿之間的狀態(tài)轉(zhuǎn)變的次數(shù)進(jìn)行計數(shù)，以測量所述第一信號與所述第二信號之間的所述定時延遲，所述環(huán)形振蕩器具有比所述第一信號和所述第二信號更高的頻率。

3.根據(jù)權(quán)利要求1或權(quán)利要求2所述的tdc，其中所述第二信號與所述第一信號相比具有更高的頻率。

4.一種用于將采樣設(shè)備同步到至少一個其它采樣設(shè)備的電路，所述采樣設(shè)備和所述至少一個采樣設(shè)備接收第一時鐘信號clk和期望的輸出數(shù)據(jù)速率信號odr，所述電路包括根據(jù)權(quán)利要求1至2中任一項所述的tdc，所述tdc被配置為接收作為所述第一信號的odr信號和作為所述第二信號的第一時鐘信號clk，并確定所述odr信號與所述第一時鐘信號之間的定時延遲，其中所述tdc的輸出被耦合到同步電路，所述同步電路被配置成接收所確定的定時延遲、odr信號以及第一時鐘信號clk，并輸出與所述odr信號同步的第二時鐘信號clk2。

5.根據(jù)權(quán)利要求4所述的電路，其中所述同步電路被配置為以所述第一時鐘信號clk的速率對所述odr信號進(jìn)行重新采樣，并且基于由所述tdc提供的所確定的定時延遲來調(diào)整所述重新采樣的odr信號與所述odr信號之間的延遲。

6.根據(jù)權(quán)利要求4所述的電路，其中所述電路還被配置為通過所述tdc將偏移添加到所確定的定時延遲，并且其中所述同步電路被配置為接收具有所添加的偏移的所確定的定時延遲。

7.根據(jù)權(quán)利要求6所述的電路，其中所述同步電路被配置為以所述第一時鐘信號的速率對所述odr信號進(jìn)行重新采樣，并基于所確定的具有所述添加的偏移的定時延遲來調(diào)整所述重新采樣的odr信號與所述odr信號之間的延遲。

8.根據(jù)權(quán)利要求5所述的電路，其中所述同步電路包括數(shù)字鎖相環(huán)dpll，其中所述dpll包括相位檢測器，所述相位檢測器被配置為接收所述重新采樣的odr信號和所述第一時鐘信號，其中所述同步電路被配置為將所確定的定時延遲添加到所述相位檢測器的輸出。

9.根據(jù)權(quán)利要求6所述的電路，其中所述同步電路包括數(shù)字鎖相環(huán)dpll，其中所述dpll包括相位檢測器，所述相位檢測器被配置為接收所述重新采樣的odr信號和所述第一時鐘信號，其中所述同步電路被配置為將所確定的定時延遲與所添加的偏移添加到所述相位檢測器的輸出。

10.根據(jù)權(quán)利要求4所述的電路，其中所述同步電路還被配置為確定指示所述odr信號和所述第一時鐘信號之間的關(guān)系的數(shù)據(jù)信號。

11.根據(jù)權(quán)利要求10所述的電路，其中所述關(guān)系是所述odr信號的頻率與所述第一時鐘信號的頻率的比率。

12.根據(jù)權(quán)利要求4所述的電路，其中所述tdc被配置為確定指示所述odr信號與所述第一時鐘信號之間的關(guān)系的數(shù)據(jù)信號。

13.根據(jù)權(quán)利要求12所述的電路，其中所述tdc的滿標(biāo)度范圍被配置為等于所述第一時鐘信號clk的周期。

14.根據(jù)權(quán)利要求12所述的電路，其中所述tdc還被配置為提供第一計數(shù)值，所述第一計數(shù)值是用于對所述輸入信號的第一值進(jìn)行采樣的所述時鐘信號clk的第一上升沿與所述odr信號的連續(xù)上升沿之間的所述第一時鐘信號clk的上升沿的數(shù)目的計數(shù)，并且其中所述數(shù)據(jù)信號基于由所述tdc和所述第一計數(shù)值確定的定時延遲。

15.一種采樣設(shè)備，包括：采樣電路，所述采樣電路被配置為接收各自的模擬輸入信號和第一時鐘信號，并以基于所述第一時鐘信號的頻率的速率基于所述模擬輸入信號輸出采樣信號；根據(jù)權(quán)利要求4所述的電路，以及速率設(shè)置電路，所述速率設(shè)置電路被配置為接收指示所述odr信號與所述第一時鐘信號clk和所述第二時鐘信號clk2之間的關(guān)系的數(shù)據(jù)信號，并基于所述odr信號的速率以所述輸出數(shù)據(jù)速率輸出表示所述各個模擬輸入信號的數(shù)字信號dout。

16.根據(jù)權(quán)利要求15所述的采樣設(shè)備，其中所述采樣電路是作為adc電路中的模數(shù)轉(zhuǎn)換(adc)的一部分來執(zhí)行采樣的電路。

17.根據(jù)權(quán)利要求16所述的采樣設(shè)備，其中所述采樣電路是西格瑪-德爾塔調(diào)制器，并且所述速率設(shè)置電路是抽取電路。

18.一種用于確定第一信號和第二信號之間的定時誤差的方法，所述第二信號與所述第一信號相比被延遲并且與所述第一信號相比具有不同的頻率，該方法包括:

19.根據(jù)權(quán)利要求18所述的方法，其中所述tdc包括環(huán)形振蕩器，并且使用所述tdc測量所述第一信號與所述第二信號之間的所述定時延遲包括對所述環(huán)形振蕩器在所述第一信號的上升沿與所述第二信號的連續(xù)上升沿之間的狀態(tài)轉(zhuǎn)變的數(shù)目進(jìn)行計數(shù)。

20.一種用于將采樣設(shè)備與至少一個其它采樣設(shè)備同步的電路，所述采樣設(shè)備和所述至少一個采樣設(shè)備接收第一時鐘信號clk和期望的輸出數(shù)據(jù)速率信號odr，所述電路包括tdc，所述tdc被配置為接收作為所述第一信號的odr信號和作為所述第二信號的第一時鐘信號，并確定所述odr信號與所述第一時鐘信號之間的時序延遲，其中所述tdc的輸出被耦合到同步電路,所述同步電路被配置成接收所確定的定時延遲、odr信號以及第一時鐘信號clk，并輸出與所述odr信號同步的第二時鐘信號clk2。

技術(shù)總結(jié)
本公開涉及同步電路和方法。提供一種用于采樣設(shè)備的改進(jìn)的同步電路。特別地，它涉及提供一種用于提高數(shù)據(jù)采樣設(shè)備的同步電路的精度的時間?數(shù)字轉(zhuǎn)換器。

技術(shù)研發(fā)人員：R·S·M·毛瑞諾,M·G·安威卡,任乃芊
受保護(hù)的技術(shù)使用者：亞德諾半導(dǎo)體國際無限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/17