本發(fā)明屬于集成電路，具體涉及一種無毛刺的延遲鏈切換電路及切換方法。

背景技術(shù)：

1、現(xiàn)有主流延遲鏈設(shè)計為被延遲信號進入若干個延遲單元串聯(lián)的延遲鏈路，會通過選擇器輸出的選擇信號選擇不同數(shù)量的延遲單元，或者通過開關(guān)延遲單元的使能選通不同數(shù)量的延遲單元，進而實現(xiàn)延遲時長的切換。

2、但是當前主流的延遲鏈設(shè)計在延遲時間切換時，可能會重新對延遲鏈進行建立，這會導致延遲信號的輸出產(chǎn)生毛刺，進而對傳輸系統(tǒng)造成風險。

3、因此，為了保證輸出的延遲信號不會產(chǎn)生毛刺，在主流設(shè)計中，一般在變換延遲時間時都要求延遲鏈無信號輸入，需要等到延遲控制碼(即切換指令)穩(wěn)定后才能繼續(xù)傳輸信號，對設(shè)計應用有較大限制。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供一種無毛刺的延遲鏈切換電路及切換方法，用以解決現(xiàn)有技術(shù)中延遲鏈電路在切換延遲時間時，無法在保持延遲電路持續(xù)輸入信號的同時使得延遲鏈電路輸出的信號無毛刺的問題。

2、為了解決上述技術(shù)問題，第一方面，本發(fā)明提供一種無毛刺的延遲鏈切換電路，該延遲鏈電路包括：

3、延遲鏈單元，用于接收目標信號，并對目標信號延遲第一延遲時間后輸出第一延遲信號，對所述目標信號延遲第二延遲時間后輸出第二延遲信號，其中，所述第一延遲時間與所述第二延遲時間不相同；

4、延時切換單元，與所述延遲鏈單元相連接，用于接收延時切換指令，并在接收到所述延時切換指令時輸出切換信號，以切換所述第一延遲時間的時長和/或所述第二延遲時間的時長，其中，所述第一延遲時間和所述第二延遲時間的時間差值在切換后保持不變；

5、觸發(fā)單元，與所述延遲鏈單元相連接，用于接收所述第一延遲信號和所述第二延遲信號，并在所述第一延遲信號和所述第二延遲信號由不同變?yōu)橄嗤瑫r輸出觸發(fā)信號；

6、第一觸發(fā)器單元，分別與所述觸發(fā)單元和所述延遲鏈單元相連接，用于接收所述觸發(fā)信號和所述第一延遲信號，并在接收到所述觸發(fā)信號時將所述第一延遲信號輸出。

7、可選地，所述觸發(fā)單元包括同或門，所述同或門的輸入端口與所述延遲鏈單元相連接，以分別輸入所述第一延遲信號和所述第二延遲信號，所述同或門的輸出端口與所述第一觸發(fā)器單元相連接。

8、可選地，所述第一觸發(fā)器單元包括d觸發(fā)器，所述d觸發(fā)器的時鐘端口與所述同或門的輸出端口相連接，所述d觸發(fā)器的數(shù)據(jù)輸入端口與所述延遲鏈單元相連接，以接收所述延遲鏈單元輸出的第一延遲信號。

9、可選地，所述延遲鏈單元包括：

10、第一延遲鏈，分別與所述觸發(fā)單元和所述第一觸發(fā)器單元相連接，所述第一延遲鏈包括第一延時子單元，用于接收所述目標信號，并對所述目標信號延遲第一延遲時間后輸出第一延遲信號；

11、第二延遲鏈，與所述觸發(fā)單元相連接，所述第二延遲鏈包括第二延時子單元，用于接收所述目標信號，并對所述目標信號延遲第二延遲時間后輸出第二延遲信號，其中，所述第二延時子單元的第二數(shù)量與所述第一延時子單元的第一數(shù)量不同。

12、可選地，無毛刺的延遲鏈切換電路還包括第二觸發(fā)器單元，所述第二觸發(fā)器單元的數(shù)據(jù)輸入端口與所述第二延遲鏈的輸出端口相連接。

13、可選地，所述第一數(shù)量和所述第二數(shù)量具有如下公式所示的數(shù)量關(guān)系：

14、nx＝v1，nx+(n/2)＝v2；

15、其中，n為第一預設(shè)值，且n為偶數(shù)，x為第二預設(shè)值，且x為正整數(shù)，v1為所述第一數(shù)量的值，v2為所述第二數(shù)量的值。

16、第二方面，本發(fā)明提供一種無毛刺的延遲鏈切換方法，該延遲鏈切換方法包括：

17、將目標信號輸入延遲鏈單元，通過所述延遲鏈單元對所述目標信號延遲第一延遲時間得到第一延遲信號；

18、將所述目標信號輸入所述延遲鏈單元，通過所述延遲鏈單元對所述目標信號延遲第二延遲時間得到第二延遲信號；

19、對所述第一延遲時間和/或所述第二延遲時間的值進行切換，輸出切換后的第一延遲信號和/或第二延遲信號，其中，所述第一延遲時間和所述第二延遲時間的時間差值在切換后保持不變；

20、在切換后的所述第一延遲信號和所述第二延遲信號由不同變?yōu)橄嗤瑫r，將所述第一延遲信號通過第一觸發(fā)器單元輸出。

21、可選地，所述對所述第一延遲時間和/或所述第二延遲時間的值進行切換，包括：

22、控制所述延遲鏈單元中第一延時子單元的選通數(shù)量，以切換不同的所述第一延遲時間；

23、控制所述延遲鏈單元中第二延時子單元的選通數(shù)量，以切換不同的所述第二延遲時間。

24、可選地，所述對所述第一延遲時間和/或所述第二延遲時間的值進行切換，包括：

25、通過溫度計碼的任一位控制預設(shè)數(shù)量的延時子單元的選通，其中，所述延時子單元為所述第一延時子單元或者所述第二延時子單元，且所述溫度計碼的偶數(shù)位用于控制所述第一延時子單元，所述溫度計碼的奇數(shù)位用于控制所述第二延時子單元；

26、保持第三數(shù)量的第二延時子單元始終為選通狀態(tài)，其中，所述第三數(shù)量為所述預設(shè)數(shù)量的一半，且所述預設(shè)數(shù)量為偶數(shù)；

27、切換所述溫度計碼的位數(shù)，以切換所述第一延遲時間和/或所述第二延遲時間。

28、可選地，所述溫度計碼的位數(shù)的切換范圍為(1，+∞)。

29、與現(xiàn)有技術(shù)相比，本發(fā)明提供的一種無毛刺的延遲鏈切換電路，具有以下

30、有益效果：

31、在第一延遲信號或第二延遲信號延時切換產(chǎn)生毛刺(即由目標信號突變?yōu)橄喾吹脑夹盘?時，若第一觸發(fā)器單元輸出端口輸出的信號會隨之產(chǎn)生毛刺(即信號發(fā)生突變)，則需要滿足兩個條件，第一個條件為延時切換時觸發(fā)單元能夠輸出觸發(fā)信號(即第一延遲信號和第二延遲信號由不同變?yōu)橄嗤?，第二個條件為第一觸發(fā)器單元在延時切換時刻的輸出信號與第一延遲信號相反；

32、而在第一個條件中需要滿足在延時切換之前第一延遲信號與第二延遲信號不同，顯然這會導致在延時切換之前觸發(fā)單元不會產(chǎn)生觸發(fā)信號，所以在延時切換之前第一觸發(fā)器單元的輸出保持原始信號不變，而第一延遲信號在延時切換時刻產(chǎn)生毛刺，會使得第一延遲信號在延時切換時刻之后突變回原始信號，因此在滿足第一個條件時，第一觸發(fā)器單元在延時切換時刻的輸出信號無法與第一延遲信號相反，所以第一個條件和第二個條件顯然無法同時存在，自然也不會在第一觸發(fā)器單元的輸出端口產(chǎn)生毛刺；

33、另外，由于在延時切換之前或者之后第一延遲信號和第二延遲信號均具有延時時差，因此可以在第一延遲信號和第二延遲信號的延時時差階段產(chǎn)生觸發(fā)信號，觸發(fā)第一觸發(fā)器單元輸出第一延遲信號，從而達到輸出無毛刺的延遲信號的效果，并且在本發(fā)明的方案中，并沒有在產(chǎn)生毛刺時停止輸入目標信號，從而可以一直保持向延遲電路中輸入信號。綜上所述，本發(fā)明能夠解決現(xiàn)有技術(shù)中，延遲鏈電路在切換延遲時間時，無法在保持延遲電路持續(xù)輸入信號的同時，使得延遲鏈電路輸出的信號無毛刺的問題。

技術(shù)特征：

1.一種無毛刺的延遲鏈切換電路，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的無毛刺的延遲鏈切換電路，其特征在于，所述觸發(fā)單元包括同或門，所述同或門的輸入端口與所述延遲鏈單元相連接，以分別輸入所述第一延遲信號和所述第二延遲信號，所述同或門的輸出端口與所述第一觸發(fā)器單元相連接。

3.根據(jù)權(quán)利要求2所述的無毛刺的延遲鏈切換電路，其特征在于，所述第一觸發(fā)器單元包括d觸發(fā)器，所述d觸發(fā)器的時鐘端口與所述同或門的輸出端口相連接，所述d觸發(fā)器的數(shù)據(jù)輸入端口與所述延遲鏈單元相連接，以接收所述延遲鏈單元輸出的第一延遲信號。

4.根據(jù)權(quán)利要求1所述的無毛刺的延遲鏈切換電路，其特征在于，所述延遲鏈單元包括：

5.根據(jù)權(quán)利要求4所述的無毛刺的延遲鏈切換電路，其特征在于，還包括第二觸發(fā)器單元，所述第二觸發(fā)器單元的數(shù)據(jù)輸入端口與所述第二延遲鏈的輸出端口相連接。

6.根據(jù)權(quán)利要求4所述的無毛刺的延遲鏈切換電路，其特征在于，所述第一數(shù)量和所述第二數(shù)量具有如下公式所示的數(shù)量關(guān)系：

7.一種無毛刺的延遲鏈切換方法，其特征在于，包括：

8.根據(jù)權(quán)利要求7所述的無毛刺的延遲鏈切換方法，其特征在于，所述對所述第一延遲時間和/或所述第二延遲時間的值進行切換，包括：

9.根據(jù)權(quán)利要求8所述的無毛刺的延遲鏈切換方法，其特征在于，所述對所述第一延遲時間和/或所述第二延遲時間的值進行切換，包括：

10.根據(jù)權(quán)利要求9所述的無毛刺的延遲鏈切換方法，其特征在于，所述溫度計碼的位數(shù)的切換范圍為(1，+∞)。

技術(shù)總結(jié)
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，公開了一種無毛刺的延遲鏈切換電路及切換方法，該延遲鏈切換電路包括：延遲鏈單元，用于接收目標信號，并對目標信號延遲第一延遲時間后輸出第一延遲信號，對目標信號延遲第二延遲時間后輸出第二延遲信號；延時切換單元，與延遲鏈單元相連接；觸發(fā)單元，與延遲鏈單元相連接，用于接收第一延遲信號和第二延遲信號，并在第一延遲信號和第二延遲信號由不同變?yōu)橄嗤瑫r輸出觸發(fā)信號；第一觸發(fā)器單元，分別與觸發(fā)單元和延遲鏈單元相連接。利用本發(fā)明公開的延遲鏈切換電路，可以解決現(xiàn)有技術(shù)中延遲鏈電路在切換延遲時間時，無法在保持延遲電路持續(xù)輸入信號的同時使得延遲鏈電路輸出的信號無毛刺的問題。

技術(shù)研發(fā)人員：陸顥瓚,武鵬,宣學雷
受保護的技術(shù)使用者：深圳市紫光同創(chuàng)電子有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10