本發(fā)明涉及半導(dǎo)體器件制備工藝領(lǐng)域，特別涉及一種半導(dǎo)體器件中電容的制備方法及半導(dǎo)體器件的制備方法。

背景技術(shù)：

1、mim(metal-insulator-metal，金屬-介質(zhì)-金屬)電容是一種利用不同金屬層構(gòu)成平板電容的電子元件，是很多半導(dǎo)體器件中常用的電容類型。在mim電容中，上下兩層金屬作為極板，金屬層間的金屬氧化物隔離層作為介質(zhì)。這種電容的容值較為精確，但隨著工藝越來越復(fù)雜，制備半導(dǎo)體電路中mim電容存在工藝復(fù)雜化和成本上漲的問題。

2、為此，提出本發(fā)明。

技術(shù)實現(xiàn)思路

1、本發(fā)明的主要目的在于提供一種半導(dǎo)體器件中電容的制備方法及半導(dǎo)體器件的制備方法，解決了現(xiàn)有mim電容制作工藝復(fù)雜及成本高的問題，并且本發(fā)明可以實現(xiàn)電容大小的自由調(diào)整。

2、為了實現(xiàn)以上目的，本發(fā)明提供了以下技術(shù)方案。

3、本發(fā)明的第一方面提供一種半導(dǎo)體器件中電容的制備方法，其包括：

4、提供形成有有源陣列的半導(dǎo)體結(jié)構(gòu)，

5、在所述半導(dǎo)體結(jié)構(gòu)上形成第一金屬互聯(lián)層，所述第一金屬互聯(lián)層與所述有源陣列互連；

6、在所述第一金屬互聯(lián)層上形成介質(zhì)層；

7、在所述介質(zhì)層上選定電容所在區(qū)域，并對所述電容所在區(qū)域的介質(zhì)層進(jìn)行刻蝕，形成凹陷區(qū)；

8、用犧牲材料填平所述凹陷區(qū)；

9、在所述凹陷區(qū)刻蝕電容孔，在所述介質(zhì)層的凹陷區(qū)之外的區(qū)域刻蝕接觸孔，所述電容孔和所述接觸孔貫穿至所述第一金屬互聯(lián)層；

10、去除所述犧牲材料；

11、依次形成第二金屬層、絕緣層和第三金屬層，使所述第二金屬層充滿所述接觸孔，并使第二金屬層、絕緣層和第三金屬層依次填充在所述電容孔內(nèi)；

12、切斷所述電容孔和所述接觸孔之間的金屬連接。

13、由此，本發(fā)明通過電容和接觸插塞共用第一金屬互聯(lián)層，以及二者的孔內(nèi)金屬為同步沉積/濺射，既簡化了mim電容的形成工藝，提高了生成效率，又節(jié)約了金屬材料的用量，降低了原料成本。

14、在以上制備方法中，將電容所在區(qū)域的介質(zhì)層刻蝕出凹陷區(qū)，是為了與其他區(qū)域產(chǎn)生高度落差(即斷差)，以便后續(xù)使同一電容中多個電容孔頂部的第三金屬層能夠互連，從而形成由多個電容孔串聯(lián)的一個電容，不存一個電容內(nèi)的斷路。

15、在此基礎(chǔ)上，還可以進(jìn)行以下改進(jìn)。

16、進(jìn)一步地，所述電容孔的口徑為所述接觸孔的口徑的1.5倍以上。

17、通過適當(dāng)增加電容孔的口徑，可以使得同步形成第二金屬層時，第二金屬層能填充滿接觸孔，且僅填充電容孔的一部分，以預(yù)留出空間填充絕緣層和第三金屬層。

18、進(jìn)一步地，所述犧牲材料包括非晶碳。用非晶碳作為掩膜材料既容易在介質(zhì)層中刻蝕出形狀更規(guī)則的孔，又容易被選擇性去除。

19、進(jìn)一步地，所述切斷的方法包括：采用化學(xué)機(jī)械平坦法去除所述介質(zhì)層頂層的第二金屬層、絕緣層和第三金屬層。

20、進(jìn)一步地，所述半導(dǎo)體器件包括多個電容，每個電容包括多個依次串聯(lián)的電容孔。

21、進(jìn)一步地，在刻蝕所述電容孔時，根據(jù)所述電容的大小確定所述電容孔的口徑和數(shù)量。這樣實現(xiàn)了電容大小的可調(diào)整，并且工藝更簡單。

22、進(jìn)一步地，在形成所述介質(zhì)層之前還包括：對所述第一金屬互聯(lián)層進(jìn)行圖形化處理。

23、圖形化處理的目的是有針對性地與有源陣列互連，例如分別分布有與晶體管的柵、源、漏等連接的區(qū)域。

24、本發(fā)明的第二方面提供了一種半導(dǎo)體器件的制備方法，其包括電容，采用第一方面的制備方法制備該電容。

25、進(jìn)一步地，所述半導(dǎo)體器件包括存儲器、探測器、集成電路芯片中的至少一種。

26、綜上，與現(xiàn)有技術(shù)相比，本發(fā)明達(dá)到了以下技術(shù)效果：一方面，利用同步刻蝕接觸孔、電容孔的方式，以及同步填充這兩類孔的方式簡化了工藝，節(jié)能了金屬等原材料用量；另一方面，又通過在電容所在區(qū)域提前形成“斷差”，以便同一電容內(nèi)的多個電容孔能夠互連為一體，且更容易調(diào)整電容的大小。

技術(shù)特征：

1.一種半導(dǎo)體器件中電容的制備方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述電容孔的口徑為所述接觸孔的口徑的1.5倍以上。

3.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述犧牲材料包括非晶碳。

4.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述切斷的方法包括：采用化學(xué)機(jī)械平坦法去除所述介質(zhì)層頂層的第二金屬層、絕緣層和第三金屬層。

5.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述半導(dǎo)體器件包括多個電容，每個電容包括多個依次串聯(lián)的電容孔。

6.根據(jù)權(quán)利要求5所述的制備方法，其特征在于，在刻蝕所述電容孔時，根據(jù)所述電容的大小確定所述電容孔的口徑和數(shù)量。

7.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，在形成所述介質(zhì)層之前還包括：對所述第一金屬互聯(lián)層進(jìn)行圖形化處理。

8.一種半導(dǎo)體器件的制備方法，其特征在于，所述半導(dǎo)體器件包括電容，采用權(quán)利要求1-7任一項所述的制備方法制備電容。

9.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，所述半導(dǎo)體器件包括存儲器、探測器、集成電路芯片中的至少一種。

技術(shù)總結(jié)
本發(fā)明涉及一種半導(dǎo)體器件中電容的制備方法及半導(dǎo)體器件的制備方法。一種半導(dǎo)體器件中電容的制備方法，其包括：提供形成有有源陣列的半導(dǎo)體結(jié)構(gòu)，在半導(dǎo)體結(jié)構(gòu)上形成第一金屬互聯(lián)層，第一金屬互聯(lián)層與有源陣列互連；在第一金屬互聯(lián)層上形成介質(zhì)層；在介質(zhì)層上選定電容所在區(qū)域，并對電容所在區(qū)域的介質(zhì)層進(jìn)行刻蝕，形成凹陷區(qū)；用犧牲材料填平凹陷區(qū)；在凹陷區(qū)刻蝕電容孔，在介質(zhì)層的凹陷區(qū)之外的區(qū)域刻蝕接觸孔，電容孔和接觸孔貫穿至第一金屬互聯(lián)層；去除犧牲材料；依次形成第二金屬層、絕緣層和第三金屬層，使第二金屬層充滿接觸孔，并使第二金屬層、絕緣層和第三金屬層依次填充在電容孔內(nèi)；切斷電容孔和接觸孔之間的金屬連接。

技術(shù)研發(fā)人員：柳圣浩
受保護(hù)的技術(shù)使用者：成都高真科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10