本申請屬于集成電路，尤其涉及一種采樣數(shù)據(jù)的相位差檢測方法及裝置。

背景技術(shù)：

1、目前，在現(xiàn)場可編程邏輯門陣列(field?programmable?gate?array，fpga)芯片內(nèi)部進行源同步接口時序收斂驗證時，存在時序分析模型計算得到的時序報告中的源同步接口的時鐘與采樣數(shù)據(jù)之間的相位差，與實際的源同步接口的時鐘與采樣數(shù)據(jù)之間的相位差存在區(qū)別的現(xiàn)象，使得即便源同步接口時序收斂了，也會出現(xiàn)源同步接口接收數(shù)據(jù)失敗的問題。

2、因此，亟需提供一種對源同步接口的時鐘和采樣數(shù)據(jù)之間的相位差進行檢測的技術(shù)方案，便于根據(jù)源同步接口的時鐘和采樣數(shù)據(jù)之間的相位差對源同步接口接收鎖相環(huán)(phase?locked?loop，pll)的相位進行調(diào)整，以提高源同步接口接收數(shù)據(jù)的成功率。

技術(shù)實現(xiàn)思路

1、有鑒于此，本申請實施例提供了一種采樣數(shù)據(jù)的相位差檢測方法及裝置，以克服以上現(xiàn)有技術(shù)的問題。

2、第一方面，本申請實施例提供了一種采樣數(shù)據(jù)的相位差檢測方法，包括：確定源同步接口輸入的源同步接口時鐘與本地預(yù)設(shè)相位時鐘的第一相位差；確定所述源同步接口輸入的源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時鐘的第二相位差；根據(jù)所述第一相位差及所述第二相位差，確定所述源同步接口時鐘與所述源同步接口數(shù)據(jù)的目標(biāo)相位差。

3、其中，在一些可選實施例中，所述確定源同步接口輸入的源同步接口時鐘與本地預(yù)設(shè)相位時鐘的第一相位差，包括：基于所述源同步接口時鐘對本地時鐘計數(shù)器進行采樣，得到第一采樣值；根據(jù)所述第一采樣值，確定所述源同步接口時鐘與所述本地預(yù)設(shè)相位時鐘的所述第一相位差。

4、其中，在一些可選實施例中，所述根據(jù)所述第一采樣值，確定所述源同步接口時鐘與所述本地預(yù)設(shè)相位時鐘的所述第一相位差，包括：將所述第一采樣值跨時鐘域處理至所述本地預(yù)設(shè)相位時鐘的時鐘域，得到第二采樣值；根據(jù)所述第二采樣值查找第一本地時鐘相位差表，得到所述第一相位差，所述第一本地時鐘相位差表用于表征所述第二采樣值與所述第二采樣值關(guān)聯(lián)的所述源同步接口時鐘相對于所述本地預(yù)設(shè)相位時鐘的相位差的對應(yīng)關(guān)系。

5、其中，在一些可選實施例中，所述基于所述源同步接口時鐘對本地時鐘計數(shù)器進行采樣，得到第一采樣值，包括：基于本地時鐘驅(qū)動所述本地時鐘計數(shù)器進行計數(shù)，得到計數(shù)值；基于所述源同步接口時鐘對所述計數(shù)值進行采樣，得到所述第一采樣值。

6、其中，在一些可選實施例中，所述確定所述源同步接口輸入的源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時鐘的第二相位差，包括：基于本地時鐘對所述源同步接口數(shù)據(jù)進行采樣，得到第三采樣值；根據(jù)所述第三采樣值，確定所述源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時鐘的所述第二相位差。

7、其中，在一些可選實施例中，所述根據(jù)所述第三采樣值，確定所述源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時鐘的所述第二相位差，包括：將所述第三采樣值跨時鐘域處理至所述本地預(yù)設(shè)相位時鐘的時鐘域，得到第四采樣值；根據(jù)所述第四采樣值查找第二本地時鐘相位差表，得到所述第二相位差，所述第二本地時鐘相位差表用于表征所述第四采樣值與所述第四采樣值關(guān)聯(lián)的所述源同步接口數(shù)據(jù)相對于所述本地預(yù)設(shè)相位時鐘的相位差的對應(yīng)關(guān)系。

8、其中，在一些可選實施例中，相位差檢測方法，還包括：根據(jù)所述目標(biāo)相位差，確定源同步接口接收鎖相環(huán)的補償相位；發(fā)送所述補償相位至所述源同步接口接收鎖相環(huán)，使得所述源同步接口接收鎖相環(huán)根據(jù)所述補償相位對源同步接口接收時鐘進行相位補償。

9、第二方面，本申請實施例提供了一種采樣數(shù)據(jù)的相位差檢測裝置，所述相位差檢測裝置包括第一確定模塊、第二確定模塊以及第三確定模塊。第一確定模塊，用于確定源同步接口輸入的源同步接口時鐘與本地預(yù)設(shè)相位時鐘的第一相位差；第二確定模塊，用于確定所述源同步接口輸入的源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時鐘的第二相位差；第三確定模塊，用于根據(jù)所述第一相位差及所述第二相位差，確定所述源同步接口時鐘與所述源同步接口數(shù)據(jù)的目標(biāo)相位差。

10、第三方面，本申請實施例提供了一種fpga芯片，包括存儲器；一個或者多個處理器，與所述存儲器耦接；一個或者多個應(yīng)用程序，其中，所述一個或者多個應(yīng)用程序被存儲在所述存儲器中并被配置為由所述一個或者多個處理器執(zhí)行，所述一個或者多個應(yīng)用程序被配置用于執(zhí)行如上述第一方面提供的采樣數(shù)據(jù)的相位差檢測方法。

11、其中，在一些可選實施例中，所述fpga芯片還包括存儲器，所述存儲器與處理器通過電路或電線連接。

12、其中，在一些可選實施例中，所述fpga芯片還包括通信接口。

13、第四方面，本申請實施例提供了一種電子設(shè)備，包括存儲器、fpga芯片以及存儲在所述存儲器中并可在所述fpga芯片上運行的計算機程序，所述fpga芯片執(zhí)行所述計算機程序時，使得電子設(shè)備執(zhí)行如上述第一方面提供的采樣數(shù)據(jù)的相位差檢測方法。

14、第五方面，本申請實施例提供了一種計算機可讀取存儲介質(zhì)，所述計算機可讀取存儲介質(zhì)中存儲有程序代碼，所述程序代碼可被處理器調(diào)用執(zhí)行如上述第一方面提供的采樣數(shù)據(jù)的相位差檢測方法。

15、第六方面，本申請實施例提供了一種計算機程序產(chǎn)品，所述計算機程序產(chǎn)品在計算機設(shè)備上運行時，使得所述計算機設(shè)備執(zhí)行如上述第一方面提供的采樣數(shù)據(jù)的相位差檢測方法。

16、本申請?zhí)峁┑姆桨?，通過確定源同步接口輸入的源同步接口時鐘與本地預(yù)設(shè)相位時鐘的第一相位差，并確定源同步接口輸入的源同步接口數(shù)據(jù)與本地預(yù)設(shè)相位時鐘的第二相位差，以及根據(jù)第一相位差及第二相位差，確定源同步接口時鐘與源同步接口數(shù)據(jù)的目標(biāo)相位差，實現(xiàn)了將源同步接口時鐘和源同步接口數(shù)據(jù)的相位同步到本地時鐘相位，并根據(jù)同步后的相位確定源同步接口時鐘與源同步接口數(shù)據(jù)的相位差，以便于根據(jù)源同步接口時鐘與源同步接口數(shù)據(jù)的相位差對源同步接口接收鎖相環(huán)的相位進行調(diào)整，有利于提高源同步接口接收數(shù)據(jù)的成功率。

技術(shù)特征：

1.一種采樣數(shù)據(jù)的相位差檢測方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的相位差檢測方法，其特征在于，所述確定源同步接口輸入的源同步接口時鐘與本地預(yù)設(shè)相位時鐘的第一相位差，包括：

3.根據(jù)權(quán)利要求2所述的相位差檢測方法，其特征在于，所述根據(jù)所述第一采樣值，確定所述源同步接口時鐘與所述本地預(yù)設(shè)相位時鐘的所述第一相位差，包括：

4.根據(jù)權(quán)利要求2所述的相位差檢測方法，其特征在于，所述基于所述源同步接口時鐘對本地時鐘計數(shù)器進行采樣，得到第一采樣值，包括：

5.根據(jù)權(quán)利要求1所述的相位差檢測方法，其特征在于，所述確定所述源同步接口輸入的源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時鐘的第二相位差，包括：

6.根據(jù)權(quán)利要求5所述的相位差檢測方法，其特征在于，所述根據(jù)所述第三采樣值，確定所述源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時鐘的所述第二相位差，包括：

7.根據(jù)權(quán)利要求1至6中任一項所述的相位差檢測方法，其特征在于，還包括：

8.一種采樣數(shù)據(jù)的相位差檢測裝置，其特征在于，包括：

9.一種fpga芯片，其特征在于，包括：

10.一種計算機可讀取存儲介質(zhì)，其特征在于，所述計算機可讀取存儲介質(zhì)中存儲有程序代碼，所述程序代碼可被處理器調(diào)用執(zhí)行如權(quán)利要求1至7中任一項所述的相位差檢測方法。

技術(shù)總結(jié)
本申請公開了一種采樣數(shù)據(jù)的相位差檢測方法及裝置，采樣數(shù)據(jù)的相位差檢測方法，包括：確定源同步接口輸入的源同步接口時鐘與本地預(yù)設(shè)相位時鐘的第一相位差；確定源同步接口輸入的源同步接口數(shù)據(jù)與本地預(yù)設(shè)相位時鐘的第二相位差；根據(jù)第一相位差及第二相位差，確定源同步接口時鐘與源同步接口數(shù)據(jù)的目標(biāo)相位差。本方法實現(xiàn)了將源同步接口時鐘和源同步接口數(shù)據(jù)的相位同步到本地時鐘相位，并根據(jù)同步后的相位確定源同步接口時鐘與源同步接口數(shù)據(jù)的相位差，以便于根據(jù)源同步接口時鐘與源同步接口數(shù)據(jù)的相位差對源同步接口接收鎖相環(huán)的相位進行調(diào)整，有利于提高源同步接口接收數(shù)據(jù)的成功率。

技術(shù)研發(fā)人員：陳旭,丁曉兵,張弛,俞偉國,劉宏君,陳朝暉,凌昊,林撒迦,徐鵬,鄭茂然,曾祥君,湯濤,畢嵐溪,張靜偉,陸明
受保護的技術(shù)使用者：中國南方電網(wǎng)有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19